ES2778872T3 - Estructura de inductor acoplada en sustrato - Google Patents

Estructura de inductor acoplada en sustrato Download PDF

Info

Publication number
ES2778872T3
ES2778872T3 ES14706428T ES14706428T ES2778872T3 ES 2778872 T3 ES2778872 T3 ES 2778872T3 ES 14706428 T ES14706428 T ES 14706428T ES 14706428 T ES14706428 T ES 14706428T ES 2778872 T3 ES2778872 T3 ES 2778872T3
Authority
ES
Spain
Prior art keywords
inductor
substrate
silicon substrate
implementations
inductor winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14706428T
Other languages
English (en)
Inventor
James Thomas Doyle
Farsheed Mahmoudi
Arani Amirali Shayan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2778872T3 publication Critical patent/ES2778872T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2871—Pancake coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Una estructura de inductor (200) que comprende: un sustrato de silicio planar (202); un primer devanado de inductor (204) integrado en el sustrato de silicio, en el que el primer devanado de inductor comprende los primer y segundo terminales (208, 210); un segundo devanado de inductor (206) integrado en el sustrato de silicio, en el que el segundo devanado de inductor comprende los tercer y cuarto terminales (212, 214); una primera capa ferromagnética (420) en un primer lado del sustrato de silicio; y una segunda capa ferromagnética (422) en un segundo lado del sustrato de silicio opuesto al primer lado del sustrato de silicio; en el que el sustrato de silicio está localizado lateralmente entre el primer devanado de inductor y el segundo devanado de inductor, en el que el primer devanado de inductor y el segundo devanado de inductor son lateralmente coplanares dentro del sustrato de silicio, en el que los terminales de los primer y segundo devanados de inductor son vías de sustrato pasantes que atraviesan todo el sustrato de silicio, en el que las primera y segunda capas ferromagnéticas están configuradas para proporcionar blindaje magnético para la estructura de inductor, y en el que ambos lados de uno o más de los terminales de los primer y segundo devanados de inductor quedan expuestos a través de una parte de las primera y segunda capas ferromagnéticas.

Description

DESCRIPCIÓN
Estructura de inductor acoplada en sustrato
ANTECEDENTES
[0001] La presente solicitud reivindica prioridad a la Solicitud Provisional de Estados Unidos N. ° 61/764.310 titulada "In Substrate Coupling Inductor Structure [Estructura de inductor de acoplamiento al substrato]", presentada el 13 de febrero de 2013.
Campo
[0002] Diversos rasgos característicos se refieren a una estructura de inductor.
Antecedentes
[0003] Los inductores acoplados discretos se han implementado tradicionalmente usando una estructura de escalera. Como se ilustra en la FIG. 1, una estructura de inductor acoplada de escalera 102 puede comprender un núcleo 104 con una pluralidad de devanados de inductor 106a-d. Sin embargo, dicha estructura de escalera 102 requiere un núcleo personalizado 104 y devanados (por ejemplo, bobinas). En relación con los inductores existentes, la estructura de escalera 102 es relativamente cara. Adicionalmente, al colocar inductores dentro de dispositivos semiconductores, se desean inductores que ocupen el área más pequeña posible.
[0004] En consecuencia, existe la necesidad de una estructura/configuración de inductor acoplada eficiente pero rentable que ocupe el área más pequeña posible en un paquete de troquel. Idealmente, dicha estructura de inductor será lo más delgada posible.
El documento WO 2011/103259 divulga un dispositivo de inductor de potencia en silicio (Plis) que comprende uno o más devanados conductores incrustados en un sustrato de silicio, en el que los devanados están rodeados por un material magnético.
SUMARIO
[0005] Diversos rasgos característicos se refieren a una estructura de inductor.
[0006] De acuerdo con la presente invención, una estructura de inductor se define en la reivindicación 1.
[0007] El primer devanado de inductor es lateralmente coplanar al segundo devanado de inductor.
[0008] De acuerdo con un aspecto, el primer devanado de inductor tiene una primera forma en espiral y el segundo devanado de inductor tiene una segunda forma en espiral.
[0009] De acuerdo con un aspecto, el primer devanado de inductor y el segundo devanado de inductor tienen una forma circular alargada.
[0010] El primer devanado de inductor incluye un primer terminal y un segundo terminal, y el segundo devanado de inductor incluye un tercer terminal y un cuarto terminal.
[0011] De acuerdo con un aspecto, el grosor del primer devanado de inductor es inferior a 0,2 milímetros. En algunas implementaciones, el sustrato es un sustrato de silicio.
[0012] La estructura de inductor incluye además una primera capa ferromagnética sobre el sustrato. La primera capa ferromagnética está configurada para proporcionar blindaje magnético para la estructura de inductor en el sustrato. En algunas implementaciones, la estructura de inductor en el sustrato incluye además una segunda capa ferromagnética debajo del sustrato. La segunda capa ferromagnética está configurada para proporcionar blindaje magnético para la estructura de inductor en el sustrato.
[0013] De acuerdo con un aspecto, la estructura de inductor está integrada en una estructura de paquete sobre paquete (PoP). En algunas implementaciones, la estructura de inductor está integrada en una superficie de un sustrato de paquete. En algunas implementaciones, la estructura de inductor está integrada dentro de un sustrato de paquete.
[0014] De acuerdo con un aspecto, la estructura de inductor está incorporada en al menos uno de un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un smartphone, un asistente digital personal, un terminal de localización fija, una tablet y/o un ordenador portátil.
[0015] El sustrato está localizado lateralmente entre el primer devanado inductivo y el segundo devanado inductivo. El sustrato se puede configurar para proporcionar un acoplamiento estructural de los primer y segundo devanados inductivos.
[0016] El primer medio inductivo es lateralmente coplanar al segundo medio inductivo.
[0017] De acuerdo con un aspecto, el primer medio inductivo tiene una primera forma en espiral y el segundo medio inductivo tiene una segunda forma en espiral.
[0018] De acuerdo con un aspecto, el primero medio inductivo y el segundo medio inductivo tienen una forma circular alargada.
[0019] El medio inductivo incluye un primer terminal y un segundo terminal, y el segundo medio inductivo incluye un tercer terminal y un cuarto terminal.
[0020] De acuerdo con un aspecto, el grosor del primer devanado de inductor es inferior a 0,2 milímetros. El sustrato es un sustrato de silicio.
[0021] La estructura incluye además una primera capa ferromagnética sobre el sustrato. La primera capa ferromagnética está configurada para proporcionar blindaje magnético para el aparato. En algunas implementaciones, el aparato incluye además una segunda capa ferromagnética debajo del sustrato. La segunda capa ferromagnética está configurada para proporcionar blindaje magnético para el aparato.
[0022] De acuerdo con un aspecto, el aparato está integrado en una estructura paquete sobre paquete (PoP). En algunas implementaciones, el aparato está integrado en una superficie de un sustrato de paquete. En algunas implementaciones, el aparato está integrado dentro de un sustrato de paquete.
[0023] De acuerdo con un aspecto, el aparato está incorporado en al menos uno de un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un smartphone, un asistente digital personal, un terminal de localización fija, una tablet y/o un ordenador portátil.
[0024] Además, de acuerdo con la presente invención, un procedimiento para proporcionar una estructura de inductor se define en la reivindicación 6.
[0025] De acuerdo con un aspecto, el procedimiento reduce aún más el sustrato.
[0026] Proporcionar el primer inductor incluye proporcionar que el primer devanado de inductor sea coplanar lateralmente al segundo devanado de inductor.
[0027] De acuerdo con un aspecto, el primer devanado de inductor tiene una primera forma en espiral y el segundo devanado de inductor tiene una segunda forma en espiral.
[0028] De acuerdo con un aspecto, el primer devanado de inductor y el segundo devanado de inductor tienen una forma circular alargada.
[0029] El primer devanado de inductor incluye un primer terminal y un segundo terminal, y el segundo devanado de inductor incluye un tercer terminal y un cuarto terminal. El sustrato es un sustrato de silicio.
[0030] El procedimiento proporciona además una primera capa ferromagnética sobre el sustrato. La primera capa ferromagnética está configurada para proporcionar blindaje magnético para la estructura de inductor en el sustrato. En algunas implementaciones, el procedimiento proporciona además una segunda capa ferromagnética debajo del sustrato. La segunda capa ferromagnética está configurada para proporcionar blindaje magnético para la estructura de inductor en el sustrato.
[0031] De acuerdo con un aspecto, el procedimiento proporciona además la estructura de inductor en una estructura paquete sobre paquete (PoP). En algunas implementaciones,
[0032] De acuerdo con un aspecto, el procedimiento proporciona además la estructura de inductor en una superficie de un sustrato de paquete.
[0033] De acuerdo con un aspecto, el procedimiento proporciona además la estructura de inductor dentro de un sustrato de paquete.
[0034] De acuerdo con un aspecto, el procedimiento proporciona además la estructura de inductor en al menos uno de un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un smartphone, un dispositivo personal asistente digital, un terminal de localización fija, una tablet y/o un ordenador portátil.
DIBUJOS
[0035] Diversos rasgos característicos, naturaleza y ventajas pueden resultar evidentes a partir de la descripción detallada expuesta a continuación cuando se tomen en conjunción con los dibujos en los cuales se identifican caracteres de referencia similares correspondientemente de principio a fin.
La FIG. 1 ilustra un inductor de estructura de escalera.
La FIG. 2 ilustra una vista en ángulo de una estructura de inductor acoplada lateralmente en un sustrato.
La FIG. 3 ilustra las vistas superior y lateral de una estructura de inductor acoplada lateralmente en un sustrato. Las FIGS. 4A-4B ilustran una secuencia para proporcionar/fabricar una estructura de inductor acoplada lateralmente en un sustrato.
Las FIGS. 5A-5B ilustran otra secuencia para proporcionar/fabricar una estructura de inductor de acoplamiento lateral en un sustrato.
La FIG. 6 ilustra un diagrama de flujo para proporcionar/fabricar una estructura de inductor de acoplamiento lateral en un sustrato.
La FIG. 7 ilustra otro diagrama de flujo para proporcionar/fabricar una estructura de inductor de acoplamiento lateral en un sustrato.
La FIG. 8 ilustra una estructura de inductor de acoplamiento lateral en una estructura paquete sobre paquete (PoP). La FIG. 9 ilustra al menos una estructura de inductor de acoplamiento lateral en un sustrato de paquete.
La FIG. 10 ilustra al menos una estructura de inductor de acoplamiento lateral integrada en un sustrato de paquete. La FIG. 11 ilustra otra estructura de inductor de acoplamiento lateral integrada en un sustrato de paquete.
La FIG. 12 ilustra diversos dispositivos electrónicos que se pueden integrar con cualquiera de los circuitos integrados, troquel, paquetes de troqueles y/o sustratos mencionados anteriormente.
DESCRIPCIÓN DETALLADA
[0036] En la descripción siguiente, se dan detalles específicos para proporcionar un entendimiento profundo de los diversos aspectos de la divulgación. Sin embargo, se entenderá por un experto en la técnica que los aspectos se pueden llevar a la práctica sin estos detalles específicos. Por ejemplo, se pueden mostrar circuitos en diagramas de bloques con el fin de evitar complicar los modos de realización con detalles innecesarios. En otros ejemplos, pueden no mostrarse con detalle circuitos, estructuras y técnicas bien conocidos con el fin de no complicar los aspectos de la divulgación.
Visión general
[0037] Algunos rasgos característicos novedosos pertenecen a una estructura de inductor en el sustrato que incluye un primer devanado de inductor, un segundo devanado de inductor y un sustrato. El primer devanado de inductor incluye un material eléctricamente conductor. El segundo devanado de inductor incluye un material eléctricamente conductor. El sustrato está localizado lateralmente entre el primer devanado de inductor y el segundo devanado de inductor. El sustrato está configurado para proporcionar un acoplamiento estructural de los primer y segundo devanados de inductor. El primer devanado de inductor es lateralmente coplanar al segundo devanado de inductor. En algunas implementaciones, el primer devanado de inductor tiene una primera forma en espiral y el segundo devanado de inductor tiene una segunda forma en espiral. En algunas implementaciones, el primer devanado de inductor y el segundo devanado de inductor tienen una forma circular alargada. El sustrato es un sustrato de silicio.
Estructura de inductor de acoplamiento lateral ejemplar
[0038] Las FIGS. 2-3 ilustran un ejemplo de una estructura de inductor de acoplamiento lateral. En algunas implementaciones, la estructura de inductor de acoplamiento lateral está diseñada/dispuesta de tal manera que ocupa una pequeña huella/espacio eficaz con un acoplamiento mejor y/o mejorado que la estructura de escalera mostrada y descrita en la FIG. 1. Más específicamente, algunas implementaciones proporcionan una estructura de inductor de acoplamiento lateral que está diseñada/dispuesta para ser más delgada que la estructura de escalera mostrada en la FIG. 1.
[0039] Más específicamente, la FIG. 2 ilustra una vista en ángulo de una estructura de inductor de acoplamiento lateral en un sustrato y la FIG. 3 ilustra las vistas superior y lateral de la estructura de inductor de acoplamiento lateral en un sustrato. En algunas implementaciones, la estructura de inductor de acoplamiento lateral/acoplado (que puede incluir una base de sustrato delgada) de las FIGS. 2-3 puede tener un grosor (por ejemplo, altura) de 0,2 milímetros (mm) o menos (200 micras (pm) o menos). En algunas implementaciones, la estructura de inductor de acoplamiento lateral/acoplado (que puede estar libre de un sustrato como base) de las FIGS. 2-3 tiene un grosor (por ejemplo, altura) de 90 micras (pm) o menos. En algunas implementaciones, el grosor (por ejemplo, altura) de la estructura de inductor es el grosor (por ejemplo, altura) del devanado de la estructura de inductor.
[0040] La FIG. 2 ilustra una estructura de inductor acoplada (por ejemplo, estructura de inductor de acoplamiento lateral 200) que incluye un primer inductor 204, un segundo inductor 206 y terminales 208-214. El primer inductor 204 incluye los terminales 208-210. El segundo inductor 206 incluye los terminales 212-214. El primer inductor 204 (por ejemplo, el primer devanado de inductor) y el segundo inductor 206 (por ejemplo, el segundo devanado de inductor) están acoplados entre sí a través de un sustrato (que no es visible) que proporciona acoplamiento estructural, estabilidad y/o rigidez para la estructura de inductor de acoplamiento lateral 200. En algunas implementaciones, el sustrato está entre el primer inductor 204 y el segundo inductor 206 y mantiene unidos los primer y segundo inductores 204-206, permitiendo el acoplamiento de energía lateral (por ejemplo, transferencia de energía) entre los dos inductores 204-206. La FIG. 3 ilustra además cómo el sustrato puede proporcionar acoplamiento estructural, estabilidad y/o rigidez para la estructura de inductor de acoplamiento lateral 200. En algunas implementaciones, la estructura de inductor de acoplamiento lateral se puede denominar estructura de inductor acoplada en el sustrato ya que la estructura de inductor se puede definir parcial o totalmente o fabricar en un sustrato. El sustrato puede ser un sustrato de silicio en algunas implementaciones. Sin embargo, diferentes implementaciones pueden usar diferentes materiales para el sustrato.
[0041] Como se indica anteriormente, la FIG. 3 ilustra las vistas superior y lateral de la estructura de inductor de acoplamiento lateral en un sustrato (por ejemplo, estructura de inductor acoplada en el sustrato). La vista lateral de la estructura de inductor de acoplamiento lateral está a lo largo de la sección transversal AA de la vista superior de la estructura de inductor de acoplamiento lateral.
[0042] Como se muestra en la FIG. 3, la estructura de inductor de acoplamiento lateral 200 incluye un sustrato 202, un primer inductor 204 y un segundo inductor 206. El sustrato 202 puede ser un sustrato de silicio. El primer inductor 204 está definido por un primer devanado de inductor (por ejemplo, bobinas). El segundo inductor 206 está definido por un segundo devanado de inductor (por ejemplo, bobinas). Los primer y segundo devanados de inductor pueden tener material eléctricamente conductor (por ejemplo, metal, tal como cobre). El primer devanado de inductor del primer inductor 204 tiene la forma de una primera espiral. El segundo devanado de inductor del segundo inductor 206 tiene la forma de una segunda espiral. La FIG. 3 también ilustra que el primer inductor 204 y el segundo inductor 206 están integrados en el sustrato 202. La FIG. 3 ilustra el primer inductor 204 y la segunda parte transversal del inductor 206 del sustrato 202. Sin embargo, en algunas implementaciones, el primer inductor 204 y/o el segundo inductor 206 pueden atravesar todo el sustrato 202. También debe tenerse en cuenta que diferentes implementaciones pueden usar diferentes formas para los devanados de los inductores. Por ejemplo, en algunas implementaciones, los devanados de inductor pueden tener una forma circular alargada (por ejemplo, forma de pista de carreras). La forma de los devanados también puede ser concéntrica, cuadrada, rectangular, ovalada o de otras formas no circulares.
[0043] En algunas implementaciones, la primera espiral del primer inductor 204 y la segunda espiral del segundo inductor 206 se sitúan en el sustrato 202 de modo que haya un acoplamiento lateral entre el primer inductor 204 y el segundo inductor 206. Es decir, el primer inductor 204 se puede configurar para inducir una corriente en el segundo inductor 206. En algunas implementaciones, el acoplamiento lateral se refiere a la transferencia de energía entre dos inductores a lo largo del mismo plano (por ejemplo, coplanares, a lo largo de la misma capa). En algunas implementaciones, una estructura de inductor de acoplamiento lateral es una estructura de inductor donde la transferencia de energía entre dos inductores se produce principalmente (por ejemplo, la mayoría) o sustancialmente a lo largo del mismo plano. Además de proporcionar una huella pequeña, una estructura de inductor de acoplamiento lateral puede proporcionar una eficacia de acoplamiento mejor que otros tipos de estructuras de inductor de acoplamiento (por ejemplo, estructura de inductor de acoplamiento vertical). Algunas de las propiedades de una estructura de inductor acoplada y/o de inductor incluyen inductancia eficaz, factor Q y/o eficacia del acoplamiento de la estructura de inductor. La eficacia de un inductor y/o la estructura de inductor se pueden definir por su factor Q. Un factor Q es un factor/valor de calidad que define la eficacia de un inductor. Cuanto mayor sea el factor Q, más se acercará el inductor al comportamiento de un inductor ideal, que es un inductor sin pérdidas. Por tanto, en términos generales, un factor Q más alto es más deseable que un factor Q más bajo.
[0044] En algunas implementaciones, el primer inductor 204 es el inductor primario en la estructura de inductor y el segundo inductor 206 es el inductor secundario en la estructura de inductor. En dicha configuración, el primer inductor 204 (inductor primario) puede inducir una tensión/corriente en el segundo inductor 206 (inductor secundario). De forma alternativa, en algunas implementaciones, el primer inductor 204 puede ser el inductor secundario en la estructura de inductor y el segundo inductor 206 puede ser el inductor primario en la estructura de inductor. En dicha configuración, el segundo inductor 206 puede inducir una tensión/corriente en el primer inductor 204.
[0045] Cada inductor 204-206 también incluye un conjunto de pasadores/terminales (por ejemplo, un terminal de entrada y un terminal de salida). Específicamente, el primer inductor 204 incluye un primer terminal de entrada 208 (por ejemplo, Vx1) y un primer terminal de salida 2010 (por ejemplo, Vout1), y el segundo inductor 206 incluye un segundo terminal de entrada 214 (por ejemplo, Vx2) y un segundo terminal de salida 212 (por ejemplo, Vout2). Sin embargo, debe tenerse en cuenta que diferentes implementaciones pueden usar diferentes posiciones de terminal de entrada y salida. Por ejemplo, en algunas implementaciones, el terminal 208 puede ser un terminal de salida y el terminal 210 puede ser un terminal de entrada. La FIG. 3 también ilustra que los terminales 208-214 atraviesan todo el sustrato 202. Los terminales 208-214 son vías de sustrato pasantes (TSV). En algunas implementaciones, los devanados de los primer y segundo inductores 204-206 se pueden formar mediante vías de sustrato pasantes (TSV).
[0046] La estructura de inductor acoplada 200 también incluye capas ferromagnéticas (no mostradas). Una primera capa ferromagnética se localiza en la parte superior del sustrato 202 y una segunda capa ferromagnética se localiza en una parte inferior del sustrato 202. Las primera y segunda capas ferromagnéticas pueden no estar eléctricamente acopladas a los inductores 204-206. Las primera y segunda capas ferromagnéticas se pueden configurar para reducir las pérdidas debidas a la proximidad del metal (jaula de Faraday). Las primera y segunda capas ferromagnéticas proporcionan blindaje de los primer y segundo inductores 204-206, lo que ayuda a aumentar la inductancia efectiva, el factor Q y/o la eficacia del acoplamiento de la estructura de inductor de acoplamiento 200 en algunas implementaciones. Como se describe anteriormente, la efectividad de un inductor se puede definir por su factor Q. Un factor Q es un factor/valor de calidad que define la eficacia de un inductor. Cuanto mayor sea el factor Q, más se acercará el inductor al comportamiento de un inductor ideal, que es un inductor sin pérdidas. Por tanto, en términos generales, un factor Q más alto es más deseable que un factor Q más bajo. En algunas implementaciones, el uso de las primera y segunda capas ferromagnéticas ayuda a aumentar el factor Q (por ejemplo, aumentar la inductancia eficaz) de la estructura de inductor de acoplamiento 200 y proporcionar blindaje magnético. En algunas implementaciones, el blindaje magnético mantiene (por ejemplo, concentra) el campo magnético generado por uno o más de los inductores 204-206 dentro de la estructura de inductor de acoplamiento 200, lo que aumenta la impedancia eficaz (por ejemplo, aumenta el factor Q) de la estructura de inductor 200.
[0047] Las primera y segunda capas ferromagnéticas pueden tener alta permeabilidad (g) y/o alta saturación de B. En algunas implementaciones, la permeabilidad de un material se refiere al grado de magnetización que el material obtiene en respuesta a un campo magnético aplicado. En algunas implementaciones, la saturación B de un material se refiere al estado que alcanza el material cuando un aumento del campo magnético ya no aumenta la magnetización del material. Un ejemplo de material ferromagnético podría ser acero de silicio, ferrita de manganeso-zinc (MnZn) y/o permalloy. En algunas implementaciones, las primera y segunda capas ferromagnéticas son láminas magnéticas. El uso de capas ferromagnéticas se describirá además en las FIGS. 4A-4B y en las FIGS. 5A-5B.
[0048] Habiendo descrito una estructura de inductor de acoplamiento lateral, a continuación se describirán ahora las secuencias y los procedimientos para fabricar/proporcionar estructuras de inductor de acoplamiento lateral.
Secuencia ejemplar para proporcionar/fabricar una estructura de inductor de acoplamiento lateral
[0049] Las FIGS. 4A-4B ilustran una secuencia para proporcionar/fabricar una estructura de inductor de acoplamiento lateral/estructura de inductor en sustrato. La secuencia de las FIGS. 4A-4B se describirá con referencia a la estructura de inductor de acoplamiento lateral 200 de las FIGS. 2-3. Sin embargo, la secuencia de las FIGS. 4A-4B puede ser aplicable a otras estructuras de inductor de acoplamiento lateral (por ejemplo, otra estructura de inductor acoplada en el sustrato).
[0050] La secuencia comienza en la fase 1 de la FIG. 4A con un sustrato 402. El sustrato 402 es un sustrato de silicio. En algunas implementaciones, se puede reducir el sustrato 402.
[0051] En la fase 2, se forman varias cavidades (por ejemplo, cavidades 401, 403, 407, 409, 411, 413) en el sustrato 402. Diferentes implementaciones pueden formar las cavidades de forma diferente. Las cavidades se pueden formar al mismo tiempo o en secuencia. En algunas implementaciones, las cavidades se forman al grabar/perforar orificios en el sustrato 402. El grabado/perforación de las cavidades se puede realizar mediante un láser en algunas implementaciones. En algunas implementaciones, el grabado se realiza mediante grabado químico. Diferentes implementaciones pueden formar las cavidades en diferentes localizaciones del sustrato 402.
Como se muestra en la fase 2, las cavidades 401 y 403 atraviesan la parte del sustrato 402. Las cavidades 407, 409, 411 y 413 atraviesan todo el sustrato 402.
[0052] En la fase 3, las cavidades (por ejemplo, las cavidades 401, 403, 407, 409, 411, 413) se llenan con un material (por ejemplo, metal tal como el cobre). Las diferentes implementaciones pueden llenar las cavidades de forma diferente. Las cavidades se pueden llenar al mismo tiempo y/o secuencialmente. En algunas implementaciones, el llenado de las cavidades forma los inductores y los terminales en el sustrato 402. Por ejemplo, el llenado de la cavidad 401 con metal (por ejemplo, cobre) forma el primer inductor 404. De forma similar, el llenado de la cavidad 403 con metal (por ejemplo, cobre) forma el segundo inductor 406. En algunas implementaciones, el primer inductor 404 es el primer inductor 204 de las FIGS. 2-3. En algunas implementaciones, el segundo inductor 406 es el segundo inductor 206 de las FIGS. 2-3. Además, el llenado de las cavidades 407, 409, 411 y 413 forma respectivamente los terminales 408, 410, 412 y 414. En algunas implementaciones, los terminales 408, 410, 412 y 414 pueden ser terminales 208, 210, 212 y 214 de las FIGS. 2-3.
[0053] En la fase 4 de la FIG. 4B, un primer lado (por ejemplo, lado/parte superior) del sustrato 402 se recubre con una primera capa 420 que tiene un material ferromagnético. En algunas implementaciones, recubrir el primer lado del sustrato 402 con un material ferromagnético puede incluir depositar una capa de película ferromagnética (por ejemplo, la capa 420) en el sustrato 402. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la capa ferromagnética 420 proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0054] En la fase 5, un segundo lado (por ejemplo, lado/parte inferior) del sustrato 402 se recubre con una segunda capa 422 que tiene un material ferromagnético. En algunas implementaciones, recubrir el segundo lado del sustrato 402 con un material ferromagnético puede incluir depositar una capa de película ferromagnética (por ejemplo, la capa 422) en el sustrato 402. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la capa ferromagnética 422 proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0055] En la fase 6, algunas partes de las capas ferromagnéticas 420-422 se retiran (por ejemplo, se graban) para exponer uno o más terminales/pasadores (por ejemplo, el terminal 408, que es una forma de vía de sustrato pasante (TSV)). La fase 6 ilustra ambos lados de los terminales (por ejemplo, los terminales 408-414) que quedan expuestos. Sin embargo, en algunas implementaciones, solo un lado del terminal puede quedar expuesto. Por ejemplo, en algunas implementaciones, el lado superior del terminal 408 puede quedar expuesto, mientras que el lado inferior del terminal 410 puede quedar expuesto. Las diferentes implementaciones pueden exponer los extremos de los terminales de forma diferente. La fase 6 ilustra un ejemplo de una estructura de inductor 430 que incluye capas ferromagnéticas en algunas implementaciones.
Secuencia ejemplar para proporcionar/fabricar una estructura de inductor de acoplamiento lateral
[0056] En algunas implementaciones, la estructura de inductor de acoplamiento se puede reducir para disminuir aún más el grosor (por ejemplo, la altura) de la estructura de inductor de acoplamiento. Las FIGS. 5A-5B ilustra una secuencia para proporcionar/fabricar una estructura de inductor de acoplamiento lateral/estructura de inductor en el sustrato que se haya reducido. La secuencia de las FIGS. 5A-5B se describirá con referencia a la estructura de inductor de acoplamiento lateral 200 de las FIGS. 2-3. Sin embargo, la secuencia de las FIGS. 5A-5B puede ser aplicable a otras estructuras de inductor de acoplamiento lateral (por ejemplo, otra estructura de inductor acoplada en el sustrato).
[0057] La secuencia comienza en la fase 1 de la FIG. 5A con un sustrato 502. El sustrato 502 es un sustrato de silicio. Diferentes implementaciones pueden usar diferentes sustratos. En algunas implementaciones, el sustrato 502 se puede reducir.
[0058] En la fase 2, se forman varias cavidades (por ejemplo, cavidades 501, 503, 507, 509, 511, 513) en el sustrato 502. Diferentes implementaciones pueden formar las cavidades de forma diferente. Las cavidades se pueden formar al mismo tiempo o en secuencia. En algunas implementaciones, las cavidades se forman al grabar/perforar orificios en el sustrato 502. El grabado/perforación de las cavidades se puede realizar mediante un láser en algunas implementaciones. En algunas implementaciones, el grabado se realiza mediante grabado químico. Diferentes implementaciones pueden formar las cavidades en diferentes localizaciones del sustrato 502. Como se muestra en la fase 2, las cavidades 501 y 503 atraviesan parte del sustrato 502. Las cavidades 507, 509, 511 y 513 atraviesan todo el sustrato 502.
[0059] En la fase 3, las cavidades (por ejemplo, las cavidades 501, 503, 507, 509, 511, 513) se llenan con un material (por ejemplo, metal tal como el cobre). Las diferentes implementaciones pueden llenar las cavidades de forma diferente. Las cavidades se pueden llenar al mismo tiempo y/o secuencialmente. En algunas implementaciones, el llenado de las cavidades forma los inductores y terminales en el sustrato 502. Por ejemplo, el llenado de la cavidad 501 con metal (por ejemplo, cobre) forma el primer inductor 504. De forma similar, la presentación de la cavidad 503 con metal (por ejemplo, cobre) forma el segundo inductor 506. En algunas implementaciones, el primer inductor 504 es el primer inductor 204 de las FIGS. 2-3. En algunas implementaciones, el segundo inductor 506 es el segundo inductor 206 de las FIGS. 2-3. Además, el llenado de las cavidades 507, 509, 511 y 513 forman respectivamente los terminales 508, 510, 512 y 514. En algunas implementaciones, los terminales 508, 510, 512 y 514 pueden ser los terminales 208, 210, 212 y 214 de las FIGS. 2-3.
[0060] En la fase 4 de la FIG. 5B, se ha retirado una parte del sustrato 502 (por ejemplo, se ha reducido). Diferentes implementaciones pueden retirar partes del sustrato 502 de forma diferente. En algunas implementaciones, se retira una parte superior o una parte inferior. En algunas implementaciones, se retira una combinación de una parte superior y de una parte inferior del sustrato 502. Además, diferentes implementaciones pueden usar diferentes procedimientos para retirar (por ejemplo, grabar/reducir) el sustrato 502. Por ejemplo, en algunas implementaciones, se usa un láser para reducir el sustrato 502. En algunas implementaciones, se puede usar un proceso químico para reducir el sustrato 502. Cabe destacar que la reducción del sustrato se puede realizar en una fase diferente en algunas implementaciones. Por ejemplo, la reducción del sustrato se puede realizar después de la fase 1, cuando el sustrato se proporcione en algunas implementaciones.
[0061] En la fase 5, un primer lado (por ejemplo, lado/parte superior reducida) del sustrato 502 se recubre con una primera capa 520 que tiene un material ferromagnético. En algunas implementaciones, recubrir el primer lado del sustrato 502 con un material ferromagnético puede incluir depositar una capa de película ferromagnética (por ejemplo, la capa 520) en el sustrato 502. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la capa ferromagnética 520 proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0062] En la fase 6, un segundo lado (por ejemplo, lado/parte inferior reducida) del sustrato 502 se recubre con una segunda capa 522 que tiene un material ferromagnético. En algunas implementaciones, recubrir el segundo lado del sustrato 502 con un material ferromagnético puede incluir depositar una capa de película ferromagnética (por ejemplo, la capa 522) en el sustrato 502. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la capa ferromagnética 522 proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0063] En la fase 7, algunas partes de las capas ferromagnéticas 520-522 se retiran (por ejemplo, se graban) para exponer uno o más terminales/pasadores (por ejemplo, el terminal 508, que es una forma de vía de sustrato pasante (TSV)). La fase 7 ilustra ambos lados de los terminales (por ejemplo, los terminales 508-514) que quedan expuestos. Sin embargo, en algunas implementaciones, solo un lado del terminal puede quedar expuesto. Por ejemplo, en algunas implementaciones, el lado superior del terminal 508 puede quedar expuesto, mientras que el lado inferior del terminal 510 puede quedar expuesto. Las diferentes implementaciones pueden exponer los extremos de los terminales de forma diferente. La fase 7 ilustra un ejemplo de una estructura de inductor 530 que incluye capas ferromagnéticas en algunas implementaciones.
[0064] En algunas implementaciones, la estructura de inductor (que puede incluir una base de sustrato fina) de las FIGS. 4A-4B y 5A-5B pueden tener un grosor (por ejemplo, altura) de 0,2 milímetros (mm) o menos (200 micras (gm) o menos). En algunas implementaciones, la estructura de inductor (que puede estar libre de un sustrato como base) de las FIGS. 4A-4B y 5A-5B tiene un grosor (por ejemplo, altura) de 90 micras (gm) o menos. En algunas implementaciones, el grosor (por ejemplo, altura) de la estructura de inductor es el grosor (por ejemplo, altura) del devanado de la estructura de inductor.
[0065] Habiendo descrito una secuencia para fabricar una estructura de inductor de acoplamiento lateral, a continuación se describirá ahora un procedimiento general para fabricar una estructura de inductor de acoplamiento lateral.
Procedimiento ejemplar para proporcionar/fabricar una estructura de inductor de acoplamiento lateral
[0066] La FIG. 6 ilustra un diagrama de flujo de un procedimiento para proporcionar/fabricar una estructura de inductor de acoplamiento lateral. En algunas implementaciones, el procedimiento de la FIG. 6 se usa para fabricar/proporcionar la estructura de inductor de acoplamiento lateral 200 de las FIGS. 2-3 y/o estructuras de inductor 430 y 530 de la FIG. 4B y la FIG. 5B.
[0067] El procedimiento proporciona (en 605) un sustrato (por ejemplo, el sustrato 202). El sustrato es un sustrato de silicio. Diferentes implementaciones pueden usar diferentes sustratos. En algunas implementaciones, proporcionar (en 605) el sustrato puede incluir recibir/proporcionar un sustrato de un proveedor de sustrato.
[0068] El procedimiento forma (en 610) varias cavidades (por ejemplo, las cavidades 401, 403, 407, 409, 411, 413) en el sustrato. Diferentes implementaciones pueden formar las cavidades de forma diferente. En algunas implementaciones, formar (en 610) las cavidades incluye grabar y/o perforar orificios en el sustrato. El grabado/perforación de las cavidades se puede realizar mediante un láser en algunas implementaciones. En algunas implementaciones, el grabado se realiza mediante grabado químico. Diferentes implementaciones pueden formar las cavidades en diferentes localizaciones del sustrato. Las cavidades que se forman (en 610) atraviesan el sustrato 202 de acuerdo con la implementación como se muestra en la fase 2 en la FIG. 4A.
[0069] El procedimiento llena (en 615) las cavidades (por ejemplo, las cavidades 401,403, 407, 409, 411, 213) en el sustrato con un material metálico (por ejemplo, cobre). Las diferentes implementaciones pueden llenar las cavidades de forma diferente. Las cavidades se pueden llenar al mismo tiempo y/o secuencialmente. En algunas implementaciones, el llenado (en 615) de las cavidades forma los inductores y los terminales en el sustrato. Por ejemplo, en referencia de nuevo a la FIGS. 4A y 5A, el llenado (en 615) de la cavidad 401 con metal (por ejemplo, cobre) forma el primer inductor 404 en algunas implementaciones. De forma similar, el llenado de la cavidad 403 con metal (por ejemplo, cobre) forma el segundo inductor 406. Además, el llenado (en 615) de las cavidades 407, 409, 411 y 413 forman respectivamente los terminales 408, 410, 412 y 414 en algunas implementaciones.
[0070] El procedimiento puede retirar opcionalmente (en 620) una parte del sustrato para reducir el sustrato. En algunas implementaciones, la retirada/reducción del sustrato se puede realizar después de que se proporcione un sustrato (en 605) y/o cuando se formen las cavidades (en 610) en el sustrato. Diferentes implementaciones pueden retirar partes del sustrato de forma diferente. En algunas implementaciones, se retira una parte superior o una parte inferior. En algunas implementaciones, se retira una combinación de una parte superior y una parte inferior del sustrato. Además, diferentes implementaciones pueden usar diferentes procedimientos para retirar (por ejemplo, grabar/reducir) el sustrato. Por ejemplo, en algunas implementaciones, se usa un láser para retirar/reducir el sustrato. En algunas implementaciones, se puede usar un proceso de grabado químico para retirar/reducir el sustrato.
[0071] El procedimiento cubre (en 625) un primer lado (por ejemplo, lado/parte superior reducida) del sustrato con una primera capa que tiene un material ferromagnético. En algunas implementaciones, recubrir (en 625) del primer lado del sustrato con un material ferromagnético puede incluir depositar una capa de película ferromagnética en el sustrato. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la primera capa ferromagnética proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0072] El procedimiento recubre (en 630) un segundo lado (por ejemplo, lado/parte inferior reducida) del sustrato con una segunda capa que tiene un material ferromagnético. En algunas implementaciones, recubrir (en 630) el segundo lado del sustrato con un material ferromagnético puede incluir depositar una capa de película ferromagnética en el sustrato (por ejemplo, sustratos 202, 402, 502). El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la segunda capa ferromagnética proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0073] El procedimiento retira además (en 635) partes de las primera y segunda capas ferromagnéticas para exponer uno o más terminales/pasadores (por ejemplo, el terminal 508, que es una forma de vía de sustrato pasante (TSV)). En algunas implementaciones, la retirada de las partes de las capas ferromagnéticas incluye partes de grabado de las capas ferromagnéticas. En algunas implementaciones, ambos lados de los terminales (por ejemplo, los terminales 508-514) quedan expuestos. Sin embargo, en algunas implementaciones, solo un lado del terminal puede quedar expuesto. Por ejemplo, en algunas implementaciones, el lado superior del terminal 508 puede quedar expuesto, mientras que el lado inferior del terminal 210 puede quedar expuesto. Las diferentes implementaciones pueden exponer los extremos de los terminales de forma diferente.
[0074] Habiendo descrito un procedimiento específico para proporcionar/fabricar una estructura de inductor acoplada, a continuación se describirá ahora un procedimiento general para proporcionar/fabricar una estructura de inductor acoplada.
Procedimiento ejemplar para fabricar una estructura de inductor acoplada lateralmente
[0075] La FIG. 7 ilustra un diagrama de flujo de un procedimiento para fabricar una estructura de inductor acoplada lateralmente. En algunas implementaciones, el procedimiento de la FIG. 7 se usa para fabricar/proporcionar la estructura de inductor de acoplamiento lateral 200 de las FIGS. 2-3 y/o estructuras de inductor 430 y 530 de la FIG. 4B y la FIG. 5B.
[0076] El procedimiento proporciona (en 705) un sustrato (por ejemplo, sustrato 202). El sustrato es un sustrato de silicio. En algunas implementaciones, proporcionar (en 705) el sustrato puede incluir recibir/proporcionar un sustrato de un proveedor de sustrato.
[0077] El procedimiento proporciona (en 710) un primer devanado de inductor y un segundo devanado de inductor en el sustrato. En algunas implementaciones, el sustrato está configurado para proporcionar un acoplamiento estructural de los primer y segundo devanados de inductor. Diferentes implementaciones pueden proporcionar el primer devanado de inductor y el segundo devanado de inductor en el sustrato de forma diferente. En algunas implementaciones, proporcionar los primer y segundo devanados de inductor incluye proporcionar una capa metálica (por ejemplo, cobre) en el sustrato (por ejemplo, en cavidades del sustrato).
[0078] En algunas implementaciones, proporcionar los primer y segundo devanados de inductor incluye formar varias cavidades (por ejemplo, cavidades 401, 403, 407, 409, 411, 413) en el sustrato. Diferentes implementaciones pueden formar las cavidades de forma diferente. En algunas implementaciones, formar las cavidades incluye el grabado y/o la perforación de orificios en el sustrato. El grabado/perforación de las cavidades se puede realizar mediante un láser en algunas implementaciones. En algunas implementaciones, el grabado se realiza mediante grabado químico. Diferentes implementaciones pueden formar las cavidades en diferentes localizaciones del sustrato.
[0079] En algunas implementaciones, proporcionar los primer y segundo devanados de inductor incluye llenar las cavidades (por ejemplo, las cavidades 401, 403, 407, 409, 411, 413) en el sustrato con un material metálico (por ejemplo, cobre). Las diferentes implementaciones pueden llenar las cavidades de forma diferente. Las cavidades se pueden llenar al mismo tiempo y/o secuencialmente. En algunas implementaciones, el llenado de las cavidades forma los inductores y los terminales en el sustrato. Por ejemplo, en referencia de nuevo a las FIGS. 4A y 5A, el llenado de la cavidad 401 con metal (por ejemplo, cobre) forma el primer devanado de inductor 404. De forma similar, el llenado de la cavidad 403 con metal (por ejemplo, cobre) forma el segundo devanado de inductor 406. Además, el llenado de las cavidades 407, 409, 411 y 413 forma respectivamente los terminales 408, 410, 412 y 414, en algunas implementaciones.
[0080] El procedimiento proporciona (en 715) al menos una capa ferromagnética en un primer lado superior del sustrato. Proporcionar la al menos una capa ferromagnética incluye recubrir un lado superior (por ejemplo, lado/parte superior reducida) del sustrato con una primera capa que tenga un material ferromagnético. En algunas implementaciones, recubrir el primer lado del sustrato con un material ferromagnético puede incluir depositar una capa de película ferromagnética en el sustrato. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la primera capa ferromagnética proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
[0081] De acuerdo con la presente invención, la al menos una capa ferromagnética también incluye recubrir un segundo lado inferior (por ejemplo, lado/parte inferior reducida) del sustrato con una segunda capa que tiene un material ferromagnético. El recubrimiento del segundo lado del sustrato con un material ferromagnético puede incluir depositar una capa de película ferromagnética en el sustrato. El material ferromagnético puede tener alta permeabilidad y alta saturación B en algunas implementaciones. En algunas implementaciones, la segunda capa ferromagnética proporciona blindaje magnético y ayuda a aumentar la eficacia de la estructura de inductor.
Estructura de inductor acoplada sin sustrato ejemplar en paquete sobre paquete
[0082] En algunas implementaciones, una o más de las estructuras de inductor acopladas (por ejemplo, las estructuras de inductor 200, 430, 530) se pueden acoplar en un sustrato dentro de una estructura de paquete sobre paquete (PoP). La FIG. 8 ilustra una vista lateral de una estructura paquete por paquete (PoP) 800 que incluye estructuras de inductor acopladas. Como se ilustra en la FIG. 8, la estructura PoP 800 incluye un primer sustrato de paquete 802, un primer conjunto de bolas de soldadura 804, un primer troquel 806, un segundo sustrato de paquete 808, un segundo conjunto de bolas de soldadura 810, un segundo conjunto de troqueles 812, una primera estructura de troquel 814, y una segunda estructura de inductor 816. Las primera y segunda estructuras de inductor 814-816 pueden ser las estructuras de inductor 200, 430 y/o 530 de las FIGS. 2-3, la FIG. 4B y la FIG. 5B. El primer troquel 806 puede ser un troquel lógico. El segundo conjunto de troqueles 812 puede ser troqueles de memoria apilados en algunas implementaciones.
[0083] El primer paquete de la estructura PoP 800 puede incluir el primer sustrato de paquete 802, el primer conjunto de bolas de soldadura 804 y el primer troquel 806. El primer paquete de la estructura PoP 800 también puede incluir las primera y segunda estructuras de inductor 814-816. El primer troquel 806 puede ser un troquel del circuito integrado específico de la aplicación (ASIC) en algunas implementaciones. La primera estructura de inductor 814 se puede integrar en la superficie superior del primer sustrato de paquete 802. Como se muestra en la FIG. 8, se pueden retirar una o más bolas de soldadura para colocar la primera estructura de inductor 814 en la superficie superior del primer sustrato de paquete 802.
[0084] También se puede localizar una estructura de inductor en la superficie inferior de un sustrato de paquete. Como se muestra además en la FIG. 8, la segunda estructura de inductor 816 se localiza en la superficie inferior del primer sustrato de paquete 802. Se pueden retirar uno o más del primer conjunto de bolas de soldadura 810 para permitir que la segunda estructura de inductor 816 se coloque en la parte inferior del primer sustrato de paquete 802.
Estructura de inductor acoplada ejemplar en el paquete
[0085] En algunas implementaciones, una o más de las estructuras de inductor acopladas (por ejemplo, estructuras de inductor 200, 430, 530) se pueden acoplar en un sustrato dentro de un paquete de semiconductores. Como se ilustra en la FIG. 9, un troquel/chip 900 se puede montar en un sustrato de embalaje 902. La FIG. 9 también ilustra dos estructuras de inductor acopladas en la superficie del sustrato de embalaje 902. Específicamente, la FIG. 9 ilustra una primera estructura de inductor 904 y una segunda estructura de inductor 906 en el sustrato de embalaje 902. Las primera y segunda estructuras de inductor 904-906 están acopladas al troquel 900 a través de un conjunto de cableado (por ejemplo, trazas). En algunas implementaciones, las primera y segunda estructuras de inductor 904-906 pueden ser una de las estructuras de inductor 200, 430, 530 mostradas y descritas en las FIGS. 2-3, en la FIG. 4B y en la FIG. 5B.
[0086] En algunas implementaciones, uno o más de los inductores de las estructuras de inductor 904-906 pueden funcionar en diferentes tensiones. En algunas implementaciones, se pueden usar uno o más reguladores de tensión eléctrica (EVR) 908-910 para regular la tensión/corriente que se proporciona (por ejemplo, se suministra) a uno o más de los inductores en las estructuras de inductor 904-906. En un ejemplo, se puede usar un primer EVR 908 para regular y/o proporcionar una tensión/corriente a la primera estructura de inductor 904. El primer EVR 908 también puede regular la fase de la tensión/corriente que se proporciona a uno o más inductores de la primera estructura de inductor 904. De forma similar, se puede usar un segundo EVR 910 para regular y/o una tensión a la segunda estructura de inductor 906. El segundo EVR 910 también puede regular la fase de la tensión/corriente que se proporciona a uno o más inductores de la primera estructura de inductor 906. Como se muestra en la FIG.
9, los primer y segundo EVR 908-910 se localizan en el troquel 900. Sin embargo, en algunas implementaciones, los EVR 908-910 se pueden acoplar al troquel 900 pero separarse físicamente del troquel 900. Como se muestra además en la FIG. 9, en algunas implementaciones, las dimensiones combinadas de los primer y segundo EVR 908-910 pueden ser de 2 mm x 2 mm o menos. Sin embargo, diferentes implementaciones pueden tener EVR 908­ 910 con diferentes dimensiones.
[0087] En algunas implementaciones, la separación entre el troquel 900 y una o ambas estructuras de inductor 904-906 es de 2 mm o menos. La separación se puede definir como la distancia de borde a borde entre dos componentes (por ejemplo, la distancia entre el borde de un troquel y el borde de la estructura). En algunas implementaciones, la separación entre el troquel 900 y el borde externo de la estructura (por ejemplo, la estructura de inductor 904) es mayor que 9 mm y menor que 5 mm. Sin embargo, diferentes implementaciones pueden tener una separación diferente entre el troquel 900 y una o más de la estructura de inductor 904-306.
[0088] En algunos ejemplos, el sustrato 902 puede formar parte de un dispositivo de paquete sobre paquete (PoP) o de un sustrato de paquete encapsulado (EPS) (que se describe además a continuación con referencia a las FIGS. 10-11). En consecuencia, el grosor (por ejemplo, la altura) de las estructuras de inductor 902-904 se mantiene menor o igual que el grosor del troquel/chip 900 (por ejemplo, 0,2 mm o menos) en algunas implementaciones.
[0089] Habiendo descrito una estructura de inductor acoplada ejemplar, a continuación se describirán ahora varios sustratos de paquete que incluyen dichas estructuras de inductor acopladas.
Paquete de sustrato ejemplar con estructura de inductor acoplada
[0090] En algunas implementaciones, una o más de las estructuras de inductor acopladas (por ejemplo, la estructura de inductor 200, 430, 530) se pueden acoplar dentro de un sustrato (por ejemplo, sustrato de paquete) dentro de un paquete semiconductor. Las FIGS. 10-11 ilustran ejemplos de una estructura de inductor acoplada en un sustrato en algunas implementaciones. Específicamente, la FIG. 10 ilustra una vista esquemática en sección transversal de un paquete de CI 1000 de acuerdo con un aspecto de la divulgación. El paquete de CI 1000 incluye un troquel de CI 1002 (por ejemplo, un circuito de memoria, un circuito de procesamiento, un procesador de aplicaciones, etc.) para un dispositivo electrónico, tal como, pero sin limitarse a, un teléfono móvil, un ordenador portátil, una tablet, un ordenador personal, etc. El paquete de CI 1000, y en particular, el troquel de CI 1002 pueden recibir energía (por ejemplo, tensiones y corrientes de suministro nominales proporcionadas) desde un circuito integrado de administración de energía (PMIC) (no mostrado) a través de una red de suministro de energía (PDN) (no se muestran partes de la PDN externas al paquete de CI 1000) asociadas con el dispositivo electrónico.
[0091] El troquel de CI 1002 está acoplado eléctricamente a un sustrato de paquete multicapa 1004 debajo del mismo en un estilo invertido. Por ejemplo, una o más bolas de soldadura 1006 pueden acoplar eléctricamente el troquel 1002 a trazas metálicas localizadas dentro de una primera capa metálica 1022 del sustrato de paquete 1004. De acuerdo con otros aspectos, el troquel de CI 1002 puede estar unida por cable al sustrato de paquete 1004. El sustrato de paquete 1004 puede ser, por ejemplo, un sustrato laminado de cuatro capas metálicas. En otros aspectos, el sustrato de paquete 1004 puede tener tres o más capas metálicas, incluyendo cinco, seis, siete, ocho, nueve o diez capas metálicas.
[0092] El sustrato de paquete de cuatro capas 1004 mostrado incluye la primera capa metálica 1022 (por ejemplo, la primera capa metálica externa), una segunda capa metálica 1024 (por ejemplo, la primera capa metálica interna), una tercera capa metálica 1026 (por ejemplo, la segunda capa metálica interna), y una cuarta capa metálica 1028 (por ejemplo, la segunda capa metálica externa. Cada una de las capas metálicas 1022, 1024, 1026, 1028 están separadas entre sí en general por una pluralidad de capas aislantes 1032, 1034, 1036 que pueden estar compuestas de uno o más materiales dieléctricos, tales como, pero sin limitarse a, epoxi y/o resina. En particular, la primera capa aislante 1034 en el medio del sustrato de paquete 1004 puede ser más gruesa que las otras capas y también proporciona rigidez estructural al sustrato de paquete 1004. Una pluralidad de accesos de interconexión vertical de metal (vías) 1008 acoplan eléctricamente trazas de la pluralidad de capas de metal 1022, 1024, 1026, 1028 del sustrato de paquete 1004 entre sí, donde se desee.
[0093] El sustrato de paquete 1004 incluye una cavidad 1035 (indicada por el cuadro de línea discontinua) que aloja un componente de circuito discreto (DCC) 1010 de sustrato pasivo incorporado (EPS), tal como un condensador, un resistor o un inductor. En algunas implementaciones, el componente de circuito discreto de EPS es la estructura de inductor acoplada descrita en el presente documento (por ejemplo, estructura de inductor acoplada de las FIGS. 2-3). Cabe destacar que el DCC 1010 es una representación conceptual de un DCC y no representa necesariamente exactamente cómo se forma y se acopla el DCC (por ejemplo, la estructura de inductores acoplada) en el sustrato. Más bien, el DCC 1010 en las FIGS. 10 y 11 está previsto simplemente para mostrar una posible localización de un DCC en un sustrato. Las diferentes implementaciones pueden usar diferentes configuraciones y diseños para acoplar los electrodos del DCC a las vías en el sustrato. Por ejemplo, un primer electrodo (que está acoplado a una primera capa conductora) para el DCC se puede acoplar a las vías superiores izquierdas, mientras que un segundo electrodo (que está acoplado a una segunda capa conductora) para el DCC se puede acoplar a las vías superiores derechas en algunas implementaciones.
[0094] La cavidad 1035 puede ocupar o estar localizada dentro de una parte de la primera capa aislante 1034, y también de una o más de las capas metálicas internas 1024, 1026. En el ejemplo ilustrado, el DCC 1010 puede ser, por ejemplo, un condensador discreto (por ejemplo, "condensador de desacoplamiento"). De acuerdo con un aspecto, el condensador discreto 1010 ayuda a reducir la impedancia en un intervalo de frecuencias de la PDN al equilibrar los componentes inductivos de la impedancia debidos al paquete de CI 1000 (por ejemplo, la inductancia causada por trazas, las vías, las líneas de metal, etc. asociadas con el sustrato de paquete 1004). El sustrato de paquete 1004 puede tener una pluralidad de cavidades, alojando cada una un componente de circuito discreto de EPS separado.
[0095] Entre otras cosas, el sustrato de paquete 1004 puede comprender uno o más componentes de acoplamiento de vía (por ejemplo, el componente de acoplamiento de vía 1040) que se acoplan eléctricamente a los electrodos del DCC 1010. Los componentes de acoplamiento de vía sirven de medio para aumentar el área de superficie disponible a la que se puede acoplar una pluralidad de vías (por ejemplo, un primer extremo de cada vía se puede acoplar a los componentes de acoplamiento de vía). Los componentes de acoplamiento de vía están compuestos de un material conductor, tal como un metal o una aleación de metal (por ejemplo, cobre, aluminio y/o nitruro de titanio, etc.). De acuerdo con un aspecto, los componentes de acoplamiento de vía están hechos de uno o más de los mismos metales que comprenden las capas metálicas internas 1024, 1026.
[0096] De acuerdo con un aspecto, un primer componente de acoplamiento de vía está acoplado eléctricamente tanto a un primer electrodo del DCC 1010 como a una primera traza metálica dentro de la primera capa metálica interna 1024; un segundo componente de acoplamiento de vía está acoplado eléctricamente tanto al primer electrodo como a una segunda traza metálica dentro de la segunda capa metálica interna 1026; un tercer componente de acoplamiento de vía está acoplado eléctricamente tanto a un segundo electrodo del DCC 1010 como a una tercera traza metálica dentro de la primera capa metálica interna 1024; un cuarto componente de acoplamiento de vía está acoplado eléctricamente tanto al segundo electrodo como a una cuarta traza metálica dentro de la segunda capa metálica interna 1026.
[0097] Cada una de las trazas metálicas mencionadas anteriormente se puede acoplar eléctricamente a un plano de potencia o de tierra asociado con el sustrato de paquete 1004. Por ejemplo, la primera traza metálica se puede acoplar eléctricamente a la segunda traza metálica por medio de una vía, y la tercera traza metálica se puede acoplar eléctricamente a la cuarta traza metálica por medio de otra vía. De esta manera, los componentes de acoplamiento de vía se pueden acoplar eléctricamente a los planos de potencia o de tierra dentro de las primera y segunda capas metálicas internas 1024, 1026, en los que las primera y segunda capas metálicas internas están más cerca de la primera capa aislante 1034 que las capas metálicas externas 1022, 1028.
[0098] De acuerdo con un aspecto, una primera parte del primer componente de acoplamiento de vía se extiende más allá de un primer borde del primer electrodo del DCC 1010. De acuerdo con otro aspecto, una segunda parte del primer componente de acoplamiento de vía se sitúa dentro de la primera capa metálica interna 1024. De forma similar, una primera parte del segundo componente de acoplamiento de vía se puede extender más allá de un segundo borde del primer electrodo, y una segunda parte del segundo componente de acoplamiento de vía se puede situar dentro de la segunda capa metálica interna 1026. De acuerdo con un aspecto, una primera parte del tercer componente de acoplamiento de vía se extiende más allá de un primer borde del segundo electrodo del DCC 1010. De acuerdo con otro aspecto, una segunda parte del tercer componente de acoplamiento de vía se sitúa dentro de la primera capa metálica interna 1024. De forma similar, una primera parte del cuarto componente de acoplamiento de vía se puede extender más allá de un segundo borde del segundo electrodo, y una segunda parte del cuarto componente de acoplamiento de vía se puede situar dentro de la segunda capa metálica interna
[0099] La FIG. 11 ilustra una estructura de condensador en otro sustrato en algunas implementaciones. La FIG.
11 es similar a la FIG. 10. Sin embargo, una diferencia entre las FIGS. 10 y 11 es que, en la FIG. 11, el sustrato 1004 no incluye uno o más componentes de acoplamiento de vía (por ejemplo, el componente de acoplamiento de vía 1040 de la FIG. 10).
[0100] Habiendo descrito diversos ejemplos de estructuras de inductor acopladas, a continuación se describirá ahora un procedimiento para hacer funcionar una estructura de inductor acoplada.
D ispositivos electrónicos ejemplares
[0101] La FIG. 12 ilustra diversos dispositivos electrónicos que se pueden integrar con cualquiera de los circuitos integrados, troquel o paquetes mencionados anteriormente. Por ejemplo, un teléfono móvil 1202, un ordenador portátil 1204 y un terminal de localización fija 1206 pueden incluir un circuito integrado (CI) 1200 como se describe en el presente documento. El CI 1200 puede ser, por ejemplo, cualquiera de los circuitos integrados, cubos o paquetes descritos en el presente documento. Los dispositivos 1202, 1204, 1206 ilustrados en la FIG. 12 son meramente ejemplares. Otros dispositivos electrónicos también pueden presentar el CI 1200, incluyendo, pero sin limitarse a, dispositivos móviles, unidades de sistemas de comunicación personal (PCS) portátiles, unidades de datos portátiles tales como asistentes digitales personales, dispositivos habilitados para GPS, dispositivos de navegación, decodificadores, reproductores de música, reproductores de vídeo, unidades de entretenimiento, unidades de datos de localización fija, tales como equipos de lectura de medidores, dispositivos de comunicaciones, smartphones, tablets o cualquier otro dispositivo que almacene o recupere datos o instrucciones informáticas, o cualquier combinación de los mismos.
[0102] Uno o más de los componentes, etapas, rasgos característicos y/o funciones ilustrados en las FIGS. 2, 3, 4A-4B, 5A-5B, 6, 7, 8, 9, 10, 11 y/o 12 se pueden redisponer y/o combinar en un único componente, etapa, rasgo característico o función o incorporar en varios componentes, etapas o funciones. Se pueden añadir también elementos, componentes, etapas y/o funciones adicionales sin apartarse de la invención.
[0103] Uno o más de los componentes, etapas, rasgos característicos y/o funciones ilustrados en las FIGS. se pueden redisponer y/o combinar en un único componente, etapa, rasgo característico o función o incorporar en varios componentes, etapas o funciones. Se pueden añadir también elementos, componentes, etapas y/o funciones adicionales sin apartarse de los rasgos característicos novedosos divulgados en el presente documento. Los aparatos, dispositivos y/o componentes ilustrados en las FIGS. se pueden configurar para realizar uno o más de los procedimientos, rasgos característicos o etapas descritos en las FIGS. Los nuevos algoritmos descritos en el presente documento también se pueden implementar de forma eficaz en software y/o incrustar en hardware.
[0104] La palabra "ejemplar" se usa en el presente documento para significar "que sirve de ejemplo, caso o ilustración". Cualquier implementación o aspecto descrito en el presente documento como "ejemplar" no ha de interpretarse necesariamente como preferente o ventajoso sobre otros aspectos de la divulgación. Del mismo modo, el término "aspectos" no requiere que todos los aspectos de la divulgación incluyan el rasgo característico, la ventaja o el modo de funcionamiento analizado. El término "acoplado" se usa en el presente documento para referirse al acoplamiento directo o indirecto entre dos objetos. Por ejemplo, si el objeto A toca físicamente el objeto B, y el objeto B toca el objeto C, entonces los objetos A y C aún se pueden considerar acoplados entre sí, incluso si no se tocan físicamente directamente entre sí. El término "paquete de troquel" se usa para referirse a una oblea de circuito integrado que se ha encapsulado o empaquetado o encapsulado.
[0105] También, cabe destacar que los modos de realización se pueden describir como un proceso que se represente como un organigrama, un diagrama de flujo, un diagrama de estructura o un diagrama de bloques. Aunque un organigrama pueda describir las operaciones como un proceso secuencial, muchas de las operaciones se pueden realizar en paralelo o de forma simultánea. Además, el orden de las operaciones se puede redisponer. Un proceso se termina cuando se completan sus operaciones. Un proceso puede corresponder a un procedimiento, a una función, a un proceso, a una subrutina, a un subprograma, etc. Cuando un proceso corresponde a una función, su terminación corresponde a un retorno de la función a la función de llamada o a la función principal.
[0106] Los expertos en la técnica apreciarían además que los diversos bloques, módulos, circuitos y etapas algorítmicas lógicos ilustrativos descritos en conexión con los modos de realización divulgados en el presente documento se pueden implementar como hardware electrónico, software informático o combinaciones de ambos. Para ilustrar claramente esta intercambiabilidad de hardware y software, se han descrito anteriormente en general diversos componentes ilustrativos, bloques, módulos, circuitos y etapas, en términos de su funcionalidad. Que dicha funcionalidad se implemente como hardware o software depende de la solicitud particular y de las limitaciones de diseño impuestas en todo el sistema.
[0107] Los diversos rasgos característicos de la invención descritos en el presente documento se pueden implementar en diferentes sistemas sin apartarse de la invención. Cabe destacar que los aspectos anteriores de la divulgación son meramente ejemplos y no han de interpretarse como limitantes de la invención. La descripción de los aspectos de la presente invención está prevista para ser ilustrativa, y no limitante del alcance de la presente invención. Como tal, las presentes enseñanzas se pueden aplicar fácilmente a otros tipos de aparatos y muchas alternativas, modificaciones y variaciones resultarán evidentes para los expertos en la técnica.

Claims (9)

REIVINDICACIONES
1. Una estructura de inductor (200) que comprende:
un sustrato de silicio planar (202);
un primer devanado de inductor (204) integrado en el sustrato de silicio, en el que el primer devanado de inductor comprende los primer y segundo terminales (208, 210);
un segundo devanado de inductor (206) integrado en el sustrato de silicio, en el que el segundo devanado de inductor comprende los tercer y cuarto terminales (212, 214);
una primera capa ferromagnética (420) en un primer lado del sustrato de silicio; y
una segunda capa ferromagnética (422) en un segundo lado del sustrato de silicio opuesto al primer lado del sustrato de silicio;
en el que el sustrato de silicio está localizado lateralmente entre el primer devanado de inductor y el segundo devanado de inductor,
en el que el primer devanado de inductor y el segundo devanado de inductor son lateralmente coplanares dentro del sustrato de silicio,
en el que los terminales de los primer y segundo devanados de inductor son vías de sustrato pasantes que atraviesan todo el sustrato de silicio,
en el que las primera y segunda capas ferromagnéticas están configuradas para proporcionar blindaje magnético para la estructura de inductor, y
en el que ambos lados de uno o más de los terminales de los primer y segundo devanados de inductor quedan expuestos a través de una parte de las primera y segunda capas ferromagnéticas.
2. La estructura de inductor de la reivindicación 1, en la que el primer devanado de inductor tiene una primera forma en espiral y el segundo devanado de inductor tiene una segunda forma en espiral; o en el que el primer devanado de inductor y el segundo devanado de inductor tienen una forma circular alargada.
3. La estructura de inductor de la reivindicación 1, en la que el grosor del primer devanado de inductor es inferior a 0,2 milímetros.
4. La estructura de inductor de la reivindicación 1, en la que el aparato está integrado en una estructura de paquete sobre paquete, o en la que el aparato está integrado en una superficie de un sustrato de paquete, o en el que el aparato está integrado dentro de un sustrato de paquete.
5. La estructura de inductor de la reivindicación 1, en la que el aparato está incorporado en al menos uno de un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un smartphone, un dispositivo personal, un asistente digital, un terminal de localización fija, una tablet y/o un ordenador portátil.
6. Un procedimiento para proporcionar una estructura de inductor, que comprende:
proporcionar una capa de sustrato de silicio (202);
formar cavidades en el sustrato de silicio;
llenar las cavidades con material conductor de electricidad para proporcionar un primer devanado de inductor (204) y un segundo devanado de inductor (206), de modo que el primer devanado de inductor y el segundo devanado de inductor sean lateralmente coplanares dentro del sustrato de silicio y el sustrato de silicio esté localizado lateralmente entre el primer devanado de inductor y el segundo devanado de inductor; proporcionar una primera capa ferromagnética (420) en un primer lado del sustrato de silicio;
proporcionar una segunda capa ferromagnética (422) en un segundo lado del sustrato de silicio opuesto al primer lado del sustrato de silicio;
retirar parte(s) de las primera y segunda capas ferromagnéticas para exponer ambos lados de uno o más de los terminales de los primer y segundo devanados de inductor,
en el que el primer devanado de inductor comprende los primer y segundo terminales (208, 210)
en el que el segundo devanado de inductor comprende los tercer y cuarto terminales (212, 214),
en el que las primera y segunda capas ferromagnéticas están configuradas para proporcionar blindaje magnético para el aparato, y
en el que formar las cavidades comprende formar los terminales del primer devanado de inductor y del segundo devanado de inductor a medida que las vías de sustrato pasantes que atraviesan todo el sustrato de silicio.
7. El procedimiento de la reivindicación 6, que comprende además reducir el sustrato de silicio.
8. El procedimiento de la reivindicación 6, que comprende además proporcionar la estructura de inductor en una estructura de paquete sobre paquete.
9. La estructura de inductor de la reivindicación 1, en la que la estructura de inductor está en una primera superficie de un sustrato de paquete y se acopla eléctricamente a un troquel montado en la primera superficie del sustrato de paquete.
ES14706428T 2013-02-13 2014-02-07 Estructura de inductor acoplada en sustrato Active ES2778872T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361764310P 2013-02-13 2013-02-13
US13/794,558 US20140225706A1 (en) 2013-02-13 2013-03-11 In substrate coupled inductor structure
PCT/US2014/015380 WO2014126812A1 (en) 2013-02-13 2014-02-07 In substrate coupled inductor structure

Publications (1)

Publication Number Publication Date
ES2778872T3 true ES2778872T3 (es) 2020-08-12

Family

ID=51297099

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14706428T Active ES2778872T3 (es) 2013-02-13 2014-02-07 Estructura de inductor acoplada en sustrato

Country Status (8)

Country Link
US (1) US20140225706A1 (es)
EP (1) EP2956948B1 (es)
JP (2) JP6476132B2 (es)
KR (1) KR102108707B1 (es)
CN (1) CN105009236A (es)
ES (1) ES2778872T3 (es)
HU (1) HUE049424T2 (es)
WO (1) WO2014126812A1 (es)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure
US9129843B1 (en) * 2014-06-12 2015-09-08 Globalfoundries Inc. Integrated inductor
US20160155692A1 (en) * 2014-12-01 2016-06-02 Endura Technologies LLC Switched power stage with integrated passive components
US10236209B2 (en) * 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
US9959964B2 (en) 2015-11-13 2018-05-01 Qualcomm Incorporated Thin film magnet inductor structure for high quality (Q)-factor radio frequency (RF) applications
US20170169934A1 (en) * 2015-12-15 2017-06-15 Globalfoundries Inc. Patterned magnetic shields for inductors and transformers
US10026546B2 (en) 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
US10529795B2 (en) 2016-07-27 2020-01-07 Credo Technology Group Ltd. Enhanced inductors suitable for integrated multi-channel receivers
JP6838328B2 (ja) * 2016-09-15 2021-03-03 大日本印刷株式会社 インダクタおよびインダクタの製造方法
US10483910B2 (en) 2017-02-02 2019-11-19 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
CN109314095B (zh) * 2017-04-10 2023-07-21 默升科技集团有限公司 笼式屏蔽中介层电感
KR102342732B1 (ko) 2021-03-15 2021-12-23 서울대학교산학협력단 주기적인 금속 패턴 구조를 이용하여 q 인자가 향상된 인덕터 소자

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206621A (en) * 1990-07-02 1993-04-27 General Electric Company Barrel-wound conductive film transformer
JP3102125B2 (ja) * 1992-02-28 2000-10-23 富士電機株式会社 薄膜磁気素子
JPH06267746A (ja) * 1993-03-09 1994-09-22 Murata Mfg Co Ltd ノイズ除去部品
US6252487B1 (en) * 1997-11-04 2001-06-26 Philips Electronics North America Corporation Planar magnetic component with transverse winding pattern
US6417753B1 (en) * 2000-02-17 2002-07-09 Koninklijke Philips Electronics N.V. Planar magnetic device without center core leg
US6512285B1 (en) * 2001-10-05 2003-01-28 Skyworks Solutions, Inc. High inductance inductor in a semiconductor package
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
JP2004319675A (ja) * 2003-04-15 2004-11-11 Matsushita Electric Ind Co Ltd カーボンナノチューブインダクタおよびその製造方法
GB0321658D0 (en) * 2003-09-16 2003-10-15 South Bank Univ Entpr Ltd Bifilar transformer
US7791440B2 (en) * 2004-06-09 2010-09-07 Agency For Science, Technology And Research Microfabricated system for magnetic field generation and focusing
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
JP2008103603A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板および電子機器
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
US7841070B2 (en) * 2007-08-21 2010-11-30 Intel Corporation Method of fabricating a transformer device
US8149080B2 (en) * 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
JP2009111036A (ja) * 2007-10-29 2009-05-21 Fuji Electric Device Technology Co Ltd 薄膜トランスおよびその製造方法
US7986209B2 (en) * 2007-11-20 2011-07-26 Intel Corporation Inductor using bulk metallic glass material
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7911313B2 (en) * 2008-07-02 2011-03-22 Intel Corporation Inductors for integrated circuit packages
US9190201B2 (en) * 2009-03-04 2015-11-17 Qualcomm Incorporated Magnetic film enhanced inductor
JP4654317B1 (ja) * 2009-07-16 2011-03-16 株式会社神戸製鋼所 リアクトル
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
WO2011033496A1 (en) * 2009-09-16 2011-03-24 Maradin Technologies Ltd. Micro coil apparatus and manufacturing methods therefor
CN101764128A (zh) * 2009-12-31 2010-06-30 锐迪科科技有限公司 半导体器件封装结构中的电感
JP5307105B2 (ja) * 2010-01-06 2013-10-02 株式会社神戸製鋼所 複合型巻線素子ならびにこれを用いた変圧器、変圧システムおよびノイズカットフィルタ用複合型巻線素子
US8907447B2 (en) * 2010-02-19 2014-12-09 Mingliang Wang Power inductors in silicon
JP2012033764A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
US9287344B2 (en) * 2010-08-23 2016-03-15 The Hong Kong University Of Science And Technology Monolithic magnetic induction device
US9027229B2 (en) * 2011-01-04 2015-05-12 ÅAC Microtec AB Coil assembly comprising planar coil
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8963671B2 (en) * 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure

Also Published As

Publication number Publication date
EP2956948B1 (en) 2019-12-18
US20140225706A1 (en) 2014-08-14
HUE049424T2 (hu) 2020-09-28
JP6476132B2 (ja) 2019-02-27
KR20150119039A (ko) 2015-10-23
KR102108707B1 (ko) 2020-05-28
JP2016509373A (ja) 2016-03-24
JP2019062217A (ja) 2019-04-18
EP2956948A1 (en) 2015-12-23
WO2014126812A1 (en) 2014-08-21
CN105009236A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
ES2778872T3 (es) Estructura de inductor acoplada en sustrato
EP2954543B1 (en) Substrate-less discrete coupled inductor structure
ES2585118T3 (es) Bobina en placa de circuito impreso de baja resistencia en serie equivalente y alta circulación de corriente para aplicación de transferencia de potencia
EP2954555B1 (en) Small form factor magnetic shield for magnetoresistive random access memory (mram)
CN109427461A (zh) 电感器部件
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
ES2895077T3 (es) Inductor incorporado en un sustrato de encapsulado
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
US20140253279A1 (en) Coupled discrete inductor with flux concentration using high permeable material
US20170133148A1 (en) Solenoid inductor
JP2010237058A (ja) センサ装置およびその製造方法
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體