ES2895077T3 - Inductor incorporado en un sustrato de encapsulado - Google Patents

Inductor incorporado en un sustrato de encapsulado Download PDF

Info

Publication number
ES2895077T3
ES2895077T3 ES15715112T ES15715112T ES2895077T3 ES 2895077 T3 ES2895077 T3 ES 2895077T3 ES 15715112 T ES15715112 T ES 15715112T ES 15715112 T ES15715112 T ES 15715112T ES 2895077 T3 ES2895077 T3 ES 2895077T3
Authority
ES
Spain
Prior art keywords
inductor
dielectric layer
pad
substrate
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15715112T
Other languages
English (en)
Inventor
Siamak Fazelpour
Charles David Paynter
Ryan David Lane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2895077T3 publication Critical patent/ES2895077T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/501—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Un sustrato de encapsulado para un circuito integrado, comprendiendo el sustrato de encapsulado: una capa central (602; 1100) que comprende una primera superficie y una segunda superficie; una primera vía (620; 1102) ubicada en la capa central; una primera capa dieléctrica (604; 1124) acoplada a la primera superficie de la capa central; caracterizada por un primer inductor (622; 710; 800; 900; 1002; 1180) dentro de la primera capa dieléctrica, el primer inductor acoplado a la primera vía en la capa central, comprendiendo el primer inductor un primer conjunto de interconexiones configurado para operar como un primer devanado en espiral para el primer inductor, en el que el primer inductor se orienta dentro de la primera capa dieléctrica de manera que genera un primer campo magnético que atraviesa lateralmente el sustrato de encapsulado en una primera dirección; una segunda vía (630; 1104) ubicada en la capa central; y un segundo inductor (234; 310; 632; 710; 802; 902; 1012; 1182) dentro de la primera capa dieléctrica, el segundo inductor acoplado a la segunda vía en la capa central, comprendiendo el segundo inductor un segundo conjunto de interconexiones configurado para operar como un segundo devanado en espiral para el segundo inductor, en el que el segundo inductor se orienta dentro de la primera capa dieléctrica de modo que genera un segundo campo magnético que atraviesa lateralmente el sustrato de encapsulado en una segunda dirección, en el que una cantidad del acoplamiento magnético entre el primer y el segundo inductor se basa en la primera y en la segunda dirección.

Description

DESCRIPCIÓN
Inductor incorporado en un sustrato de encapsulado
Antecedentes
Campo
Diversas características se refieren a un inductor incorporado en un sustrato de encapsulado.
Antecedentes
La Solicitud de Patente de Estados Unidos US2008/0079139 divulga un diseño de estructura de microvía para circuitos integrados de alto rendimiento. La Figura 1 ilustra un encapsulado integrado convencional 100 que incluye un sustrato 102, un conjunto de interconexiones 104, un primer chip 106, un segundo chip 108, un primer conjunto de bolas de soldadura 116, un segundo conjunto de bolas de soldadura 118 y un tercer conjunto de bolas de soldadura 120. El conjunto de interconexiones 104 incluye pistas y vías, las cuales se encuentran dentro del sustrato 102. El primer chip 106 se acopla al sustrato 102 a través de un primer conjunto de bolas de soldadura 116. El segundo chip 108 se acopla al sustrato 102 a través del segundo conjunto de bolas de soldadura 118. El tercer conjunto de bolas de soldadura 120 se acopla al sustrato 102. El primer chip 106 y el segundo chip 108 se acoplan al tercer conjunto de bolas de soldadura 120 a través del conjunto de interconexiones 104. Usualmente, el tercer conjunto de bolas de soldadura 120 se acopla a una placa de circuito impreso (PCB) (no mostrada).
Los encapsulados integrados convencionales, tales como el descrito en la Figura 1, tienen ciertas limitaciones y desventajas. Por ejemplo, el conjunto de interconexiones 104 puede tener ciertos valores de impedancia los cuales no coinciden o casi coinciden con los valores de impedancia del tercer conjunto de bolas de soldadura 120. Este desajuste en los valores de impedancia puede causar la pérdida de señal o la degradación de la señal, lo cual afecta el rendimiento general del sustrato de encapsulado y, en última instancia, el rendimiento del dispositivo integrado que incluye el sustrato de encapsulado. Se pueden producir resultados similares (por ejemplo, el desajuste en los valores de impedancia) cuando se usan almohadillas de apoyo en lugar de bolas de soldadura.
El desajuste en los valores de impedancia se debe a la diferencia de tamaño entre el tamaño del conjunto de interconexiones 104 y el tamaño del tercer conjunto de bolas de soldadura 120. En términos generales, las bolas de soldadura son sustancialmente más grandes que una interconexión (por ejemplo, pista, vía) en un sustrato de encapsulado. También existe una diferencia similar de tamaño entre el tamaño del conjunto de interconexiones 104 y el tamaño de las almohadillas de apoyo.
Por lo tanto, existe la necesidad de un encapsulado integrado rentable que tenga un perfil bajo pero que también ocupe el menor espacio posible. De manera ideal, tal encapsulado integrado también proporcionará conexiones de mayor densidad con los chips.
Sumario
De acuerdo con la presente invención, se proporcionan un sustrato de encapsulado de acuerdo con la reivindicación 1 y un procedimiento para fabricar un sustrato de encapsulado de acuerdo con la reivindicación 9. Se proporcionan aspectos adicionales de acuerdo con las reivindicaciones dependientes.
Diversas características, naturaleza y ventajas serán evidentes a partir de la descripción detallada que se establece a continuación cuando se toma junto con las figuras en las cuales los caracteres de referencia similares se identifican correspondientemente en todo momento.
La Figura 1 ilustra una vista de perfil de un dispositivo integrado convencional.
La Figura 2 ilustra un ejemplo de un sustrato de encapsulado que incluye inductores.
La Figura 3 ilustra un ejemplo de un inductor acoplado a una vía.
La Figura 4 ilustra un ejemplo de un campo magnético generado por un inductor.
La Figura 5 ilustra una vista en ángulo cercana de ejemplos de inductores acoplados a vías y una almohadilla.
La Figura 6 ilustra un ejemplo de un sustrato de encapsulado que incluye inductores.
La Figura 7 ilustra un ejemplo de un inductor acoplado a una vía.
La Figura 8 ilustra un ejemplo de campos magnéticos generados por inductores.
La Figura 9 ilustra un ejemplo de campos magnéticos generados por inductores.
La Figura 10 ilustra una vista en ángulo de ejemplos de inductores acoplados a vías y a una almohadilla.
La Figura 11A ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un sustrato de encapsulado que incluye un inductor.
La Figura 11B ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un sustrato de encapsulado que incluye un inductor.
La Figura 11C ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un sustrato de encapsulado que incluye un inductor.
La Figura 11D ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un sustrato de encapsulado que incluye un inductor.
La Figura 12 ilustra parte de una secuencia ilustrativa para proporcionar/fabricar un sustrato de encapsulado que incluye un inductor.
La Figura 13 ilustra un ejemplo de un sustrato de encapsulado que incluye inductores.
La Figura 14 ilustra un ejemplo de un sustrato de encapsulado que incluye inductores.
La Figura 15 ilustra diversos dispositivos electrónicos descritos en la presente memoria que pueden integrar un dispositivo semiconductor, un chip, un sustrato de encapsulado, un circuito integrado y/o una PCB.
Descripción detallada
En la siguiente descripción, se dan detalles específicos para proporcionar una comprensión profunda de los diversos aspectos de la divulgación. Sin embargo, se entenderá por un experto en la técnica que los aspectos se pueden practicar sin estos detalles específicos. Por ejemplo, los circuitos se pueden mostrar en diagramas de bloques con el fin de evitar oscurecer los aspectos con detalles innecesarios. En otros casos, los circuitos, estructuras y técnicas bien conocidos no se han mostrado en detalle con el fin de no oscurecer los aspectos de la divulgación.
Descripción general
Algunas características novedosas pertenecen a un sustrato de encapsulado que incluye una capa central, una primera vía (por ejemplo, un primer pin), una primera capa dieléctrica y un primer inductor. La capa central incluye una primera superficie y una segunda superficie. La primera vía se ubica en la capa central. La primera capa dieléctrica se acopla a la primera superficie de la capa central. El primer inductor se ubica en la primera capa dieléctrica. El primer inductor se acopla a la primera vía en la capa central. El primer inductor se configura para generar un campo magnético que atraviesa lateralmente el sustrato de encapsulado. En algunas implementaciones, el sustrato de encapsulado incluye además una primera almohadilla acoplada al primer inductor, en la que la primera almohadilla se configura para acoplarse a una bola de soldadura. En algunas implementaciones, el primer inductor incluye un primer conjunto de vías y un primer conjunto de interconexiones. En algunas implementaciones, el sustrato de encapsulado incluye una segunda vía (por ejemplo, un segundo pin) ubicada en la capa central y un segundo inductor ubicado en la primera capa dieléctrica, en las que el segundo inductor se acopla a la segunda vía en la capa central. En algunas implementaciones, el primer inductor se coloca en la primera capa dieléctrica de manera que el campo magnético que se genera por el primer inductor afecta la impedancia de una almohadilla acoplada al segundo inductor.
Sustrato de Encapsulado Ilustrativo que Incluye un Inductor
La Figura 2 ilustra de manera conceptual un ejemplo de un sustrato de encapsulado que incluye un inductor. De manera específica, la Figura 2 ilustra un sustrato de encapsulado 200 que incluye una capa central 202, una primera capa dieléctrica 204 y una segunda capa dieléctrica 206. En algunas implementaciones, la primera capa dieléctrica 204 puede incluir varias capas dieléctricas. De manera similar, en algunas implementaciones, la segunda capa 206 dieléctrica puede incluir varias capas dieléctricas.
La capa central 202 incluye una primera vía 220 y una segunda vía 230. En algunas implementaciones, la primera vía 220 y/o la segunda vía 230 pueden ser un pin. La primera capa dieléctrica 204 incluye un primer conjunto de interconexiones 214, un primer inductor 222, una primera almohadilla 224, un segundo inductor 232 y una segunda almohadilla 234. La segunda capa dieléctrica 206 incluye un segundo conjunto de interconexiones 216, un tercer conjunto de interconexiones 226 y un cuarto conjunto de interconexiones 236.
El primer inductor 222 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el primer inductor 222. Una primera porción (por ejemplo, la porción superior) del primer inductor 222 se acopla a una primera porción (por ejemplo, la porción inferior) de la primera vía 220. Una segunda porción (por ejemplo, la porción inferior) del primer inductor 222 se acopla a la primera almohadilla 224. En algunas implementaciones, la primera almohadilla 224 se configura para acoplarse a un conjunto de bolas de soldadura. En algunas implementaciones, el primer inductor 222 se configura de una manera tal que la impedancia de la primera almohadilla 224 coincide o casi coincide con la impedancia de la interconexión de señales a la cual se acoplará la primera almohadilla 224. En algunas implementaciones, una interconexión de señales puede incluir una de al menos una vía (por ejemplo, la primera vía 220) en la capa central 202 y/o un conjunto de interconexiones (por ejemplo, el cuarto conjunto de interconexiones 236) en la segunda capa dieléctrica 206. En algunas implementaciones, la interconexión de señales puede incluir el inductor 222 y/o el inductor 232. En algunas implementaciones, una interconexión puede incluir una pista.
En algunas implementaciones, hacer coincidir la impedancia o reducir la diferencia entre la impedancia de una interconexión de señales y la(las) almohadilla(s) proporciona un mejor rendimiento de la señal. Por ejemplo, hacer coincidir la impedancia o reducir la diferencia de impedancia reduce la pérdida de señal y/o la degradación de la señal entre la almohadilla y la interconexión de señales, proporcionando de esta manera un mejor rendimiento de señal para el sustrato de encapsulado.
Una segunda porción (por ejemplo, la porción superior) de la primera vía 220 se acopla al tercer conjunto de interconexiones 226. El tercer conjunto de interconexiones 226 se ubica en la segunda capa dieléctrica 206. El tercer conjunto de interconexiones 226 puede incluir pistas y/o vías.
El segundo inductor 232 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el segundo inductor 232. Una primera porción (por ejemplo, la porción superior) del segundo inductor 232 se acopla a una primera porción (por ejemplo, la porción inferior) de la segunda vía 230. Una segunda porción (por ejemplo, la porción inferior) del segundo inductor 232 se acopla a la segunda almohadilla 234. En algunas implementaciones, la segunda almohadilla 234 se configura para acoplarse a un conjunto de bolas de soldadura. En algunas implementaciones, el segundo inductor 232 se configura de una manera tal que la impedancia de la segunda almohadilla 234 coincide o casi coincide con la impedancia de la interconexión de señales a la que se acoplará la segunda almohadilla 234.
Una segunda porción (por ejemplo, la porción superior) de la segunda vía 230 se acopla al cuarto conjunto de interconexiones 236. El cuarto conjunto de interconexiones 236 se ubica en la segunda capa dieléctrica 206. El cuarto conjunto de interconexiones 236 puede incluir pistas y/o vías.
La Figura 3 ilustra una vista de cerca de un conjunto de interconexiones en un sustrato de encapsulado, donde algunas del conjunto de interconexiones se configuran para operar como un inductor. Por motivos de claridad, el sustrato de encapsulado no se muestra en la Figura 3.
La Figura 3 ilustra una primera pista 302 acoplada a una primera vía 304. La primera vía 304 se acopla a una almohadilla 306. En algunas implementaciones, la primera pista 302, la primera vía 304 y la primera almohadilla 306 se ubican en una primera capa dieléctrica (por ejemplo, la capa dieléctrica 206) de un sustrato de encapsulado (por ejemplo, el sustrato de encapsulado 200).
La primera almohadilla 306 se acopla a una primera porción (por ejemplo, la porción superior) de la primera vía 308. En algunas implementaciones, la primera vía 308 es un pin. En algunas implementaciones, la primera vía 308 se ubica en una capa central (por ejemplo, la capa central 202) de un sustrato de encapsulado. Una segunda porción (por ejemplo, la porción inferior) de la primera vía 308 se acopla a un primer inductor 310. En algunas implementaciones, el primer inductor 310 se ubica en una segunda capa dieléctrica (por ejemplo, la capa dieléctrica 204) de un sustrato de encapsulado.
El primer inductor 310 incluye una segunda almohadilla 312, una segunda vía 313, una segunda pista 314, una tercera vía 315, una tercera pista 316, una cuarta vía 317, una cuarta pista 318 y una quinta vía 319. La segunda almohadilla 312 se acopla a la segunda porción de la primera vía 308. La segunda almohadilla 312 también se acopla a la segunda vía 313. La segunda vía 313 se acopla a la segunda pista 314. La segunda pista 314 se acopla a la tercera vía 315. La tercera vía 315 se acopla a la tercera pista 316. La tercera pista 316 se acopla a la cuarta vía 317. La cuarta vía 317 se acopla a la cuarta pista 318. La cuarta pista 318 se acopla a la quinta vía 319. La quinta vía 319 se acopla a la tercera almohadilla 320. En algunas implementaciones, la tercera almohadilla 320 se configura para acoplarse a una bola de soldadura o a otra almohadilla (por ejemplo, la almohadilla de apoyo de una matriz de almohadillas de apoyo).
En algunas implementaciones, la segunda almohadilla 312, la segunda vía 313, la segunda pista 314, la tercera vía 315, la tercera pista 316, la cuarta vía 317, la cuarta pista 318 y/o la quinta vía 319 se configuran para operar como un devanado en espiral para el primer inductor 310. En algunas implementaciones, la tercera almohadilla 320 es parte del primer inductor 310. Se debe señalar que diferentes implementaciones pueden tener diferentes números de pistas y/o vías. Las diferentes configuraciones del inductor producirán diferentes campos magnéticos en diferentes direcciones. En algunas implementaciones, la fuerza y/o dirección del campo magnético generado por el inductor afectará la impedancia de la almohadilla (por ejemplo, la almohadilla que se acopla a una bola de soldadura) o de la vía (por ejemplo, un pin). En algunas implementaciones, el inductor se acopla a una interconexión de señales. En algunas implementaciones, una interconexión de señales puede incluir una de al menos una vía (por ejemplo, la vía 308), una almohadilla (por ejemplo, la almohadilla 306) y/o una pista (por ejemplo, la pista 302). En algunas implementaciones, la interconexión de señales puede incluir el inductor.
La Figura 4 ilustra un ejemplo de un campo magnético que se puede generar por un inductor en un sustrato de encapsulado. Como se muestra en la Figura 4, un inductor 400 genera un campo magnético vertical. En algunas implementaciones, el inductor 400 es similar a los inductores 222 y 232 de la Figura 2 y/o al inductor 310 de la Figura 3. En algunas implementaciones, el campo magnético vertical ayuda a mejorar la diferencia de impedancia (por ejemplo, reduce la diferencia de impedancia entre una almohadilla y una interconexión de señales). Por ejemplo, en algunas implementaciones, el uso de un inductor acoplado a una vía y a una almohadilla puede reducir la diferencia de impedancia entre una almohadilla y una interconexión de señales a 2,5 ohmios o menos. En algunas implementaciones, el exceso de campo magnético resuena retirando el exceso de campo eléctrico creado por una almohadilla grande, lo que resulta en una almohadilla con mayor impedancia al cual está más cerca que de una interconexión de señales.
Las diferentes configuraciones de un inductor producirán diferentes campos magnéticos. Otras configuraciones de un inductor se describirán aún más a continuación en las Figuras 6-10.
La Figura 5 ilustra una vista en ángulo de vías acopladas a inductores. Por motivos de claridad, no se muestra un sustrato de encapsulado, aunque los inductores mostrados en la Figura 5 se pueden implementar en un sustrato de encapsulado. Como se muestra en la Figura 5, una primera vía 500 se acopla a un primer inductor 502. El primer inductor 502 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas) las cuales se configuran para operar como un primer devanado en espiral para el primer inductor 502. El primer inductor 502 también se acopla a una primera almohadilla 504. La primera almohadilla 504 se puede configurar para acoplarse a una bola de soldadura o a una almohadilla de apoyo de una matriz de almohadillas de apoyo.
Sustrato de Encapsulado Ilustrativo Que Incluye un Inductor que Genera un Campo Magnético Lateral
Las diferentes configuraciones de un inductor producirán diferentes campos magnéticos. En algunas implementaciones, un inductor se puede configurar para producir un campo magnético lateral (por ejemplo, un campo magnético que atraviesa lateralmente un sustrato de encapsulado) en un sustrato de encapsulado, lo que puede proporcionar varias ventajas técnicas.
La Figura 6 ilustra de manera conceptual un ejemplo de un sustrato de encapsulado que incluye un inductor que puede producir un campo magnético lateral. De manera específica, la Figura 6 ilustra un sustrato de encapsulado 600 que incluye una capa central 602, una primera capa dieléctrica 604 y una segunda capa dieléctrica 606. En algunas implementaciones, la primera capa dieléctrica 604 puede incluir varias capas dieléctricas. De manera similar, en algunas implementaciones, la segunda capa dieléctrica 606 puede incluir varias capas dieléctricas.
La capa central 602 incluye una primera vía 620 y una segunda vía 630. En algunas implementaciones, la primera vía 620 y/o la segunda vía 630 pueden ser un pin. La primera capa dieléctrica 604 incluye un primer conjunto de interconexiones 614, un primer inductor 622, una primera almohadilla 624, un segundo inductor 632 y una segunda almohadilla 634. La segunda capa dieléctrica 606 incluye un segundo conjunto de interconexiones 616, un tercer conjunto de interconexiones 626 y un cuarto conjunto de interconexiones 636.
El primer inductor 622 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el primer inductor 622. Una primera porción (por ejemplo, la porción superior) del primer inductor 622 se acopla a una primera porción (por ejemplo, la porción inferior) de la primera vía 620. Una segunda porción (por ejemplo, la porción inferior) del primer inductor 622 se acopla a la primera almohadilla 624. En algunas implementaciones, la primera almohadilla 624 se configura para acoplarse a un conjunto de bolas de soldadura. En algunas implementaciones, el primer inductor 622 se configura de una manera tal que la impedancia de la primera almohadilla 624 coincide o casi coincide con la impedancia de la interconexión de señales a la cual se acoplará la primera almohadilla 624. En algunas implementaciones, una interconexión de señales puede incluir una de al menos una vía (por ejemplo, la primera vía 620) en la capa central 602 y/o un conjunto de interconexiones (por ejemplo, el cuarto conjunto de interconexiones 636) en la segunda capa dieléctrica 606. En algunas implementaciones, la interconexión de señales puede incluir el inductor 622 y/o el inductor 632. En algunas implementaciones, una interconexión puede incluir una pista. El primer inductor 622 se puede configurar para proporcionar un campo magnético que atraviesa lateralmente el sustrato de encapsulado 600. Una ventaja técnica y/o beneficio de un campo magnético que atraviesa lateralmente un sustrato de encapsulado se describirá aún en las Figuras 8-9.
En algunas implementaciones, hacer coincidir la impedancia o reducir la diferencia entre la impedancia de la interconexión de señales y las almohadillas proporciona un mejor rendimiento de la señal. Por ejemplo, hacer coincidir la impedancia o reducir la diferencia de impedancia reduce la pérdida de señal y/o la degradación de la señal entre la almohadilla y la interconexión de señales, proporcionando de esta manera un mejor rendimiento de la señal para el sustrato de encapsulado.
Una segunda porción (por ejemplo, la porción superior) de la primera vía 620 se acopla al tercer conjunto de interconexiones 626. El tercer conjunto de interconexiones 626 se ubica en la segunda capa dieléctrica 606. El tercer conjunto de interconexiones 626 puede incluir pistas y/o vías.
El segundo inductor 632 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el segundo inductor 632. Una primera porción (por ejemplo, la porción superior) del segundo inductor 632 se acopla a una primera porción (por ejemplo, la porción inferior) de la segunda vía 630. Una segunda porción (por ejemplo, la porción inferior) del segundo inductor 632 se acopla a la segunda almohadilla 634. En algunas implementaciones, la segunda almohadilla 634 se configura para acoplarse a un conjunto de bolas de soldadura.
En algunas implementaciones, el segundo inductor 632 se configura de una manera tal que la impedancia de la segunda almohadilla 634 coincide o casi coincide con la impedancia de la interconexión de señales a la que se acoplará la segunda almohadilla 634. El segundo inductor 632 se puede configurar para proporcionar un campo magnético que atraviese lateralmente el sustrato de encapsulado 600. Como se mencionó anteriormente, una ventaja técnica y/o beneficio de un campo magnético que atraviesa lateralmente un sustrato de encapsulado se describirá aún más en las Figuras 8-9.
Una segunda porción (por ejemplo, la porción superior) de la segunda vía 630 se acopla al cuarto conjunto de interconexiones 636. El cuarto conjunto de interconexiones 636 se ubica en la segunda capa dieléctrica 606. El cuarto conjunto de interconexiones 636 puede incluir pistas y/o vías.
La Figura 7 ilustra una vista de cerca de un conjunto de interconexiones en un sustrato de encapsulado, donde algunas del conjunto de interconexiones se configuran para operar como un inductor. Por motivos de claridad, el sustrato de encapsulado no se muestra en la Figura 7.
La Figura 7 ilustra una primera pista 702 acoplada a una primera vía 704. La primera vía 704 se acopla a una almohadilla 706. En algunas implementaciones, la primera pista 702, la primera vía 704 y la primera almohadilla 706 se ubican en una primera capa dieléctrica (por ejemplo, la capa dieléctrica 606) de un sustrato de encapsulado (por ejemplo, el sustrato de encapsulado 600).
La primera almohadilla 706 se acopla a una primera porción (por ejemplo, la porción superior) de la primera vía 708. En algunas implementaciones, la primera vía 708 es un primer pin. En algunas implementaciones, la primera vía 708 se ubica en una capa central (por ejemplo, la capa central 602) de un sustrato de encapsulado. Una segunda porción (por ejemplo, la porción inferior) de la primera vía 708 se acopla a un primer inductor 710. En algunas implementaciones, el primer inductor 710 se ubica en una segunda capa dieléctrica (por ejemplo, la capa dieléctrica 604) de un sustrato de encapsulado.
El primer inductor 710 incluye una segunda almohadilla 712, una segunda vía 713, una segunda pista 714, una tercera vía 715, una tercera pista 716, una cuarta vía 717, una cuarta pista 718 y una quinta vía 719. La segunda almohadilla 712 se acopla a la segunda porción de la primera vía 708. La segunda almohadilla 712 también se acopla a la segunda vía 713. La segunda vía 713 se acopla a la segunda pista 714. La segunda pista 714 se acopla a la tercera vía 715. La tercera vía 715 se acopla a la tercera pista 716. La tercera pista 716 se acopla a la cuarta vía 717. La cuarta vía 717 se acopla a la cuarta pista 718. La cuarta pista 718 se acopla a la quinta vía 719. La quinta vía 719 se acopla a la tercera almohadilla 720. En algunas implementaciones, la tercera almohadilla 720 se configura para acoplarse a una bola de soldadura o a otra almohadilla (por ejemplo, la almohadilla de apoyo de una matriz de almohadillas de apoyo).
En algunas implementaciones, la segunda almohadilla 712, la segunda vía 713, la segunda pista 714, la tercera vía 715, la tercera pista 716, la cuarta vía 717, la cuarta pista 718 y/o la quinta vía 719 se configuran para operar como un devanado en espiral para el primer inductor 710. En algunas implementaciones, la tercera almohadilla 720 es parte del primer inductor 710. Se debe señalar que diferentes implementaciones pueden tener diferentes números de pistas y/o vías. Las diferentes configuraciones del inductor producirán diferentes campos magnéticos en diferentes direcciones. En algunas implementaciones, la fuerza y/o dirección del campo magnético generado por el inductor afectará la impedancia de la almohadilla (por ejemplo, la almohadilla que se acopla a una bola de soldadura) o de la vía (por ejemplo, un pin). En algunas implementaciones, el inductor se acopla a una interconexión de señales. En algunas implementaciones, una interconexión de señales puede incluir una de al menos una vía (por ejemplo, la vía 708), una almohadilla (por ejemplo, la almohadilla 706) y/o una pista (por ejemplo, la pista 702). En algunas implementaciones, la interconexión de señales incluye el inductor.
La Figura 8 ilustra un ejemplo de campos magnéticos que se pueden generar por inductores en un sustrato de encapsulado. Como se muestra en la Figura 8, un primer inductor 800 genera un campo magnético lateral que atraviesa lateralmente un sustrato de encapsulado, y un segundo inductor 802 genera un campo magnético que también atraviesa lateralmente el sustrato de encapsulado. En algunas implementaciones, los inductores 800 y 802 son similares a los inductores 622 y 632 de la Figura 6, y/o al inductor 710 de la Figura 7. En algunas implementaciones, el campo magnético lateral ayuda a mejorar la diferencia de impedancia (por ejemplo, reduce la diferencia de impedancia entre una almohadilla y una interconexión de señales). Por ejemplo, en algunas implementaciones, el uso de un inductor acoplado a una vía y a una almohadilla puede reducir la diferencia de impedancia entre una almohadilla y una interconexión de señales a 2,5 ohmios o menos.
La Figura 8 ilustra que el primer inductor 800 se coloca de manera que el campo magnético generado por el primer inductor 800 se dirige hacia el segundo inductor 802. Es decir, el primer campo magnético del primer inductor 800 se alinea con el segundo campo magnético del segundo inductor 802. En algunas implementaciones, el campo magnético del segundo inductor 802 se puede amplificar por la presencia del campo magnético del primer inductor 800. En algunas implementaciones, la amplificación del campo magnético debido a dos inductores vecinos puede permitir mejorar la coincidencia de impedancia de las almohadillas a la interconexión de señales, sin tener que fabricar un inductor grande de manera innecesaria. Por lo tanto, con la amplificación magnética debido a que dos o más inductores alineados están cerca uno del otro, dos o más inductores pequeños pueden producir un campo magnético que es equivalente a un inductor más grande, lo cual puede ayudar con hacer coincidir la impedancia de las almohadillas y la interconexión de señales. En algunas implementaciones, el exceso de campo magnético resuena retirando el exceso de campo eléctrico creado por una almohadilla grande, lo que resulta en una almohadilla con mayor impedancia al cual está más cerca que de una interconexión de señales. En algunas implementaciones, orientar el inductor verticalmente (por ejemplo, como un solenoide), crea un campo magnético lateral, que puede mejorar el acoplamiento (por ejemplo, el acoplamiento magnético) de los polos positivos y negativos de diferentes pares de inductores. Por ejemplo, un polo positivo de un primer inductor puede tener un acoplamiento mejorado a un polo negativo de un segundo inductor. En algunas implementaciones, orientar uno o más inductores en direcciones similares o diferentes puede resultar en pares de inductores diferentes (por ejemplo, inductores adyacentes) que no tengan acoplamiento magnético entre sí (por ejemplo, lograr el aislamiento de un inductor de otro). Por ejemplo, un primer inductor se puede orientar en una dirección particular para tener poco o ningún efecto (por ejemplo, ningún acoplamiento magnético) en un segundo inductor.
La Figura 9 ilustra un ejemplo de campos magnéticos opuestos que se pueden generar por inductores en un sustrato de encapsulado. Como se muestra en la Figura 9, un primer inductor 900 genera un campo magnético lateral que atraviesa lateralmente un sustrato de encapsulado, y un segundo inductor 902 genera un campo magnético que también atraviesa lateralmente el sustrato de encapsulado. En algunas implementaciones, los inductores 900 y 902 son similares a los inductores 622 y 632 de la Figura 6, y/o al inductor 710 de la Figura 7. En algunas implementaciones, el campo magnético lateral ayuda a mejorar la diferencia de impedancia (por ejemplo, reduce la diferencia de impedancia entre una almohadilla y una interconexión de señales).
La Figura 9 ilustra que el primer inductor 800 se coloca de manera que la dirección del campo magnético generado por el primer inductor 800 sea perpendicular a la dirección del campo magnético del segundo inductor 902. En algunas implementaciones, el campo magnético del segundo inductor 802 puede no afectarse (por ejemplo, debido a la ortogonalidad entre ellos) por la presencia del campo magnético del primer inductor 800, y viceversa.
La Figura 10 ilustra una vista en ángulo de unas vías acopladas a inductores configurados para proporcionar campos magnéticos laterales. Por motivos de claridad, no se muestra un sustrato de encapsulado, aunque los inductores mostrados en la Figura 10 se pueden implementar en un sustrato de encapsulado. Como se muestra en la Figura 10, una primera vía 1000 se acopla a un primer inductor 1002. El primer inductor 1002 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas) las cuales se configuran para operar como un primer devanado en espiral para el primer inductor 1002. El primer inductor 1002 se configura para generar un campo magnético que atraviese lateralmente un sustrato. El primer inductor 1002 también se acopla a una primera almohadilla 1004. La primera almohadilla 1004 se puede configurar para acoplarse a una bola de soldadura o a una almohadilla de apoyo de una matriz de almohadillas de apoyo.
Como se muestra en la Figura 10, el primer inductor 1002 se coloca de manera que el campo magnético se dirige hacia un segundo inductor 1012. El segundo inductor 1012 se acopla a una segunda vía 1010. El segundo inductor 1012 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas) que se configuran para operar como un segundo devanado en espiral para el segundo inductor 1012. En algunas implementaciones, el segundo inductor 1012 se configura para generar un campo magnético que atraviese lateralmente un sustrato. El segundo inductor 1012 también se acopla a una segunda almohadilla 1014. La segunda almohadilla 1014 se puede configurar para acoplarse a una bola de soldadura o a una almohadilla de apoyo de una matriz de almohadillas de apoyo.
Secuencia Ilustrativa para Proporcionar un Sustrato de Encapsulado que Incluye un Inductor
En algunas implementaciones, proporcionar un sustrato de encapsulado que incluya un inductor incluye varios procedimientos. Las Figuras 11A-11D ilustran una secuencia ilustrativa para proporcionar un sustrato de encapsulado. En algunas implementaciones, la secuencia de las Figuras 11A-11D se puede usar para proporcionar/fabricar el sustrato de encapsulado de las Figuras 2 y/o 6, y/u otros sustratos de encapsulado descritos en la presente divulgación.
Se debe señalar que la secuencia de las Figuras 11A-11D puede combinar una o más etapas con el fin de simplificar y/o aclarar la secuencia para proporcionar un sustrato de encapsulado que incluye un inductor.
Como se muestra en la etapa 1 de la Figura 11A, se proporciona una capa central 1100. En algunas implementaciones, proporcionar la capa central 1100 puede incluir recibir una capa central de un proveedor o fabricar una capa central. Diferentes implementaciones pueden usar diferentes materiales para la capa central. En la etapa 2, una primera cavidad 1101 y una segunda cavidad 1103 se forman en la capa central 1100. Diferentes implementaciones pueden usar diferentes procedimientos para formar las cavidades. En algunas implementaciones, un procedimiento con láser y/o un procedimiento químico (por ejemplo, el fotograbado) se pueden usar para eliminar parte de la capa central 1100 para formar las cavidades.
En la etapa 3, una primera vía 1102 y una segunda vía 1104 se proporcionan (por ejemplo, se forman) en la capa central 1100. De manera específica, una capa metálica se proporciona en la primera cavidad 1101 para formar la primera vía 1102, y se proporciona una capa metálica en la segunda cavidad 1103 para formar la segunda vía 1104. Diferentes implementaciones pueden proporcionar la capa metálica de manera diferente. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la capa metálica en las cavidades. En algunas implementaciones, la primera vía 1102 y/o la segunda vía 1104 son un pin.
En la etapa 3, se proporciona una primera capa metálica 1110 sobre una primera superficie (por ejemplo, la superficie superior) de la capa central 1100. La primera capa metálica 1110 incluye una primera almohadilla 1110a y una segunda almohadilla 1110b. La primera almohadilla 1110a se acopla a una primera porción (por ejemplo, la porción superior) de la primera vía 1102. La segunda almohadilla 1110b se acopla a una primera porción (por ejemplo, la porción superior) de la segunda vía 1104.
Además, en la etapa 3, se proporciona una segunda capa metálica 1112 sobre una segunda superficie (por ejemplo, la superficie inferior) de la capa central 1100. La segunda capa metálica 1112 incluye una tercera almohadilla 1112a y una cuarta almohadilla 1112b. La tercera almohadilla 1112a se acopla a una segunda porción (por ejemplo, la porción inferior) de la primera vía 1102. La cuarto almohadilla 1112b se acopla a una segunda porción (por ejemplo, la porción inferior) de la segunda vía 1104. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la primera capa metálica 1110 y la segunda capa metálica 1112.
En la etapa 4, se proporciona una primera capa dieléctrica 1120 sobre la primera superficie (por ejemplo, la superficie superior) de la capa central 1100. Una cavidad 1121 y una cavidad 1123 se proporcionan (por ejemplo, se forman) también en la primera capa dieléctrica 1120. Además, en la etapa 4, una segunda capa dieléctrica 1124 se proporciona sobre la segunda superficie (por ejemplo, la superficie inferior) de la capa central 1100. Una cavidad 1125 y una cavidad 1127 se proporcionan (por ejemplo, se forman) también en la segunda capa dieléctrica 1122. En la etapa 5, como se muestra en la Figura 11B, una primera capa metálica 1130 se proporciona sobre la primera capa 1120 dieléctrica. La primera capa metálica 1130 incluye una primera pista 1130a, una segunda pista 1130b, una primera vía 1130c y una segunda vía 1130d. La primera vía 1130c se forma en la cavidad 1121 y la segunda vía 1130d se forma en la cavidad 1123. Además, en la etapa 5, una segunda capa metálica 1132 se proporciona sobre la segunda capa 1122 dieléctrica. La segunda capa metálica 1132 incluye una primera pista 1132a, una segunda pista 1132b, una primera vía 1132c y una segunda vía 1132d. La primera vía 1132s se forma en la cavidad 1125 y la segunda vía 1132d se forma en la cavidad 1127. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la primera capa metálica 1130 y la segunda capa metálica 1132.
En la etapa 6, una capa dieléctrica 1134 se proporciona sobre la primera capa dieléctrica 1120 y sobre la primera capa metálica 1110. Además, en la etapa 4, una capa dieléctrica 1136 se proporciona sobre la segunda capa dieléctrica 1122 y la segunda capa metálica 1112. Una cavidad 1137 y una cavidad 1139 se proporcionan (por ejemplo, se forman) también en la capa dieléctrica 1136.
En la etapa 7, una primera capa metálica 1140 se proporciona sobre la capa dieléctrica 1134. Además, en la etapa 7 una segunda capa metálica 1142 se proporciona sobre la capa dieléctrica 1136. La segunda capa metálica 1142 incluye una primera pista 1142a, una segunda pista 1142b, una primera vía 1142c y una segunda vía 1142d. La primera vía 1142s se forma en la cavidad 1137 y la segunda vía 1142d se forma en la cavidad 1139. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la primera capa metálica 1140 y la segunda capa metálica 1142.
En la etapa 8, como se muestra en la Figura 11C, una capa dieléctrica 1144 se proporciona sobre la capa dieléctrica 1134 y sobre la primera capa metálica 1140. Además, en la etapa 10, una capa dieléctrica 1146 se proporciona sobre la capa dieléctrica 1136 y sobre la segunda capa metálica 1142. Una cavidad 1147 y una cavidad 1149 se proporcionan (por ejemplo, se forman) también en la capa dieléctrica 1136.
En la etapa 9, una primera capa metálica 1150 se proporciona sobre la capa dieléctrica 1144. Además, en la etapa 9, una segunda capa metálica 1152 se proporciona sobre la capa dieléctrica 1146. La segunda capa metálica 1152 incluye una primera pista 1152a, una segunda pista 1152b, una primera vía 1152c y una segunda vía 1152d. La primera vía 1152s se forma en la cavidad 1147 y la segunda vía 1152d se forma en la cavidad 1149. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la primera capa metálica 1150 y la segunda capa metálica 1152.
En la etapa 10, una capa dieléctrica 1154 se proporciona sobre la capa dieléctrica 1144 y sobre la primera capa metálica 1150. Además, en la etapa 10, una capa dieléctrica 1156 se proporciona sobre la capa dieléctrica 1146 y sobre la segunda capa metálica 1152. Una cavidad 1157 y una cavidad 1159 se proporcionan (por ejemplo, se forman) también en la capa dieléctrica 1136.
En la etapa 11, como se muestra en la Figura 11D, una primera capa 1160 de metal se proporciona sobre la capa dieléctrica 1154. Además, en la etapa 11, una segunda capa metálica 1162 se proporciona sobre la capa dieléctrica 1156. La segunda capa metálica 1162 incluye una primera almohadilla 1162a, una segunda almohadilla 1162b, una primera vía 1162c y una segunda vía 1162d. La primera vía 1162c se forma en la cavidad 1157 y la segunda vía 1162d se forma en la cavidad 1159. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la primera capa metálica 1160 y la segunda capa metálica 1162.
En la etapa 12, una capa dieléctrica 1170 se proporciona sobre la capa dieléctrica 1156 y sobre la segunda capa metálica 1162. La etapa 12 ilustra un primer inductor 1180 en las capas dieléctricas del sustrato de encapsulado. La etapa 12 ilustra también un segundo inductor 1182 en las capas dieléctricas del sustrato de encapsulado. En algunas implementaciones, el primer inductor 1180 y el segundo inductor 1182 son los inductores 222 y 232 de la Figura 2, el inductor 310 de la Figura 3, los inductores 622 y 632 de la Figura 6, y/o el inductor 710 de la Figura 7. Procedimiento Ilustrativo para Proporcionar un Sustrato de Encapsulado que Incluye un Inductor
En algunas implementaciones, proporcionar un sustrato de encapsulado que incluya un inductor incluye varios procedimientos. La Figura 12 ilustra un procedimiento ilustrativo para proporcionar un sustrato de encapsulado. En algunas implementaciones, el procedimiento de la Figura 12 se puede usar para proporcionar/fabricar el sustrato de encapsulado de las Figuras 2 y/o 6, y/u otros sustratos de encapsulado descritos en la presente divulgación.
Se debe señalar que la secuencia de la Figura 12 puede combinar una o más etapas con el fin de simplificar y/o aclarar la secuencia para proporcionar un sustrato de encapsulado que incluya un inductor.
El procedimiento proporciona (en 1205) una capa central. En algunas implementaciones, proporcionar la capa central 1100 puede incluir recibir una capa central de un proveedor o fabricar (por ejemplo, formar) una capa central. Diferentes implementaciones pueden usar diferentes materiales para la capa central. La etapa 1 de la Figura 11A ilustra un ejemplo de proporcionar una capa central
El procedimiento proporciona (en 1210) al menos una vía en la capa central. En algunas implementaciones, proporcionar (por ejemplo, formar) al menos una vía incluye formar una cavidad en la capa central y llenar la cavidad con una capa metálica para definir una vía. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la vía en la capa central. Las etapas 2 y 3 de la Figura 11A ilustra un ejemplo de proporcionar al menos una vía en la capa central. Como se muestra en la etapa 2, una primera cavidad 1101 y una segunda cavidad 1103 se forman en la capa central 1100. Diferentes implementaciones pueden usar diferentes procedimientos para formar las cavidades. En algunas implementaciones, un procedimiento con láser y/o un procedimiento químico (por ejemplo, el fotograbado) se pueden usar para eliminar parte de la capa central 1100 para formar las cavidades. En la etapa 3, una primera vía 1102 y una segunda vía 1104 se proporcionan (por ejemplo, se forman) en la capa central 1100. De manera específica, una capa metálica se proporciona (por ejemplo, se forma) en la primera cavidad 1101 para formar la primera vía 1102, y se proporciona una capa metálica en la segunda cavidad 1103 para formar la segunda vía 1104. Diferentes implementaciones pueden proporcionar la capa metálica de manera diferente. En algunas implementaciones, un procedimiento de metalizado se usa para proporcionar la capa metálica en las cavidades. Como se muestra en la etapa 4 de la Figura 11A, una primera capa dieléctrica 1120 se proporciona sobre la primera superficie (por ejemplo, la superficie superior) de la capa central 1100. Una cavidad 1121 y una cavidad 1123 se proporcionan (por ejemplo, se forman) también en la primera capa dieléctrica 1120. Además, en la etapa 4, una segunda capa dieléctrica 1124 se proporciona sobre la segunda superficie (por ejemplo, la superficie inferior) de la capa central 1100. Una cavidad 1125 y una cavidad 1127 se proporcionan (por ejemplo, se forman) también en la segunda capa dieléctrica 1122.
El procedimiento también proporciona (en 1220) varias interconexiones en las capas dieléctricas para definir un inductor que se acopla a una vía en la capa central. En algunas implementaciones, proporcionar (por ejemplo, formar) una o más interconexiones incluye usar un procedimiento de metalizado para formar las capas metálicas en las capas dieléctricas. En algunas implementaciones, las interconexiones que define el inductor pueden incluir pistas, vías y/o almohadillas. Las etapas 3-12 ilustran ejemplos de proporcionar las interconexiones en las capas dieléctricas para definir un inductor.
Sustrato de Encapsulado Ilustrativo que Incluye un Inductor
Diferentes implementaciones pueden proporcionar inductores con diferentes formas y/o posiciones en un sustrato de encapsulado. La Figura 13 ilustra de manera conceptual un ejemplo de un sustrato de encapsulado que incluye un inductor que se desplaza de una vía (por ejemplo, un pin). De manera específica, la Figura 13 ilustra un sustrato de encapsulado 1300 que incluye una capa central 1302, una primera capa dieléctrica 1304 y una segunda capa dieléctrica 1306. En algunas implementaciones, la primera capa dieléctrica 1304 puede incluir varias capas dieléctricas. De manera similar, en algunas implementaciones, la segunda capa dieléctrica 1306 puede incluir varias capas dieléctricas.
La capa central 1302 incluye una primera vía 1320 y una segunda vía 1330. En algunas implementaciones, la primera vía 1320 y/o la segunda vía 1330 pueden ser un pin. La primera capa dieléctrica 1304 incluye un primer conjunto de interconexiones 1314, un primer inductor 1322, una primera almohadilla 1324, un segundo inductor 1332 y una segunda almohadilla 1334. La segunda capa dieléctrica 1306 incluye un segundo conjunto de interconexiones 1316, un tercer conjunto de interconexiones 1326 y un cuarto conjunto de interconexiones 1336. Como se muestra en la Figura 13, el segundo inductor 1332 se desplaza (por ejemplo, se desplaza verticalmente) desde la segunda vía 1330.
El primer inductor 1322 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el primer inductor 1322. Una primera porción (por ejemplo, la porción superior) del primer inductor 1322 se acopla a una primera porción (por ejemplo, la porción inferior) de la primera vía 1320. Una segunda porción (por ejemplo, la porción inferior) del primer inductor 1322 se acopla a la primera almohadilla 1324. En algunas implementaciones, la primera almohadilla 1324 se configura para acoplarse a un conjunto de bolas de soldadura. En algunas implementaciones, el primer inductor 1322 se configura de una manera tal que la impedancia de la primera almohadilla 1324 coincide o casi coincide con la impedancia de la interconexión de señales a la cual se acoplará la primera almohadilla 1324. En algunas implementaciones, una interconexión de señales puede incluir una de al menos una vía (por ejemplo, la primera vía 1320) en la capa central 1302 y/o un conjunto de interconexiones (por ejemplo, el cuarto conjunto de interconexiones 1336) en la segunda capa dieléctrica 1306. En algunas implementaciones, la interconexión de señales puede incluir el inductor 1322 y/o el inductor 1332. En algunas implementaciones, una interconexión puede incluir una pista.
En algunas implementaciones, hacer coincidir la impedancia o reducir la diferencia entre la impedancia de una interconexión de señales y la(las) almohadilla(s) proporciona un mejor rendimiento de la señal. Por ejemplo, hacer coincidir la impedancia o reducir la diferencia de impedancia reduce la pérdida de señal y/o la degradación de la señal entre la almohadilla y la interconexión de señales, proporcionando de esta manera un mejor rendimiento de señal para el sustrato de encapsulado.
Una segunda porción (por ejemplo, la porción superior) de la primera vía 1320 se acopla al tercer conjunto de interconexiones 1326. El tercer conjunto de interconexiones 1326 se ubica en la segunda capa dieléctrica 1306. El tercer conjunto de interconexiones 1326 puede incluir pistas y/o vías.
El segundo inductor 1332 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el segundo inductor 1332. Una primera porción (por ejemplo, la porción superior) del segundo inductor 1332 se acopla a una primera porción (por ejemplo, la porción inferior) de la segunda vía 1330. Una segunda porción (por ejemplo, la porción inferior) del segundo inductor 1332 se acopla a la segunda almohadilla 1334. En algunas implementaciones, la segunda almohadilla 1334 se configura para acoplarse a un conjunto de bolas de soldadura. En algunas implementaciones, el segundo inductor 1332 se configura de una manera tal que la impedancia de la segunda almohadilla 1334 coincide o casi coincide con la impedancia de la interconexión de señales a la que se acoplará la segunda almohadilla 1334.
Una segunda porción (por ejemplo, la porción superior) de la segunda vía 1330 se acopla al cuarto conjunto de interconexiones 1336. El cuarto conjunto de interconexiones 1336 se ubica en la segunda capa dieléctrica 1306. El cuarto conjunto de interconexiones 1336 puede incluir pistas y/o vías.
La Figura 14 ilustra de manera conceptual un ejemplo de un sustrato de encapsulado que incluye un inductor que puede producir un campo magnético lateral, donde el inductor se desplaza desde una vía (por ejemplo, un pin). De manera específica, la Figura 14 ilustra un sustrato de encapsulado 1400 que incluye una capa central 1402, una primera capa dieléctrica 1404 y una segunda capa dieléctrica 1406. En algunas implementaciones, la primera capa dieléctrica 1404 puede incluir varias capas dieléctricas. De manera similar, en algunas implementaciones, la segunda capa dieléctrica 1406 puede incluir varias capas dieléctricas.
La capa central 1402 incluye una primera vía 1420 y una segunda vía 1430. En algunas implementaciones, la primera vía 1420 y/o la segunda vía 1430 pueden ser un pin. La primera capa dieléctrica 1404 incluye un primer conjunto de interconexiones 1414, un primer inductor 1422, una primera almohadilla 1424, un segundo inductor 1432 y una segunda almohadilla 1434. La segunda capa dieléctrica 1406 incluye un segundo conjunto de interconexiones 1416, un tercer conjunto de interconexiones 1426 y un cuarto conjunto de interconexiones 1436. Como se muestra en la Figura 14, el segundo inductor 1432 se desplaza (por ejemplo, se desplaza verticalmente) desde la segunda vía 1430.
El primer inductor 1422 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el primer inductor 1422. Una primera porción (por ejemplo, la porción superior) del primer inductor 1422 se acopla a una primera porción (por ejemplo, la porción inferior) de la primera vía 1420. Una segunda porción (por ejemplo, la porción inferior) del primer inductor 1422 se acopla a la primera almohadilla 1424. En algunas implementaciones, la primera almohadilla 1424 se configura para acoplarse a un conjunto de bolas de soldadura. En algunas implementaciones, el primer inductor 1422 se configura de una manera tal que la impedancia de la primera almohadilla 1424 coincide o casi coincide con la impedancia de la interconexión de señales a la cual se acoplará la primera almohadilla 1424. En algunas implementaciones, una interconexión de señales puede incluir una de al menos una vía (por ejemplo, la primera vía 1420) en la capa central 1402 y/o un conjunto de interconexiones (por ejemplo, el cuarto conjunto de interconexiones 1436) en la segunda capa dieléctrica 1406. En algunas implementaciones, la interconexión de señales puede incluir el inductor 1422 y/o el inductor 1432. En algunas implementaciones, una interconexión puede incluir una pista. El primer inductor 1422 se puede configurar para proporcionar un campo magnético que atraviesa lateralmente el sustrato de encapsulado 1400.
En algunas implementaciones, hacer coincidir la impedancia o reducir la diferencia entre la impedancia de la interconexión de señales y las almohadillas proporciona un mejor rendimiento de la señal. Por ejemplo, hacer coincidir la impedancia o reducir la diferencia de impedancia reduce la pérdida de señal y/o la degradación de la señal entre la almohadilla y la interconexión de señales, proporcionando de esta manera un mejor rendimiento de la señal para el sustrato de encapsulado.
Una segunda porción (por ejemplo, la porción superior) de la primera vía 1420 se acopla al tercer conjunto de interconexiones 1426. El tercer conjunto de interconexiones 1426 se ubica en la segunda capa dieléctrica 1406. El tercer conjunto de interconexiones 1426 puede incluir pistas y/o vías.
El segundo inductor 1432 incluye varias interconexiones (por ejemplo, pistas, vías, almohadillas), las cuales se configuran para proporcionar un conjunto de devanados para el segundo inductor 1432. Una primera porción (por ejemplo, la porción superior) del segundo inductor 1432 se acopla a una primera porción (por ejemplo, la porción inferior) de la segunda vía 1430. Una segunda porción (por ejemplo, la porción inferior) del segundo inductor 1432 se acopla a la segunda almohadilla 1434. En algunas implementaciones, la segunda almohadilla 1434 se configura para acoplarse a un conjunto de bolas de soldadura.
En algunas implementaciones, el segundo inductor 1432 se configura de una manera tal que la impedancia de la segunda almohadilla 1434 coincide o casi coincide con la impedancia de la interconexión de señales a la que se acoplará la segunda almohadilla 1434. El segundo inductor 1432 se puede configurar para proporcionar un campo magnético que atraviese lateralmente el sustrato de encapsulado 1400.
Una segunda porción (por ejemplo, la porción superior) de la segunda vía 1430 se acopla al cuarto conjunto de interconexiones 1436. El cuarto conjunto de interconexiones 1436 se ubica en la segunda capa dieléctrica 1406. El cuarto conjunto de interconexiones 1436 puede incluir pistas y/o vías.
Dispositivos Electrónicos Ilustrativos
La Figura 15 ilustra diversos dispositivos electrónicos que se pueden integrar con cualquiera de los dispositivos semiconductores mencionados anteriormente, un sustrato de encapsulado, un circuito integrado, un chip, un intercalador o un encapsulado. Por ejemplo, un teléfono móvil 1502, un ordenador portátil 1504 y un terminal de ubicación fija 1506 pueden incluir un circuito integrado (IC) 1500 como se describe en la presente memoria. El IC 1500 puede ser, por ejemplo, cualquiera de los circuitos integrados, chips o encapsulados descritos en la presente memoria. Los dispositivos 1502, 1504, 1506 ilustrados en la Figura 15 son simplemente ilustrativos. Otros dispositivos electrónicos también pueden contener el IC 1500, incluyendo, entre otros, dispositivos móviles, unidades de sistemas de comunicación personal portátiles (PCS), unidades de datos portátiles tales como los asistentes digitales personales, dispositivos habilitados para GPS, dispositivos de navegación, cajas decodificadoras, reproductores de música, reproductores de vídeo, unidades de entretenimiento, unidades de datos de ubicación fija tales como los equipos de lectura de medidores, dispositivos de comunicación, teléfonos inteligentes, tabletas o cualquier otro dispositivo que almacene o recupere datos o instrucciones informáticas o cualquier combinación de los mismos.
Se debe señalar también que las Figuras 2, 3, 4, 5, 6, 7, 8, 9, 10, 11A-11D, 12, 13, 14 y/o 15 y su descripción correspondiente en la presente divulgación no se limitan a chips y/o a IC. En algunas implementaciones, las Figuras 2, 3, 4, 5, 6, 7, 8, 9, 10, 11A-11D, 12, 13, 14 y/o 15 y su descripción correspondiente se pueden usar para fabricar, crear, proporcionar y/o producir dispositivos integrados. En algunas, un dispositivo integrado puede incluir un encapsulado de chip, un sustrato de encapsulado, un circuito integrado (IC), una oblea, un dispositivo semiconductor y/o un intercalador.
La palabra "ilustrativo" se usa en la presente memoria para significar "que sirve como un ejemplo, caso o ilustración". Cualquier implementación o aspecto descritos en la presente memoria como "ilustrativo" no se debe interpretar necesariamente como preferente o ventajoso por encima de otros aspectos de la divulgación. Igualmente, el término "aspectos" no requiere que todos los aspectos de la divulgación incluyan la característica, ventaja o modo de operación divulgado. El término "acoplado" se usa en la presente memoria para referirse al acoplamiento directo o indirecto entre dos objetos. Por ejemplo, si el objeto A toca físicamente el objeto B, y el objeto B toca el objeto C, entonces los objetos A y C todavía se pueden considerar acoplados entre sí - incluso si no se tocan físicamente de manera directa entre sí.
También, se debe notar que las realizaciones se pueden describir como un procedimiento que se representa como un flujograma, un diagrama de flujo, un diagrama de estructura o un diagrama de bloques. Aunque un flujograma puede describir las operaciones como un procedimiento secuencial, muchas de las operaciones se pueden realizar en paralelo o de manera simultánea. Además, el orden de las operaciones se puede reorganizar. Un procedimiento se termina cuando sus operaciones se completan.

Claims (15)

REIVINDICACIONES
1. Un sustrato de encapsulado para un circuito integrado, comprendiendo el sustrato de encapsulado:
una capa central (602; 1100) que comprende una primera superficie y una segunda superficie;
una primera vía (620; 1102) ubicada en la capa central;
una primera capa dieléctrica (604; 1124) acoplada a la primera superficie de la capa central;
caracterizada por
un primer inductor (622; 710; 800; 900; 1002; 1180) dentro de la primera capa dieléctrica, el primer inductor acoplado a la primera vía en la capa central, comprendiendo el primer inductor un primer conjunto de interconexiones configurado para operar como un primer devanado en espiral para el primer inductor, en el que el primer inductor se orienta dentro de la primera capa dieléctrica de manera que genera un primer campo magnético que atraviesa lateralmente el sustrato de encapsulado en una primera dirección; una segunda vía (630; 1104) ubicada en la capa central; y
un segundo inductor (234; 310; 632; 710; 802; 902; 1012; 1182) dentro de la primera capa dieléctrica, el segundo inductor acoplado a la segunda vía en la capa central, comprendiendo el segundo inductor un segundo conjunto de interconexiones configurado para operar como un segundo devanado en espiral para el segundo inductor, en el que el segundo inductor se orienta dentro de la primera capa dieléctrica de modo que genera un segundo campo magnético que atraviesa lateralmente el sustrato de encapsulado en una segunda dirección, en el que una cantidad del acoplamiento magnético entre el primer y el segundo inductor se basa en la primera y en la segunda dirección.
2. El sustrato de encapsulado de la reivindicación 1, que comprende además una primera almohadilla acoplada al primer inductor, en el que la primera almohadilla se configura para acoplarse a una bola de soldadura.
3. El sustrato de encapsulado de la reivindicación 2, en el que el primer inductor se configura para proporcionar una diferencia de impedancia entre la primera almohadilla y una interconexión de señales de 2,5 ohmios o menos.
4. El sustrato de encapsulado de la reivindicación 1, en el que el primer inductor comprende además un primer conjunto de vías.
5. El sustrato de encapsulado de la reivindicación 1, en el que el primer inductor se coloca en la primera capa dieléctrica de manera que el primer campo magnético que se genera por el primer inductor afecta una impedancia de una almohadilla acoplada al segundo inductor.
6. El sustrato de encapsulado de la reivindicación 1, en el que el primer inductor se coloca en la primera capa dieléctrica de manera que el primer campo magnético generado por el primer inductor amplifica el segundo campo magnético generado por el segundo inductor.
7. El sustrato de encapsulado de la reivindicación 1, que comprende, además:
una segunda capa dieléctrica acoplada a la segunda superficie de la capa central; y
un conjunto de interconexiones en la segunda capa dieléctrica, el conjunto de interconexiones acoplado a la primera vía en la capa central.
8. El sustrato de encapsulado de la reivindicación 1, en el que el sustrato de encapsulado se incorpora en un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un teléfono inteligente, un asistente digital personal, un terminal de ubicación fija, una tableta y/o un ordenador portátil.
9. Un procedimiento para fabricar un sustrato de encapsulado para un circuito integrado, comprendiendo el sustrato de encapsulado:
formar (1205) una capa central que comprende una primera superficie y una segunda superficie;
formar (1210) una primera vía en la capa central;
formar (1210) una segunda vía en la capa central;
formar (1215) una primera capa dieléctrica sobre la primera superficie de la capa central; caracterizado por formar (1220) un primer inductor dentro de la primera capa dieléctrica de manera que el primer inductor se acopla a la primera vía en la capa central, comprendiendo el primer inductor un primer conjunto de interconexiones configurado para operar como un primer devanado en espiral para el primer inductor, en el que el primer inductor se forma de manera que el primer inductor se orienta dentro de la primera capa dieléctrica de manera que genera un primer campo magnético que atraviesa lateralmente el sustrato de encapsulado en una primera dirección; y formar (1220) un segundo inductor orientado verticalmente dentro de la primera capa dieléctrica de manera que el segundo inductor se acopla a la segunda vía en la capa central, comprendiendo el segundo inductor un segundo conjunto de interconexiones configurado para operar como un segundo devanado en espiral para el segundo inductor, en el que el segundo inductor se forma de manera que el segundo inductor se orienta dentro de la primera capa dieléctrica de manera que genera un segundo campo magnético que atraviesa lateralmente el sustrato de encapsulado en una segunda dirección, en el que una cantidad del acoplamiento magnético entre el primer y el segundo inductor se basa en la primera y en la segunda dirección.
10. El procedimiento de la reivindicación 9, que comprende además formar una primera almohadilla de manera que la primera almohadilla se acopla al primer inductor, en el que la primera almohadilla se configura para acoplarse a una bola de soldadura.
11. El procedimiento de la reivindicación 9, en el que formar el primer inductor comprende además formar un primer conjunto de vías.
12. El procedimiento de la reivindicación 9, en el que el primer inductor se coloca en la primera capa dieléctrica de manera que el primer campo magnético que se genera por el primer inductor afecta una impedancia de una almohadilla acoplada al segundo inductor.
13. El procedimiento de la reivindicación 9, en el que el primer inductor se coloca en la primera capa dieléctrica de manera que el primer campo magnético generado por el primer inductor amplifica el segundo campo magnético generado por el segundo inductor.
14. El procedimiento de la reivindicación 9, que comprende, además:
formar una segunda capa dieléctrica acoplada a la segunda superficie de la capa central; y
formar un conjunto de interconexiones en la segunda capa dieléctrica, el conjunto de interconexiones acoplado a la primera vía en la capa central.
15. El procedimiento de la reivindicación 9, en el que el sustrato de encapsulado se incorpora en un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un teléfono inteligente, un asistente digital personal, un terminal de ubicación fija, una tableta y/o un ordenador portátil.
ES15715112T 2014-03-28 2015-03-27 Inductor incorporado en un sustrato de encapsulado Active ES2895077T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/229,367 US10008316B2 (en) 2014-03-28 2014-03-28 Inductor embedded in a package substrate
PCT/US2015/023129 WO2015148996A1 (en) 2014-03-28 2015-03-27 Inductor embedded in a package subtrate

Publications (1)

Publication Number Publication Date
ES2895077T3 true ES2895077T3 (es) 2022-02-17

Family

ID=52815380

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15715112T Active ES2895077T3 (es) 2014-03-28 2015-03-27 Inductor incorporado en un sustrato de encapsulado

Country Status (7)

Country Link
US (1) US10008316B2 (es)
EP (1) EP3123508B1 (es)
JP (1) JP6502378B2 (es)
KR (1) KR101971195B1 (es)
CN (1) CN106133904B (es)
ES (1) ES2895077T3 (es)
WO (1) WO2015148996A1 (es)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
EP3257079A4 (en) 2015-02-11 2018-11-21 Chaoyang Semiconductor Jiangyin Technology Co., Ltd. Switched power stage with integrated passive components
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
WO2017116832A1 (en) * 2015-12-31 2017-07-06 Intel Corporation Micro coil apparatus for inductive compensation in packages and pcb for assemblies with blind and buried vias
US9859357B1 (en) * 2016-07-14 2018-01-02 International Business Machines Corporation Magnetic inductor stacks with multilayer isolation layers
US10283249B2 (en) 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
US10923417B2 (en) 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US11158448B2 (en) 2018-06-14 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging layer inductor
KR102678311B1 (ko) * 2018-08-30 2024-06-25 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US11640968B2 (en) * 2018-11-06 2023-05-02 Texas Instruments Incorporated Inductor on microelectronic die
CN113284880A (zh) * 2021-04-01 2021-08-20 日月光半导体制造股份有限公司 基板内连线结构
EP4093164A1 (en) * 2021-05-18 2022-11-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with magnetic element, magnetic inlay, and manufacturing method
CN117059600A (zh) * 2022-05-06 2023-11-14 华为技术有限公司 基板、封装结构及电子设备
US12518908B2 (en) * 2024-01-31 2026-01-06 Avago Technologies International Sales Pte. Limited Systems and methods for integrating inductors within printed circuit boards

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757295A (en) * 1987-09-16 1988-07-12 Avco Research Laboratory, Inc. Transmission line pulsed transformer
JPH06151185A (ja) * 1992-11-09 1994-05-31 Matsushita Electric Works Ltd 平面型インダクタンス素子
US6177732B1 (en) 1999-05-27 2001-01-23 Intel Corporation Multi-layer organic land grid array to minimize via inductance
JP2002100733A (ja) * 2000-09-21 2002-04-05 Nec Corp 高周波集積回路装置
US7253497B2 (en) 2003-07-02 2007-08-07 Lsi Corporation Integrated circuit with inductor having horizontal magnetic flux lines
TWI245592B (en) 2004-01-12 2005-12-11 Advanced Semiconductor Eng Circuit substrate
US7196607B2 (en) 2004-03-26 2007-03-27 Harris Corporation Embedded toroidal transformers in ceramic substrates
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
US20060220773A1 (en) * 2005-03-31 2006-10-05 Jun Su Spiral transformers and associated methods of operation
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
US7907043B2 (en) * 2005-11-30 2011-03-15 Ryutaro Mori Planar inductor
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US7649265B2 (en) 2006-09-29 2010-01-19 Intel Corporation Micro-via structure design for high performance integrated circuits
US8222714B2 (en) 2007-02-05 2012-07-17 Rambus Inc. Semiconductor package with embedded spiral inductor
TWI347616B (en) * 2007-03-22 2011-08-21 Ind Tech Res Inst Inductor devices
JP2008277485A (ja) * 2007-04-27 2008-11-13 Fuji Electric Device Technology Co Ltd トランスユニットおよび電力変換装置
US7733207B2 (en) * 2007-05-31 2010-06-08 Electronics And Telecommunications Research Institute Vertically formed inductor and electronic device having the same
JP2009055019A (ja) * 2007-07-30 2009-03-12 Renesas Technology Corp 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板
US20090085155A1 (en) 2007-09-28 2009-04-02 Bailey Mark J Method and apparatus for package-to-board impedance matching for high speed integrated circuits
WO2010035401A1 (ja) 2008-09-26 2010-04-01 パナソニック株式会社 電子デバイス及びその製造方法
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8384507B2 (en) 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors

Also Published As

Publication number Publication date
EP3123508A1 (en) 2017-02-01
CN106133904A (zh) 2016-11-16
CN106133904B (zh) 2020-01-10
US20150279545A1 (en) 2015-10-01
JP6502378B2 (ja) 2019-04-17
KR20160138411A (ko) 2016-12-05
US10008316B2 (en) 2018-06-26
EP3123508B1 (en) 2021-09-29
WO2015148996A1 (en) 2015-10-01
JP2017511602A (ja) 2017-04-20
KR101971195B1 (ko) 2019-08-13

Similar Documents

Publication Publication Date Title
ES2895077T3 (es) Inductor incorporado en un sustrato de encapsulado
CA2937552C (en) Integrated device comprising stacked dies on redistribution layers
KR102052294B1 (ko) 수동 부품용 중첩체 기판을 구비한 다이 패키지
ES2778872T3 (es) Estructura de inductor acoplada en sustrato
ES2877771T3 (es) Sustrato que comprende pilas de interconexiones, interconexión sobre la capa protectora contra soldadura e interconexión sobre la porción lateral del sustrato
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
ES2864881T3 (es) Inductor con factor de alta calidad implementado en empaquetado a nivel de oblea (WLP)
US20160095221A1 (en) Integration of electronic elements on the backside of a semiconductor die
CN107004612B (zh) 在基板与管芯之间包括光敏填料的集成器件封装
CN104969346A (zh) 用于磁致伸缩式随机存取存储器(mram)的小形状因子磁屏蔽
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
KR20240005699A (ko) 다중 다이 상호연결
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
US9202789B2 (en) Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
US20160315024A1 (en) Mechanical handling support for thin cores using photo-patternable material
US20150115403A1 (en) Toroid inductor in an integrated device
US20250316575A1 (en) Die-first metallization structure and substrate interposer hybrid package
US20250125244A1 (en) Interposer connection structures based on wire bonding
US20250125234A1 (en) Interposer connection structures based on wire bonding