CN113284880A - 基板内连线结构 - Google Patents
基板内连线结构 Download PDFInfo
- Publication number
- CN113284880A CN113284880A CN202110357599.4A CN202110357599A CN113284880A CN 113284880 A CN113284880 A CN 113284880A CN 202110357599 A CN202110357599 A CN 202110357599A CN 113284880 A CN113284880 A CN 113284880A
- Authority
- CN
- China
- Prior art keywords
- pad
- trace
- interconnect structure
- spiral
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明的实施例提供了一种基板内连线结构,包括第一接垫、第一迹线、螺旋电感器和第一通孔,螺旋电感器的第一端部连接第一迹线,螺旋电感器的第二端部借由第一通孔电性连接第一接垫,其中螺旋电感器的在第一接垫上的投影位于第一接垫内。本发明的目的在于提供一种基板内连线结构,以提高其电性效果。
Description
技术领域
本发明的实施例涉及基板内连线结构。
背景技术
阻抗匹配(Impedance matching)主要用于传输线,是指电子传输能量在传输时要求负载阻抗要和传输线的特性阻抗相当,如果两者不相等,就是阻抗不匹配,当阻抗不匹配时,讯号传递能量就会产生反弹,造成讯号强度衰减,使原本良好的质量方波讯号出现异常变形,进而产生噪声而影响讯号传输质量。
发明内容
针对相关技术中存在的问题,本发明的目的在于提供一种基板内连线结构,以提高其电性效果。
为实现上述目的,本发明的实施例提供了一种基板内连线结构,包括第一接垫、第一迹线、螺旋电感器和第一通孔,螺旋电感器的第一端部连接第一迹线,螺旋电感器的第二端部借由第一通孔电性连接第一接垫,其中螺旋电感器的在第一接垫上的投影位于第一接垫内。
在一些实施例中,第一通孔由镭射工艺制成。
在一些实施例中,螺旋电感器的绕圈圈数小于一圈,且螺旋角度为300度。
在一些实施例中,还包括:位于第一通孔上的第二接垫,第二端部直接连接第二接垫,第二接垫为镭射通孔接垫,第一接垫为核心通孔接垫或球接垫。
在一些实施例中,第二接垫和第一接垫在俯视图中具有相似的形状。
在一些实施例中,还包括:第一接地层,设置在第一迹线和螺旋电感器周围,第一接地层与第一迹线和螺旋电感器相距固定的距离。
在一些实施例中,还包括:复数个接地通孔,开设于第一接地层,每个接地通孔的中心与螺旋传感器的中心相距距离R。
在一些实施例中,还包括:介电层,覆盖第一接地层、第一迹线、螺旋传感器、第一通孔和第一接垫,介电层填入第一接地层与第一迹线、螺旋传感器之间的空隙。
在一些实施例中,螺旋传感器的中心位于第一接垫的中心的正上方。
在一些实施例中,还包括:第二通孔,位于第一接垫下方并连接至第一接垫。
在一些实施例中,螺旋传感器的直径小于第一接垫的直径。
在一些实施例中,螺旋传感器由第二迹线环绕而成,第一端部和第二端部为第二迹线的两端。
本申请的实施例还提供一种基板内连线结构,包括第一接垫、第一迹线、螺旋电感器和第一通孔,螺旋电感器的第一端部连接第一迹线,螺旋电感器的第二端部借由第一通孔电性连接第一接垫,基板内连线结构还包括复数个接地通孔,每个接地通孔的中心与螺旋传感器的中心相距距离R。
在一些实施例中,还包括:第一接地层,设置在第一迹线和螺旋电感器周围,第一接地层与第一迹线和螺旋电感器相距固定的距离。
在一些实施例中,复数个接地通孔开设于第一接地层。
在一些实施例中,还包括:介电层,覆盖复数个接地通孔、第一接地层、第一迹线、螺旋传感器、第一通孔和第一接垫,介电层填入第一接地层与第一迹线、之间的空隙。
在一些实施例中,第一接地层与第一迹线和螺旋电感器位于同一平面内。
在一些实施例中,还包括:第二接地层,位于第一接垫旁边并与第一接垫位于同一平面内,第一接地层和第二接地层平行。
在一些实施例中,第一接地层为容纳螺旋传感器开设有第一孔,第二接地层为容纳第一接垫开设有第二孔,第一孔小于第二孔。
在一些实施例中,在俯视图中,螺旋传感器的边缘不超过第一接垫。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1A至图3B示出了根据现有技术的实施例的示意图。
图4A至图4C示出了根据本申请实施例的结构及电性的示意图。
具体实施方式
为更好的理解本申请实施例的精神,以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用,术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说,当结合数值使用时,术语可指代小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。举例来说,如果两个数值之间的差值小于或等于所述值的平均值的±10%(例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%),那么可认为所述两个数值“大体上”相同。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本申请以特定的方向建构或操作。
另外,有时在本文中以范围格式呈现量、比率和其它数值。应理解,此类范围格式是用于便利及简洁起见,且应灵活地理解,不仅包含明确地指定为范围限制的数值,而且包含涵盖于所述范围内的所有个别数值或子范围,如同明确地指定每一数值及子范围一般。
再者,为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
如图1A所示的俯视图,在基板传输线中,由于接垫10【例如,核心通孔接垫(corevia pad)】的半径R1(例如,125μm)大于迹线(trace)12的线宽W1(例如,20μm),故接垫10与迹线12的连接处会出现明显的阻抗差异(例如,50Ω→37Ω),在此阻抗不连续处会产生较大的反射损耗。参考图1B,使用时域反射计(Time Domain Refletometry,TDR)模拟了此连接处的阻抗变化。
由如下特性阻抗(Z0)公式
,如图2A所示的截面图及图2B所示的立体图,现行用以补偿核心通孔接垫10阻抗的方法为降低接垫电容性(C)而使其阻抗上升,其中降低电容性的方法是在接垫10上层形成孔洞(Void)结构20(将虚线框A所示的部分去除),然而,接垫10上的孔洞结构20最多仅能堆叠2层,堆叠越多则补偿阻抗的效益会明显变低,故特性阻抗难以借由堆叠孔洞补偿到目标值(例如,50Ω);再者,孔洞结构20必须去除接垫10上方的金属层,如此会影响电源层/接地层的完整性,且大大减少走线面积。图2C示出了设置两层孔洞结构20后连接处的阻抗变化。
如图3A所示的俯视图及图3B所示的立体图,现有技术还提出在接垫10的同一层(核心层)环绕“弧形迹线(arc trace)”结构30,弧形迹线结构30通过提升接垫10的电感性使其阻抗上升,如同串联螺旋的电感器。然而,核心层线路成形为盖孔(tenting)制程,线路的线宽/线距(L/S)通常较大(例如,一般为50/50μm,核心层上方的叠层的L/S通常为15/15μm),因此要达到需求的电感值时需要绕线的长度较长,当频率上升至一定程度后其传输线的效应将无法被忽略,反而造成明显的传输与反射损耗。
参见图4A所示的俯视图及图4B所示的立体图,本申请提供一种适用于阻抗匹配的电路设计,由于第一接垫40(核心通孔接垫)的高电容特性导致其阻抗过低,因此在其上串联螺旋电感器42以增加其电感性而达到提高特性阻抗的目的,其螺旋电感器42设置于与第一接垫40直接连接的第二接垫44【镭射通孔接垫,位于核心层的上方的叠层(其L/S通常为15/15μm)】旁,第二接垫44通过第一通孔46(镭射通孔)与第一接垫40电连接。螺旋电感器42的第一端部连接第一迹线48,螺旋电感器42的第二端部连接第二接垫44。螺旋电感器42在俯视图中不超过第一接垫40,避免因频率升高而出现的不连续性;此外,螺旋电感器42可进一步与第一通孔46设计结合,经过适当的距离设计,以使整体阻抗达到一致的要求。图4C示出了本申请的连接处的阻抗变化。
本申请将螺旋电感器42设计在第一接垫40所在的核心层上方的叠层中,其L/S设计为小于15/15μm,因线宽较细可以以较短的线长达到需要的电感值。将螺旋电感器42设计于此叠层中时,将螺旋电感器42直接设计于第一接垫40正上方围绕着第二接垫44为最佳设计。螺旋电感器42与第二接垫44不需要再经过一段线路连接,设计的电感直接串联第二接垫44补偿其电容效应有最好的电性效果。
当本申请的螺旋电感器42补偿第一接垫40电容效应后,其与第二通孔(核心通孔)49本身的阻抗不连续变得更明显,因此本申请还提供了复数个接地(GND)通孔50来设计第二通孔(核心通孔)49本身的阻抗来达到阻抗匹配。讯号传输为差动对(differentialpair)时,至少需要两个接地(GND)通孔50。接地(GND)通孔50的位置需透过仿真设计,以2-6个的实施例为主,接地(GND)通孔50太多(例如,多于6个),为达到同样的阻抗值,需拉大讯号第二通孔(核心通孔)49与接地(GND)通孔50之间的距离,会占据核心层的设计空间。
本发明的实施例提供了一种基板内连线结构400,包括第一接垫40、第一迹线48、螺旋电感器42和第一通孔46,螺旋电感器42的第一端部连接第一迹线48,螺旋电感器42的第二端部借由第一通孔46电性连接第一接垫40,其中螺旋电感器42的在第一接垫40上的投影位于第一接垫40内。在一些实施例中,第一通孔46由镭射工艺制成。在一些实施例中,螺旋电感器42的绕圈圈数小于一圈,且螺旋角度为300度。在一些实施例中,还包括:位于第一通孔46上的第二接垫44,第二端部直接连接第二接垫44,第二接垫44为镭射通孔接垫,第一接垫40为核心通孔接垫或球接垫(第一接垫40也可实施为如图2A所示的球接垫21)。在一些实施例中,还包括:第一接地层52(螺旋电感器42所位于的叠层),设置在第一迹线48和螺旋电感器42周围,第一接地层52与第一迹线48和螺旋电感器42相距固定的距离(小于15μm)。在一些实施例中,还包括:复数个接地通孔50,开设于第一接地层52,每个接地通孔50的中心与螺旋传感器的42中心相距距离R(参见图4A)。在一些实施例中,还包括:介电层(未示出),覆盖第一接地层52、第一迹线48、螺旋传感器42、第一通孔46和第一接垫40,介电层填入第一接地层52与第一迹线48、螺旋传感器42之间的空隙。在一些实施例中,螺旋传感器42的中心位于第一接垫40的中心的正上方。在一些实施例中,还包括:第二通孔49,位于第一接垫40下方并连接至第一接垫40。在一些实施例中,螺旋传感器42的直径小于第一接垫40的直径。在一些实施例中,螺旋传感器42由第二迹线环绕而成,第一端部和第二端部为第二迹线的两端。在一些实施例中,第二接垫44和第一接垫40在俯视图中具有相似的形状(例如但不限于,圆形)。
本申请的实施例还提供一种基板内连线结构400,包括第一接垫40、第一迹线48、螺旋电感器42和第一通孔46,螺旋电感器42的第一端部连接第一迹线48,螺旋电感器42的第二端部借由第一通孔46电性连接第一接垫40,基板内连线结构还包括复数个接地通孔50,每个接地通孔50的中心与螺旋传感器42的中心相距距离R。在一些实施例中,还包括:第一接地层52,设置在第一迹线48和螺旋电感器42周围,第一接地层52与第一迹线48和螺旋电感器42相距固定的距离。在一些实施例中,复数个接地通孔50开设于第一接地层52。在一些实施例中,第一接地层52与第一迹线48和螺旋电感器42位于同一平面内。在一些实施例中,还包括:第二接地层(核心层)54,位于第一接垫40旁边并与第一接垫40位于同一平面内,第一接地层52和第二接地层54平行。在一些实施例中,第一接地层52为容纳螺旋传感器42开设有第一孔,第二接地层54为容纳第一接垫42开设有第二孔,第一孔小于第二孔。在一些实施例中,在俯视图中,螺旋传感器42的边缘不超过第一接垫40。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (20)
1.一种基板内连线结构,其特征在于,包括第一接垫、第一迹线、螺旋电感器和第一通孔,所述螺旋电感器的第一端部连接第一迹线,所述螺旋电感器的第二端部借由所述第一通孔电性连接所述第一接垫,其中所述螺旋电感器的在所述第一接垫上的投影位于所述第一接垫内。
2.根据权利要求1所述的基板内连线结构,其特征在于,所述第一通孔由镭射工艺制成。
3.根据权利要求1所述的基板内连线结构,其特征在于,所述螺旋电感器的绕圈圈数小于一圈,且螺旋角度为300度。
4.根据权利要求1所述的基板内连线结构,其特征在于,还包括:
位于所述第一通孔上的第二接垫,所述第二端部直接连接所述第二接垫,所述第二接垫为镭射通孔接垫,所述第一接垫为核心通孔接垫或球接垫。
5.根据权利要求4所述的基板内连线结构,其特征在于,所述第二接垫和所述第一接垫在俯视图中具有相似的形状。
6.根据权利要求1所述的基板内连线结构,其特征在于,还包括:
第一接地层,设置在所述第一迹线和所述螺旋电感器周围,所述第一接地层与所述第一迹线和所述螺旋电感器相距固定的距离。
7.根据权利要求6所述的基板内连线结构,其特征在于,还包括:
复数个接地通孔,开设于所述第一接地层,每个所述接地通孔的中心与所述螺旋传感器的中心相距距离R。
8.根据权利要求1所述的基板内连线结构,其特征在于,还包括:
介电层,覆盖所述第一接地层、所述第一迹线、所述螺旋传感器、所述第一通孔和所述第一接垫,所述介电层填入所述第一接地层与所述第一迹线、所述螺旋传感器之间的空隙。
9.根据权利要求1所述的基板内连线结构,其特征在于,所述螺旋传感器的中心位于所述第一接垫的中心的正上方。
10.根据权利要求1所述的基板内连线结构,其特征在于,还包括:
第二通孔,位于所述第一接垫下方并连接至所述第一接垫。
11.根据权利要求1所述的基板内连线结构,其特征在于,所述螺旋传感器的直径小于所述第一接垫的直径。
12.根据权利要求1所述的基板内连线结构,其特征在于,所述螺旋传感器由第二迹线环绕而成,第一端部和第二端部为第二迹线的两端。
13.一种基板内连线结构,其特征在于,包括第一接垫、第一迹线、螺旋电感器和第一通孔,所述螺旋电感器的第一端部连接第一迹线,所述螺旋电感器的第二端部借由所述第一通孔电性连接所述第一接垫,
所述基板内连线结构还包括复数个接地通孔,每个所述接地通孔的中心与所述螺旋传感器的中心相距距离R。
14.根据权利要求13所述的基板内连线结构,其特征在于,还包括:
第一接地层,设置在所述第一迹线和所述螺旋电感器周围,所述第一接地层与所述第一迹线和所述螺旋电感器相距固定的距离。
15.根据权利要求14所述的基板内连线结构,其特征在于,所述复数个接地通孔开设于所述第一接地层。
16.根据权利要求15所述的基板内连线结构,其特征在于,还包括:
介电层,覆盖所述复数个接地通孔、所述第一接地层、所述第一迹线、所述螺旋传感器、所述第一通孔和所述第一接垫,所述介电层填入所述第一接地层与所述第一迹线、所述之间的空隙。
17.根据权利要求14所述的基板内连线结构,其特征在于,所述第一接地层与所述第一迹线和所述螺旋电感器位于同一平面内。
18.根据权利要求14所述的基板内连线结构,其特征在于,还包括:
第二接地层,位于所述第一接垫旁边并与所述第一接垫位于同一平面内,所述第一接地层和所述第二接地层平行。
19.根据权利要求18所述的基板内连线结构,其特征在于,所述第一接地层为容纳所述螺旋传感器开设有第一孔,所述第二接地层为容纳所述第一接垫开设有第二孔,所述第一孔小于所述第二孔。
20.根据权利要求19所述的基板内连线结构,其特征在于,在俯视图中,所述螺旋传感器的边缘不超过所述第一接垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110357599.4A CN113284880A (zh) | 2021-04-01 | 2021-04-01 | 基板内连线结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110357599.4A CN113284880A (zh) | 2021-04-01 | 2021-04-01 | 基板内连线结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113284880A true CN113284880A (zh) | 2021-08-20 |
Family
ID=77276307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110357599.4A Pending CN113284880A (zh) | 2021-04-01 | 2021-04-01 | 基板内连线结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113284880A (zh) |
-
2021
- 2021-04-01 CN CN202110357599.4A patent/CN113284880A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9265149B2 (en) | Printed wiring board and method for manufacturing the same | |
EP1354502B1 (en) | High frequency printed circuit board via | |
CN107969065B (zh) | 一种印刷电路板 | |
JP5194440B2 (ja) | プリント配線基板 | |
US20070193775A1 (en) | Impedance matching via structure for high-speed printed circuit boards and method of determining same | |
US6765298B2 (en) | Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads | |
US20060044083A1 (en) | Circuit board and method for producing a circuit board | |
US9859603B2 (en) | Printed wiring board, electronic device, and wiring connection method | |
US7197818B2 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
US9980370B2 (en) | Printed circuit board having a circular signal pad surrounded by a ground pad and at least one recess section disposed therebetween | |
JP2009055019A (ja) | 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板 | |
US20140048323A1 (en) | Wiring board | |
CN113284880A (zh) | 基板内连线结构 | |
JP2012129350A (ja) | 多層プリント基板 | |
JP6187011B2 (ja) | プリント回路基板 | |
US9899781B2 (en) | High speed communication jack | |
CN107360663B (zh) | 可选择对应接地层的电路板结构 | |
US10952313B1 (en) | Via impedance matching | |
KR102318866B1 (ko) | 접지된 고속 통신 잭 | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP2017183638A (ja) | 多層プリント配線板 | |
JP4570607B2 (ja) | 高周波モジュール用パッケージ | |
KR20180094873A (ko) | 고속 통신 잭 | |
JPH0448696A (ja) | 高周波プリント回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |