CN106133904A - 嵌入在封装基板中的电感器 - Google Patents

嵌入在封装基板中的电感器 Download PDF

Info

Publication number
CN106133904A
CN106133904A CN201580016458.9A CN201580016458A CN106133904A CN 106133904 A CN106133904 A CN 106133904A CN 201580016458 A CN201580016458 A CN 201580016458A CN 106133904 A CN106133904 A CN 106133904A
Authority
CN
China
Prior art keywords
inducer
hole
coupled
dielectric layer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580016458.9A
Other languages
English (en)
Other versions
CN106133904B (zh
Inventor
S·法泽尔波
C·D·裴恩特
R·D·莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106133904A publication Critical patent/CN106133904A/zh
Application granted granted Critical
Publication of CN106133904B publication Critical patent/CN106133904B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一些新颖特征涉及包括核心层、第一通孔、第一介电层、和第一电感器的封装基板。核心层包括第一表面和第二表面。第一通孔位于核心层中。第一介电层耦合至核心层的第一表面。第一电感器位于第一介电层中。第一电感器耦合到核心层中的第一通孔。第一电感器被配置成生成横向遍历封装基板的磁场。在一些实现中，封装基板还包括耦合到第一电感器的第一焊盘，其中第一焊盘被配置成耦合到焊球。在一些实现中，封装基板包括位于核心层中的第二通孔以及位于第一介电层中的第二电感器。

Description

嵌入在封装基板中的电感器
相关申请的交叉引用
本申请要求于2014年3月28日向美国专利商标局提交的美国非临时专利申请No.14/229,367的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
各种特征涉及嵌入在封装基板中的电感器。
背景技术
图1解说了常规集成封装100，其包括基板102、一组互连104、第一管芯106、第二管芯108、第一组焊球116、第二组焊球118、和第三组焊球120。该组互连104包括位于基板102内部的迹线和通孔。第一管芯106通过第一组焊球116耦合至基板102。第二管芯108通过第二组焊球118耦合至基板102。第三组焊球120耦合至基板102。第一管芯106和第二管芯108通过该组互连104耦合至第三组焊球120。通常，第三组焊球120耦合至印刷电路板(PCB)(未示出)。
常规的集成封装(诸如图1中描述的集成封装)具有某些限制和不利方面。例如，该组互连104可具有与第三组焊球120的阻抗值不匹配或不接近匹配的特定阻抗值。该阻抗值失配可导致信号损失或信号降级，这影响封装基板的总体性能并且最终影响包括该封装基板的集成器件的性能。当使用着陆焊盘而不是焊球时，可发生类似结果(例如，阻抗值失配)。
该阻抗值失配是由于该组互连104的尺寸与第三组焊球120的尺寸之间的尺寸差。一般而言，焊球比封装基板中的互连(例如，迹线、通孔)大得多。在该组互连104的尺寸与着陆焊盘的尺寸之间也存在类似尺寸差。
因此，需要具有低剖型但还占据尽可能小的台面空间的成本高效的集成封装。理想地，此类集成封装还将提供与管芯的较高密度连接。
概述
本文描述的各种特征、装置和方法提供了嵌入在封装基板中的电感器。
第一示例提供了包括核心层、第一通孔、第一介电层、和第一电感器的封装基板。核心层包括第一表面和第二表面。第一通孔位于核心层中。第一介电层耦合至核心层的第一表面。第一电感器位于第一介电层中。第一电感器耦合到核心层中的第一通孔。第一电感器被配置成生成横向遍历封装基板的磁场。
根据一方面，该封装基板包括耦合到第一电感器的第一焊盘，其中第一焊盘被配置成耦合到焊球。在一些实现中，第一电感器被配置成提供第一焊盘与信号互连之间的2.5欧姆或更小的阻抗差。
根据一方面，第一电感器包括第一组通孔以及第一组互连。
根据一方面，该封装基板包括位于核心层中的第二通孔以及在第一介电层中的第二电感器，其中第二电感器耦合到核心层中的第二通孔。在一些实现中，第一电感器位于第一介电层中以使得由该第一电感器生成的磁场影响耦合到第二电感器的焊盘的阻抗。在一些实现中，第一电感器位于第一介电层中以使得由该第一电感器生成的磁场放大由第二电感器生成的磁场。在一些实现中，第二电感器被配置成生成横向遍历封装基板的磁场。
根据一方面，该封装基板包括耦合到核心层的第二表面的第二介电层以及第二介电层中的一组互连，其中该组互连耦合到核心层中的通孔。
根据一方面，该封装基板被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供了一种装备，该装备包括具有第一表面和第二表面的核心层、位于该核心层中的第一通孔、耦合到核心层的第一表面的第一介电层、以及位于第一介电层中的第一电感器装置，该第一电感器装置耦合到核心层中的第一通孔，其中第一电感器装置被配置成生成横向遍历封装基板的磁场。
根据一方面，该装备包括耦合到第一电感器装置的第一焊盘，其中第一焊盘被配置成耦合到焊球。在一些实现中，第一电感器装置被配置成提供第一焊盘与信号互连之间的2.5欧姆或更小的阻抗差。
根据一方面，第一电感器装置包括第一组垂直互连装置、以及第一组横向互连装置。
根据一方面，该装备包括位于核心层中的第二通孔、以及在第一介电层中的第二电感器装置，其中第二电感器装置耦合到核心层中的第二通孔。在一些实现中，第一电感器装置位于第一介电层中以使得由该第一电感器装置生成的磁场影响耦合到第二电感器装置的焊盘的阻抗。在一些实现中，第一电感器装置位于第一介电层中以使得由该第一电感器装置生成的磁场放大由第二电感器装置生成的磁场。在一些实现中，第二电感器装置被配置成生成横向遍历封装基板的磁场。
根据一方面，该装备包括耦合到核心层的第二表面的第二介电层、以及第二介电层中的一组互连，其中该组互连耦合到核心层中的通孔。
根据一个方面，该装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于制造封装基板的方法。该方法形成包括第一表面和第二表面的核心层。该方法形成核心层中的第一通孔。该方法还形成耦合到核心层的第一表面的第一介电层。该方法还形成第一介电层中的第一电感器以使得第一电感器耦合到核心层中的第一通孔。第一电感器被配置成生成横向遍历封装基板的磁场。
根据一方面，该方法形成第一焊盘以使得第一焊盘耦合到第一电感器，其中第一焊盘被配置成耦合到焊球。在一些实现中，第一电感器被配置成提供第一焊盘与信号互连之间的2.5欧姆或更小的阻抗差。
根据一方面，形成第一电感器包括形成第一组通孔，以及形成第一组互连。
根据一方面，该方法形成位于核心层中的第二通孔，并且形成在第一介电层中的第二电感器，以使得第二电感器耦合到核心层中的第二通孔。在一些实现中，第一电感器位于第一介电层中以使得由该第一电感器生成的磁场影响耦合到第二电感器的焊盘的阻抗。在一些实现中，第一电感器位于第一介电层中以使得由该第一电感器生成的磁场放大由第二电感器生成的磁场。在一些实现中，第二电感器被配置成生成横向遍历封装基板的磁场。
根据一方面，该方法形成耦合到核心层的第二表面的第二介电层，形成在第二介电层中的一组互连，其中该组互连耦合到核心层中的通孔。
根据一方面，该封装基板被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规集成器件的剖视图。
图2解说了包括电感器的封装基板的示例。
图3解说了耦合到通孔的电感器的示例。
图4解说了由电感器生成的磁场的示例。
图5解说了耦合到通孔和焊盘的示例电感器的特写倾斜视图。
图6解说了包括电感器的封装基板的示例。
图7解说了耦合到通孔的电感器的示例。
图8解说了由电感器生成的磁场的示例。
图9解说了由电感器生成的磁场的示例。
图10解说了耦合到通孔和焊盘的示例电感器的倾斜视图。
图11A解说了用于提供/制造包括电感器的封装基板的示例性工序的一部分。
图11B解说了用于提供/制造包括电感器的封装基板的示例性工序的一部分。
图11C解说了用于提供/制造包括电感器的封装基板的示例性工序的一部分。
图11D解说了用于提供/制造包括电感器的封装基板的示例性工序的一部分。
图12解说了用于提供/制造包括电感器的封装基板的示例性工序的一部分。
图13解说了包括电感器的封装基板的示例。
图14解说了包括电感器的封装基板的示例。
图15解说了可集成本文描述的半导体器件、管芯、封装基板、集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖特征涉及包括核心层、第一通孔(例如，第一引脚)、第一电介质层、和第一电感器的封装基板。核心层包括第一表面和第二表面。第一通孔位于核心层中。第一介电层耦合至核心层的第一表面。第一电感器位于第一介电层中。第一电感器耦合到核心层中的第一通孔。第一电感器被配置成生成横向遍历封装基板的磁场。在一些实现中，封装基板还包括耦合到第一电感器的第一焊盘，其中第一焊盘被配置成耦合到焊球。在一些实现中，第一电感器包括第一组通孔、以及第一组互连。在一些实现中，封装基板包括位于核心层中的第二通孔(例如，第二引脚)、以及位于第一介电层中的第二电感器，其中第二电感器耦合到核心层中的第二通孔。在一些实现中，第一电感器位于第一介电层中以使得由该第一电感器生成的磁场影响耦合到第二电感器的焊盘的阻抗。
包括电感器的示例性封装基板
图2概念性地解说了包括电感器的封装基板的示例。具体而言，图2解说了包括核心层202、第一介电层204、和第二介电层206的封装基板200。在一些实现中，第一介电层204可包括若干介电层。类似地，在一些实现中，第二介电层206可包括若干介电层。
核心层202包括第一通孔220和第二通孔230。在一些实现中，第一通孔220和/或第二通孔230可以是引脚。第一介电层204包括第一组互连214、第一电感器222、第一焊盘224、第二电感器232、以及第二焊盘234。第二介电层206包括第二组互连216、第三组互连226、和第四组互连236。
第一电感器222包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第一电感器222的一组绕组。第一电感器222的第一部分(例如，顶部)耦合到第一通孔220的第一部分(例如，底部)。第一电感器222的第二部分(例如，底部)耦合到第一焊盘224。在一些实现中，第一焊盘224被配置成耦合到一组焊球。在一些实现中，第一电感器222以使得第一焊盘224的阻抗匹配或接近匹配第一焊盘224将耦合到的信号互连的阻抗的方式配置。在一些实现中，信号互连可包括至少以下各项中的一者：在核心层202中的通孔(例如，第一通孔220)和/或第二介电层206中的一组互连(例如，第四组互连236)。在一些实现中，信号互连可包括电感器222和/或电感器232。在一些实现中，互连可包括迹线。
在一些实现中，匹配阻抗或减小信号互连与(诸)焊盘的阻抗之间的差异提供更好的信号性能。例如，匹配阻抗或减小阻抗差减少了焊盘与信号互连之间的信号损失和/或信号降级，藉此提供了封装基板的更好的信号性能。
第一通孔220的第二部分(例如，顶部)耦合到第三组互连226。第三组互连226位于第二介电层206中。第三组互连226可包括迹线和/或通孔。
第二电感器232包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第二电感器232的一组绕组。第二电感器232的第一部分(例如，顶部)耦合到第二通孔230的第一部分(例如，底部)。第二电感器232的第二部分(例如，底部)耦合到第二焊盘234。在一些实现中，第二焊盘234被配置成耦合到一组焊球。在一些实现中，第二电感器232以使得第二焊盘234的阻抗匹配或接近匹配第二焊盘234将耦合到的信号互连的阻抗的方式配置。
第二通孔230的第二部分(例如，顶部)耦合到第四组互连236。第四组互连236位于第二介电层206中。第四组互连236可包括迹线和/或通孔。
图3解说了封装基板中的一组互连的特写视图，其中该组互连中的一些互连被配置成作为电感器操作。为了清楚起见，封装基板未在图3中示出。
图3解说了耦合到第一通孔304的第一迹线302。第一通孔304耦合至焊盘306。在一些实现中，第一迹线302、第一通孔304、和第一焊盘306位于封装基板(例如，封装基板200)的第一介电层(例如，介电层206)中。
第一焊盘306耦合至第一通孔308的第一部分(例如，顶部)。在一些实现中，第一通孔308是引脚。在一些实现中，第一通孔308位于封装基板的核心层(例如，核心层202)中。第一通孔308的第二部分(例如，底部)耦合到第一电感器310。在一些实现中，第一电感器310位于封装基板的第二介电层(例如，介电层204)中。
第一电感器310包括第二焊盘312、第二通孔313、第二迹线314、第三通孔315、第三迹线316、第四通孔317、第四迹线318、以及第五通孔319。第二焊盘312耦合至第一通孔308的第二部分。第二焊盘312也耦合至第二通孔313。第二通孔313耦合至第二迹线314。第二迹线314耦合至第三通孔315。第三通孔315耦合至第三迹线316。第三迹线316耦合至第四通孔317。第四通孔317耦合到第四迹线318。第四迹线318耦合至第五通孔319。第五通孔319耦合至第三焊盘320。在一些实现中，第三焊盘320被配置成耦合到焊球或另一焊盘(例如，来自着陆焊盘阵列的着陆焊盘)。
在一些实现中，第二焊盘312、第二通孔313、第二迹线314、第三通孔315、第三迹线316、第四通孔317、第四迹线318、和/或第五通孔319被配置成作为第一电感器310的螺旋绕组来操作。在一些实现中，第三焊盘320是第一电感器310的一部分。应注意，不同的实现可具有不同数目的迹线和/或通孔。电感器的不同配置将沿不同方向产生不同磁场。在一些实现中，由电感器生成的磁场的强度和/或方向将影响焊盘(例如，耦合到焊球的焊盘)或通孔(例如，引脚)的阻抗。在一些实现中，电感器耦合到信号互连。在一些实现中，信号互连可包括至少以下各项中的一者：通孔(例如，通孔308)、焊盘(例如，焊盘306)和/或迹线(例如，迹线302)。在一些实现中，信号互连可包括电感器。
图4解说了可由封装基板中的电感器生成的磁场的示例。如图4所示，电感器400生成垂直磁场。在一些实现中，电感器400类似于图2的电感器222和232和/或图3的电感器310。在一些实现中，垂直磁场帮助改进阻抗差(例如，减小焊盘与信号互连之间的阻抗差)。例如，在一些实现中，使用耦合到通孔和焊盘的电感器可将焊盘与信号互连之间的阻抗差减小至2.5欧姆或更小。在一些实现中，超额磁场谐振掉大焊盘造成的超额电场，从而导致焊盘具有更接近信号互连的阻抗的更高阻抗。
电感器的不同配置将产生不同的磁场。电感器的其它配置将以下将在图6-10中进一步描述。
图5解说了耦合到电感器的通孔的倾斜视图。为了清楚起见，未示出封装基板，但图5所示的电感器可以实现在封装基板中。如图5所示，第一通孔500耦合到第一电感器502。第一电感器502包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成作为第一电感器502的第一螺旋绕组操作。第一电感器502也耦合到第一焊盘504。第一焊盘504可被配置成耦合到焊球或来自着陆焊盘阵列的着陆焊盘。
包括生成横向磁场的电感器的示例性封装基板
电感器的不同配置将产生不同的磁场。在一些实现中，电感器可被配置成在封装基板中产生横向磁场(例如，横向遍历封装基板的磁场)，这可提供若干技术优点。
图6概念性地解说了包括可产生横向磁场的电感器的封装基板的示例。具体而言，图6解说了包括核心层602、第一介电层604、和第二介电层606的封装基板600。在一些实现中，第一介电层604可包括若干介电层。类似地，在一些实现中，第二介电层606可包括若干介电层。
核心层602包括第一通孔620和第二通孔630。在一些实现中，第一通孔620和/或第二通孔630可以是引脚。第一介电层604包括第一组互连614、第一电感器622、第一焊盘624、第二电感器632、以及第二焊盘634。第二介电层606包括第二组互连616、第三组互连626、和第四组互连636。
第一电感器622包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第一电感器622的一组绕组。第一电感器622的第一部分(例如，顶部)耦合到第一通孔620的第一部分(例如，底部)。第一电感器622的第二部分(例如，底部)耦合到第一焊盘624。在一些实现中，第一焊盘624被配置成耦合到一组焊球。在一些实现中，第一电感器622以使得第一焊盘624的阻抗匹配或接近匹配第一焊盘624将耦合到的信号互连的阻抗的方式配置。在一些实现中，信号互连可包括至少以下各项中的一者：在核心层602中的通孔(例如，第一通孔620)和/或在第二介电层606中的一组互连(例如，第四组互连636)。在一些实现中，信号互连可包括电感器622和/或电感器632。在一些实现中，互连可包括迹线。第一电感器622可被配置成提供横向遍历封装基板600的磁场。横向遍历封装基板的磁场的技术优点和/或益处将在图8-9中进一步描述。
在一些实现中，匹配阻抗或减小信号互连与焊盘的阻抗之间的差异提供了更好的信号性能。例如，匹配阻抗或减小阻抗差减少了焊盘与信号互连之间的信号损失和/或信号降级，藉此提供封装基板的更好的信号性能。
第一通孔620的第二部分(例如，顶部)耦合到第三组互连626。第三组互连626位于第二介电层606中。第三组互连626可包括迹线和/或通孔。
第二电感器632包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第二电感器632的一组绕组。第二电感器632的第一部分(例如，顶部)耦合到第二通孔630的第一部分(例如，底部)。第二电感器632的第二部分(例如，底部)耦合到第二焊盘634。在一些实现中，第二焊盘634被配置成耦合到一组焊球。
在一些实现中，第二电感器632以使得第二焊盘634的阻抗匹配或接近匹配第二焊盘634将耦合到的信号互连的阻抗的方式配置。第二电感器632可被配置成提供横向遍历封装基板600的磁场。如上所述，横向遍历封装基板的磁场的技术优点和/或益处将在图8-9中进一步描述。
第二通孔630的第二部分(例如，顶部)耦合到第四组互连636。第四组互连636位于第二介电层606中。第四组互连636可包括迹线和/或通孔。
图7解说了封装基板中的一组互连的特写视图，其中该组互连中的一些互连被配置成作为电感器操作。为了清楚起见，封装基板未在图7中示出。
图7解说了耦合到第一通孔704的第一迹线702。第一通孔704耦合至焊盘706。在一些实现中，第一迹线702、第一通孔704、和第一焊盘706位于封装基板(例如，封装基板600)的第一介电层(例如，介电层606)中。
第一焊盘706耦合至第一通孔708的第一部分(例如，顶部)。在一些实现中，第一通孔708是第一引脚。在一些实现中，第一通孔708位于封装基板的核心层(例如，核心层602)中。第一通孔708的第二部分(例如，底部)耦合到第一电感器710。在一些实现中，第一电感器710位于封装基板的第二介电层(例如，介电层604)中。
第一电感器710包括第二焊盘712、第二通孔713、第二迹线714、第三通孔715、第三迹线716、第四通孔717、第四迹线718、以及第五通孔719。第二焊盘712耦合至第一通孔708的第二部分。第二焊盘712也耦合至第二通孔713。第二通孔713耦合至第二迹线714。第二迹线714耦合至第三通孔715。第三通孔715耦合至第三迹线716。第三迹线716耦合至第四通孔717。第四通孔717耦合到第四迹线718。第四迹线718耦合至第五通孔719。第五通孔719耦合至第三焊盘720。在一些实现中，第三焊盘720被配置成耦合到焊球或另一焊盘(例如，来自着陆焊盘阵列的着陆焊盘)。
在一些实现中，第二焊盘712、第二通孔713、第二迹线714、第三通孔715、第三迹线716、第四通孔717、第四迹线718、和/或第五通孔719被配置成作为第一电感器710的螺旋绕组操作。在一些实现中，第三焊盘720是第一电感器710的一部分。应注意，不同的实现可具有不同数目的迹线和/或通孔。电感器的不同配置将沿不同方向产生不同磁场。在一些实现中，由电感器生成的磁场的强度和/或方向将影响焊盘(例如，耦合到焊球的焊盘)或通孔(例如，引脚)的阻抗。在一些实现中，电感器耦合到信号互连。在一些实现中，信号互连可包括至少以下各项中的一者：通孔(例如，通孔708)、焊盘(例如，焊盘706)和/或迹线(例如，迹线702)。在一些实现中，信号互连包括电感器。
图8解说了可由封装基板中的电感器生成的磁场的示例。如图8所示，第一电感器800生成横向遍历封装基板的横向磁场，而第二电感器802生成也横向遍历封装基板的磁场。在一些实现中，电感器800和802类似于图6的电感器622和632和/或图7的电感器710。在一些实现中，横向磁场帮助改进阻抗差(例如，减小焊盘与信号互连之间的阻抗差)。例如，在一些实现中，使用耦合到通孔和焊盘的电感器可将焊盘与信号互连之间的阻抗差减小至2.5欧姆或更小。
图8解说了第一电感器800被定位成使得由第一电感器800生成的磁场朝向第二电感器802。即，第一电感器800的第一磁场与第二电感器802的第二磁场对齐。在一些实现中，第二电感器802的磁场可由于第一电感器800的磁场的存在而被放大。在一些实现中，由于两个相邻电感器而导致的磁场放大可允许改进焊盘与信号互连的阻抗匹配，而不必制造不必要的大型电感器。由此，在具有由于两个或更多个对齐的电感器彼此相邻而导致的磁放大的情况下，两个或更多个小型电感器可产生等效于更大电感器的磁场，这可有助于焊盘与信号互连的阻抗匹配。在一些实现中，超额磁场谐振掉大焊盘造成的超额电场，从而导致焊盘具有更接近信号互连的阻抗的更高阻抗。在一些实现中，使电感器垂直取向(例如，像螺线管)创造横向磁场，这可增强不同电感器对的正极和负极的耦合(例如，磁耦合)。例如，第一电感器的正极可能已经增强了到第二电感器的负极的耦合。在一些实现中，使一个或多个电感器取向在相似或不同的方向上可导致不同电感器对(例如，毗邻电感器)彼此不具有磁耦合(例如，电场一个电感器与另一电感器的隔离)。例如，第一电感器可以被取向在特定方向上以使得对第二电感器具有极少或不具有影响(例如，无磁耦合)。
图9解说了可由封装基板中的电感器生成的对向磁场的示例。如图9所示，第一电感器900生成横向遍历封装基板的横向磁场，而第二电感器902生成也横向遍历封装基板的磁场。在一些实现中，电感器900和902类似于图6的电感器622和632、和/或图7的电感器710。在一些实现中，横向磁场帮助改进阻抗差(例如，减小焊盘与信号互连之间的阻抗差)。
图9解说了第一电感器800被定位成使得由第一电感器800生成的磁场的方向与第二电感器902的磁场的方向垂直。在一些实现中，第二电感器802的磁场可不受第一电感器800的磁场的存在所影响(例如，由于其间的正交性)，反之亦然。
图10解说了耦合到被配置成提供横向磁场的电感器的通孔的倾斜视图。为了清楚起见，未示出封装基板，但图10所示的电感器可以在封装基板中实现。如图10所示，第一通孔1000耦合到第一电感器1002。第一电感器1002包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成作为第一电感器1002的第一螺旋绕组操作。第一电感器1002被配置成生成横向遍历基板的磁场。第一电感器1002也耦合到第一焊盘1004。第一焊盘1004可被配置成耦合到焊球或来自着陆焊盘阵列的着陆焊盘。
如图10所示，第一电感器1002被定位成使得磁场朝向第二电感器1012。第二电感器1012耦合到第二通孔1010。第二电感器1012包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成作为第二电感器1012的第二螺旋绕组操作。在一些实现中，第二电感器1012被配置成生成横向遍历基板的磁场。第二电感器1012也耦合到第二焊盘1014。第二焊盘1014可被配置成耦合到焊球或来自着陆焊盘阵列的着陆焊盘。
用于提供包括电感器的封装基板的示例性工序
在一些实现中，提供包括电感器的封装基板包括若干工艺。图11A-11D解说了用于提供封装基板的示例性工序。在一些实现中，图11A-11D的工序可被用来提供/制造图2和/或6的封装基板、和/或本公开描述的其它封装基板。
应当注意，图11A-11D的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括电感器的封装基板的工序。
如图11A的阶段1中所示，提供核心层1100。在一些实现中，提供核心层1100可包括从供应商接收核心层或者制造核心层。不同实现可将不同材料用于核心层。
在阶段2，在核心层1100中形成第一空腔1101和第二空腔1103。不同实现可将不同工艺用于形成空腔。在一些实现中，可使用激光工艺和/或化学工艺(例如，光蚀刻)来移除核心层1100的一部分以形成空腔。
在阶段3，在核心层1100中提供(例如，形成)第一通孔1102和第二通孔1104。具体而言，在第一空腔1101中提供金属层以形成第一通孔1102，并且在第二空腔1103中提供金属层以形成第二通孔1104。不同的实现可不同地提供金属层。在一些实现中，使用镀敷工艺来在空腔中提供金属层。在一些实现中，第一通孔1102和/或第二通孔1104是引脚。
在阶段3，在核心层1100的第一表面(例如，顶表面)上提供第一金属层1110。第一金属层1110包括第一焊盘1110a和第二焊盘1110b。第一焊盘1110a耦合至第一通孔1102的第一部分(例如，顶部)。第二焊盘1110b耦合至第二通孔1104的第一部分(例如，顶部)。
另外，在阶段3，在核心层1110的第二表面(例如，底表面)上提供第二金属层1112。第二金属层1112包括第三焊盘1112a和第四焊盘1112b。第三焊盘1112a耦合至第一通孔1102的第二部分(例如，底部)。第四焊盘1112b耦合至第二通孔1104的第二部分(例如，底部)。在一些实现中，使用镀敷工艺来提供第一金属层1110和第二金属层1112。
在阶段4，在核心层1100的第一表面(例如，顶表面)上提供第一介电层1120。还在第一介电层1120中提供(例如，形成)空腔1121和空腔1123。另外，在阶段4，在核心层1100的第二表面(例如，底表面)上提供第二介电层1124。还在第二介电层1122中提供(例如，形成)空腔1125和空腔1127。
在阶段5，如图11B所示，在第一介电层1120上提供第一金属层1130。第一金属层1130包括第一迹线1130a、第二迹线1130b、第一通孔1130c、和第二通孔1130d。第一通孔1130c在空腔1121中形成，而第二通孔1130d在空腔1123中形成。另外，在阶段5，在第二介电层1122上提供第二金属层1132。第二金属层1132包括第一迹线1132a、第二迹线1132b、第一通孔1132c、和第二通孔1132d。第一通孔1132c在空腔1125中形成，而第二通孔1132d在空腔1127中形成。在一些实现中，使用镀敷工艺来提供第一金属层1130和第二金属层1132。
在阶段6，在第一介电层1120和第一金属层1110上提供介电层1134。另外，在阶段4，在第二介电层1122和第二金属层1112上提供介电层1136。还在该介电层1136中提供(例如，形成)空腔1137和空腔1139。
在阶段7，在介电层1134上提供第一金属层1140。另外，在阶段7，在该介电层1136上提供第二金属层1142。第二金属层1142包括第一迹线1142a、第二迹线1142b、第一通孔1142c、和第二通孔1142d。第一通孔1142c在空腔1137中形成，而第二通孔1142d在空腔1139中形成。在一些实现中，使用镀敷工艺来提供第一金属层1140和第二金属层1142。
在阶段8，如图11C所示，在介电层1134和第一金属层1140上提供介电层1144。另外，在阶段10，在介电层1136和第二金属层1142上提供介电层1146。还在该介电层1136中提供(例如，形成)空腔1147和空腔1149。
在阶段9，在介电层1144上提供第一金属层1150。另外，在阶段9，在该介电层1146上提供第二金属层1152。第二金属层1152包括第一迹线1152a、第二迹线1152b、第一通孔1152c和第二通孔1152d。第一通孔1152c在空腔1147中形成，而第二通孔1152d在空腔1149中形成。在一些实现中，使用镀敷工艺来提供第一金属层1150和第二金属层1152。
在阶段10，在介电层1144和第一金属层1150上提供介电层1154。另外，在阶段10，在介电层1146和第二金属层1152上提供介电层1156。还在该介电层1136中提供(例如，形成)空腔1157和空腔1159。
在阶段11，如图11D所示，在介电层1154上提供第一金属层1160。另外，在阶段11，在该介电层1156上提供第二金属层1162。第二金属层1162包括第一焊盘1162a、第二焊盘1162b、第一通孔1162c和第二通孔1162d。第一通孔1162c在空腔1157中形成，而第二通孔1162d在空腔1159中形成。在一些实现中，使用镀敷工艺来提供第一金属层1160和第二金属层1162。
在阶段12，在介电层1156和第二金属层1162上提供介电层1170。阶段12解说了封装基板的各介电层中的第一电感器1180。阶段12还解说了封装基板的各介电层中的第二电感器1182。在一些实现中，第一电感器1180和第二电感器1182是图2的电感器222和232、图3的电感器310、图6的电感器622和632、和/或图7的电感器710。
用于提供包括电感器的封装基板的示例性方法
在一些实现中，提供包括电感器的封装基板包括若干工艺。图12解说了用于提供封装基板的示例性方法。在一些实现中，图12的方法可被用于提供/制造图2和/或6的封装基板和/或本公开中所描述的其他封装基板。
应当注意，图12的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括电感器的封装基板的工序。
该方法(在1205)提供核心层。在一些实现中，提供核心层1100可包括从供应商接收核心层或者制造(例如，形成)核心层。不同实现可将不同材料用于核心层。图11A的阶段1解说了提供核心层的示例。
该方法(在1210)在核心层中提供至少一个通孔。在一些实现中，提供(例如，形成)至少一个通孔包括在核心层中形成空腔并且用金属层来填充该空腔以定义通孔。在一些实现中，使用镀敷工艺来在核心层中提供通孔。图11A的阶段2和3解说了在核心层中提供至少一个通孔的示例。如在阶段2示出的，在核心层1100中形成第一空腔1101和第二空腔1103。不同实现可将不同工艺用于形成空腔。在一些实现中，可使用激光工艺和/或化学工艺(例如，光蚀刻)来移除核心层1100的一部分以形成空腔。
在阶段3，在核心层1100中提供(例如，形成)第一通孔1102和第二通孔1104。具体而言，在第一空腔1101中提供(例如，形成)金属层以形成第一通孔1102，并且在第二空腔1103中提供金属层以形成第二通孔1104。不同的实现可不同地提供金属层。在一些实现中，使用镀敷工艺来在空腔中提供金属层。如在图11A的阶段4示出的，在核心层1100的第一表面(例如，顶表面)上提供第一介电层1120。还在第一介电层1120中提供(例如，形成)空腔1121和空腔1123。另外，在阶段4，在核心层1100的第二表面(例如，底表面)上提供第二介电层1124。还在第二介电层1122中提供(例如，形成)空腔1125和空腔1127。
该方法还(在1220)在各介电层中提供若干互连以定义耦合到核心层中的通孔的电感器。在一些实现中，提供(例如，形成)一个或多个互连包括使用镀覆工艺来在介电层中形成金属层。在一些实现中，定义电感器的互连可包括迹线、通孔和/或焊盘。阶段3-12解说了在介电层中提供互连以定义电感器的示例。
包括电感器的示例性封装基板
不同实现可以在封装基板中提供具有不同形状和/或位置的电感器。图13概念性地解说了包括偏离于通孔(例如，引脚)的电感器的封装基板的示例。具体而言，图13解说了包括核心层1302、第一介电层1304、和第二介电层1306的封装基板1300。在一些实现中，第一介电层1304可包括若干介电层。类似地，在一些实现中，第二介电层1306可包括若干介电层。
核心层1302包括第一通孔1320和第二通孔1330。在一些实现中，第一通孔1320和/或第二通孔1330可以是引脚。第一介电层1304包括第一组互连1314、第一电感器1322、第一焊盘1324、第二电感器1332、以及第二焊盘1334。第二介电层1306包括第二组互连1316、第三组互连1326、和第四组互连1336。如图13所示，第二电感器1332偏离于(例如，垂直偏离于)第二通孔1330。
第一电感器1322包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第一电感器1322的一组绕组。第一电感器1322的第一部分(例如，顶部)耦合到第一通孔1320的第一部分(例如，底部)。第一电感器1322的第二部分(例如，底部)耦合到第一焊盘1324。在一些实现中，第一焊盘1324被配置成耦合到一组焊球。在一些实现中，第一电感器1322以使得第一焊盘1324的阻抗匹配或接近匹配第一焊盘1324将耦合到的信号互连的阻抗的方式配置。在一些实现中，信号互连可包括至少以下各项中的一者：核心层1302中的通孔(例如，第一通孔1320)和/或第二介电层1306中的一组互连(例如，第四组互连1336)。在一些实现中，信号互连可包括电感器1322和/或电感器1332。在一些实现中，互连可包括迹线。
在一些实现中，匹配阻抗或减小信号互连和焊盘的阻抗之间的差异提供更好的信号性能。例如，匹配阻抗或减小阻抗差减少了焊盘与信号互连之间的信号损失和/或信号降级，藉此提供封装基板的更好的信号性能。
第一通孔1320的第二部分(例如，顶部)耦合到第三组互连1326。第三组互连1326位于第二介电层1306中。第三组互连1326可包括迹线和/或通孔。
第二电感器1332包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第二电感器1332的一组绕组。第二电感器1332的第一部分(例如，顶部)耦合到第二通孔1330的第一部分(例如，底部)。第二电感器1332的第二部分(例如，底部)耦合到第二焊盘1334。在一些实现中，第二焊盘1334被配置成耦合到一组焊球。在一些实现中，第二电感器1332以使得第二焊盘1334的阻抗匹配或接近匹配第二焊盘1334将耦合到的信号互连的阻抗的方式配置。
第二通孔1330的第二部分(例如，顶部)耦合到第四组互连1336。第四组互连1336位于第二介电层1306中。第四组互连1336可包括迹线和/或通孔。
图14概念性地解说了包括可产生横向磁场的电感器的封装基板的示例，其中该电感器偏离于通孔(例如，引脚)。具体而言，图14解说了包括核心层1402、第一介电层1404、和第二介电层1406的封装基板1400。在一些实现中，第一介电层1404可包括若干介电层。类似地，在一些实现中，第二介电层1406可包括若干介电层。
核心层1402包括第一通孔1420和第二通孔1430。在一些实现中，第一通孔1420和/或第二通孔1430可以是引脚。第一介电层1404包括第一组互连1414、第一电感器1422、第一焊盘1424、第二电感器1432、以及第二焊盘1434。第二介电层1406包括第二组互连1416、第三组互连1426、和第四组互连1436。如图14所示，第二电感器1432偏离于(例如，垂直偏离于)第二通孔1430。
第一电感器1422包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第一电感器1422的一组绕组。第一电感器1422的第一部分(例如，顶部)耦合到第一通孔1420的第一部分(例如，底部)。第一电感器1422的第二部分(例如，底部)耦合到第一焊盘1424。在一些实现中，第一焊盘1424被配置成耦合到一组焊球。在一些实现中，第一电感器1422以使得第一焊盘1424的阻抗匹配或接近匹配第一焊盘1424将耦合到的信号互连的阻抗的方式配置。在一些实现中，信号互连可包括至少以下各项中的一者：在核心层1402中的通孔(例如，第一通孔1420)和/或在第二介电层1406中的一组互连(例如，第四组互连1436)。在一些实现中，信号互连可包括电感器1422和/或电感器1432。在一些实现中，互连可包括迹线。第一电感器1422可被配置成提供横向遍历封装基板1400的磁场。
在一些实现中，匹配阻抗或减小信号互连和焊盘的阻抗之间的差异提供了更好的信号性能。例如，匹配阻抗或减小阻抗差减少了焊盘与信号互连之间的信号损失和/或信号降级，藉此提供封装基板的更好的信号性能。
第一通孔1420的第二部分(例如，顶部)耦合到第三组互连1426。第三组互连1426位于第二介电层1406中。第三组互连1426可包括迹线和/或通孔。
第二电感器1432包括若干互连(例如，迹线、通孔、焊盘)，这些互连被配置成提供第二电感器1432的一组绕组。第二电感器1432的第一部分(例如，顶部)耦合到第二通孔1430的第一部分(例如，底部)。第二电感器1432的第二部分(例如，底部)耦合到第二焊盘1434。在一些实现中，第二焊盘1434被配置成耦合到一组焊球。
在一些实现中，第二电感器1432以使得第二焊盘1434的阻抗匹配或接近匹配第二焊盘1434将耦合到的信号互连的阻抗的方式配置。第二电感器1432可被配置成提供横向遍历封装基板1400的磁场。
第二通孔1430的第二部分(例如，顶部)耦合到第四组互连1436。第四组互连1436位于第二介电层1406中。第四组互连1436可包括迹线和/或通孔。
示例性电子设备
图15解说了可集成有前述半导体器件、封装基板、集成电路、管芯、中介体或封装中的任一者的各种电子设备。例如，移动电话1502、膝上型计算机1504以及固定位置终端1506可包括如本文所述的集成电路(IC)1500。IC 1500可以是例如本文所述的集成电路、管芯或封装件中的任何一种。图15中所解说的设备1502、1504、1506仅是示例性的。其它电子设备也可以IC 1500为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
在图2、3、4、5、6、7、8、9、10、11A-11D、12、13、14和/或15中解说的一个或多个组件，步骤，特征和/或功能可被重新安排和/或组合成单个的组件，步骤，特征或功能，或可实施在若干组件，步骤或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、5、6、7、8、9、10、11A-11D、12、13、14和/或15及其相应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7、8、9、10、11A-11D、12、13、14和/或15及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，集成器件可以包括管芯封装、封装基板、集成电路(IC)、晶片、半导体器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文中所描述的本公开的各种方面可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (30)

1.一种封装基板，包括：
具有第一表面和第二表面的核心层；
位于所述核心层中的第一通孔；
耦合至所述核心层的所述第一表面的第一介电层；以及
位于所述第一介电层中的第一电感器，所述第一电感器耦合到所述核心层中的所述第一通孔，其中所述第一电感器被配置成生成横向遍历所述封装基板的磁场。
2.如权利要求1所述的封装基板，其特征在于，还包括耦合到所述第一电感器的第一焊盘，其中所述第一焊盘被配置成耦合到焊球。
3.如权利要求2所述的封装基板，其特征在于，所述第一电感器被配置成提供所述第一焊盘与信号互连之间的2.5欧姆或更小的阻抗差。
4.如权利要求1所述的封装基板，其特征在于，所述第一电感器包括：
第一组通孔；以及
第一组互连。
5.如权利要求1所述的封装基板，其特征在于，进一步包括：
位于所述核心层中的第二通孔；以及
所述第一介电层中的第二电感器，所述第二电感器耦合到所述核心层中的所述第二通孔。
6.如权利要求5所述的封装基板，其特征在于，所述第一电感器位于所述第一介电层中以使得由所述第一电感器生成的磁场影响耦合到所述第二电感器的焊盘的阻抗。
7.如权利要求5所述的封装基板，其特征在于，所述第一电感器位于所述第一介电层中以使得由所述第一电感器生成的磁场放大由所述第二电感器生成的磁场。
8.如权利要求5所述的封装基板，其特征在于，所述第二电感器被配置成生成横向遍历所述封装基板的磁场。
9.如权利要求1所述的封装基板，其特征在于，进一步包括：
耦合至所述核心层的所述第二表面的第二介电层；以及
所述第二介电层中的一组互连，该组互连耦合到所述核心层中的所述通孔。
10.如权利要求1所述的封装基板，其特征在于，所述封装基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
11.一种装备，包括：
包括第一表面和第二表面的核心层；
位于所述核心层中的第一通孔；
耦合至所述核心层的所述第一表面的第一介电层；以及
位于所述第一介电层中的第一电感器装置，所述第一电感器装置耦合到所述核心层中的所述第一通孔，其中所述第一电感器装置被配置成生成横向遍历封装基板的磁场。
12.如权利要求11所述的装备，其特征在于，进一步包括耦合到所述第一电感器装置的第一焊盘，其中所述第一焊盘被配置成耦合到焊球。
13.如权利要求12所述的装备，其特征在于，所述第一电感器装置被配置成提供所述第一焊盘与信号互连之间的2.5欧姆或更小的阻抗差。
14.如权利要求11所述的装备，其特征在于，所述第一电感器装置包括：
第一组垂直互连装置；以及
第一组横向互连装置。
15.如权利要求11所述的装备，其特征在于，进一步包括：
位于所述核心层中的第二通孔；以及
所述第一介电层中的第二电感器装置，所述第二电感器装置耦合到所述核心层中的所述第二通孔。
16.如权利要求15所述的装备，其特征在于，所述第一电感器装置位于所述第一介电层中以使得由所述第一电感器装置生成的磁场影响耦合到所述第二电感器装置的焊盘的阻抗。
17.如权利要求15所述的装备，其特征在于，所述第一电感器装置位于所述第一介电层中以使得由所述第一电感器装置生成的磁场放大由所述第二电感器装置生成的磁场。
18.如权利要求15所述的装备，其特征在于，所述第二电感器装置被配置成生成横向遍历所述封装基板的磁场。
19.如权利要求11所述的装备，其特征在于，进一步包括：
耦合至所述核心层的所述第二表面的第二介电层；以及
所述第二介电层中的一组互连，该组互连耦合到所述核心层中的所述通孔。
20.如权利要求11所述的装备，其特征在于，所述装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
21.一种用于制造封装基板的方法，包括：
形成包括第一表面和第二表面的核心层；
在所述核心层中形成第一通孔；
形成耦合至所述核心层的所述第一表面的第一介电层；以及
在所述第一介电层中形成第一电感器，以使得所述第一电感器耦合到所述核心层中的所述第一通孔，其中所述第一电感器被配置成生成横向遍历所述封装基板的磁场。
22.如权利要求21所述的方法，其特征在于，进一步包括形成第一焊盘以使得所述第一焊盘耦合到所述第一电感器，其中所述第一焊盘被配置成耦合到焊球。
23.如权利要求22所述的方法，其特征在于，所述第一电感器被配置成提供所述第一焊盘与信号互连之间的2.5欧姆或更小的阻抗差。
24.如权利要求21所述的方法，其特征在于，形成所述第一电感器包括：
形成第一组通孔；以及
形成第一组互连。
25.如权利要求21所述的方法，其特征在于，进一步包括：
形成位于所述核心层中的第二通孔；以及
在所述第一介电层中形成第二电感器，以使得所述第二电感器耦合到所述核心层中的所述第二通孔。
26.如权利要求25所述的方法，其特征在于，所述第一电感器位于所述第一介电层中以使得由所述第一电感器生成的磁场影响耦合到所述第二电感器的焊盘的阻抗。
27.如权利要求25所述的方法，其特征在于，所述第一电感器位于所述第一介电层中以使得由所述第一电感器生成的磁场放大由所述第二电感器生成的磁场。
28.如权利要求25所述的方法，其特征在于，所述第二电感器被配置成生成横向遍历所述封装基板的磁场。
29.如权利要求21所述的方法，其特征在于，进一步包括：
形成耦合至所述核心层的所述第二表面的第二介电层；以及
在所述第二介电层中形成一组互连，该组互连耦合到所述核心层中的所述通孔。
30.如权利要求21所述的方法，其特征在于，所述封装基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
CN201580016458.9A 2014-03-28 2015-03-27 嵌入在封装基板中的电感器 Expired - Fee Related CN106133904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/229,367 2014-03-28
US14/229,367 US10008316B2 (en) 2014-03-28 2014-03-28 Inductor embedded in a package substrate
PCT/US2015/023129 WO2015148996A1 (en) 2014-03-28 2015-03-27 Inductor embedded in a package subtrate

Publications (2)

Publication Number Publication Date
CN106133904A true CN106133904A (zh) 2016-11-16
CN106133904B CN106133904B (zh) 2020-01-10

Family

ID=52815380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580016458.9A Expired - Fee Related CN106133904B (zh) 2014-03-28 2015-03-27 嵌入在封装基板中的电感器

Country Status (7)

Country Link
US (1) US10008316B2 (zh)
EP (1) EP3123508B1 (zh)
JP (1) JP6502378B2 (zh)
KR (1) KR101971195B1 (zh)
CN (1) CN106133904B (zh)
ES (1) ES2895077T3 (zh)
WO (1) WO2015148996A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213195A1 (zh) * 2022-05-06 2023-11-09 华为技术有限公司 基板、封装结构及电子设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
WO2016130859A1 (en) 2015-02-11 2016-08-18 Endura Technologies LLC Switched power stage with integrated passive components
WO2017116832A1 (en) * 2015-12-31 2017-07-06 Intel Corporation Micro coil apparatus for inductive compensation in packages and pcb for assemblies with blind and buried vias
US9859357B1 (en) * 2016-07-14 2018-01-02 International Business Machines Corporation Magnetic inductor stacks with multilayer isolation layers
US10283249B2 (en) 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US11158448B2 (en) 2018-06-14 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging layer inductor
KR102678311B1 (ko) * 2018-08-30 2024-06-25 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US11640968B2 (en) 2018-11-06 2023-05-02 Texas Instruments Incorporated Inductor on microelectronic die

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177732B1 (en) * 1999-05-27 2001-01-23 Intel Corporation Multi-layer organic land grid array to minimize via inductance
US20050152184A1 (en) * 2004-01-12 2005-07-14 Advanced Semiconductor Engineering, Inc. Circuit substrate
CN1938794A (zh) * 2004-03-26 2007-03-28 哈里公司 陶瓷衬底中的嵌入式环芯变压器
US20080079139A1 (en) * 2006-09-29 2008-04-03 Chunfei Ye Micro-via structure design for high performance integrated circuits
US20090085155A1 (en) * 2007-09-28 2009-04-02 Bailey Mark J Method and apparatus for package-to-board impedance matching for high speed integrated circuits
US20110317387A1 (en) * 2010-06-29 2011-12-29 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s) for a Stacked IC
CN102918608A (zh) * 2010-06-01 2013-02-06 高通股份有限公司 高电阻衬底中的具有可编程性的穿通孔电感器或变压器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757295A (en) * 1987-09-16 1988-07-12 Avco Research Laboratory, Inc. Transmission line pulsed transformer
JPH06151185A (ja) * 1992-11-09 1994-05-31 Matsushita Electric Works Ltd 平面型インダクタンス素子
JP2002100733A (ja) * 2000-09-21 2002-04-05 Nec Corp 高周波集積回路装置
US7253497B2 (en) 2003-07-02 2007-08-07 Lsi Corporation Integrated circuit with inductor having horizontal magnetic flux lines
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
US20060220773A1 (en) * 2005-03-31 2006-10-05 Jun Su Spiral transformers and associated methods of operation
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
US7907043B2 (en) * 2005-11-30 2011-03-15 Ryutaro Mori Planar inductor
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US8222714B2 (en) 2007-02-05 2012-07-17 Rambus Inc. Semiconductor package with embedded spiral inductor
TWI347616B (en) * 2007-03-22 2011-08-21 Ind Tech Res Inst Inductor devices
JP2008277485A (ja) * 2007-04-27 2008-11-13 Fuji Electric Device Technology Co Ltd トランスユニットおよび電力変換装置
US7733207B2 (en) * 2007-05-31 2010-06-08 Electronics And Telecommunications Research Institute Vertically formed inductor and electronic device having the same
JP2009055019A (ja) * 2007-07-30 2009-03-12 Renesas Technology Corp 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板
WO2010035401A1 (ja) 2008-09-26 2010-04-01 パナソニック株式会社 電子デバイス及びその製造方法
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177732B1 (en) * 1999-05-27 2001-01-23 Intel Corporation Multi-layer organic land grid array to minimize via inductance
US20050152184A1 (en) * 2004-01-12 2005-07-14 Advanced Semiconductor Engineering, Inc. Circuit substrate
CN1938794A (zh) * 2004-03-26 2007-03-28 哈里公司 陶瓷衬底中的嵌入式环芯变压器
US20080079139A1 (en) * 2006-09-29 2008-04-03 Chunfei Ye Micro-via structure design for high performance integrated circuits
US20090085155A1 (en) * 2007-09-28 2009-04-02 Bailey Mark J Method and apparatus for package-to-board impedance matching for high speed integrated circuits
CN102918608A (zh) * 2010-06-01 2013-02-06 高通股份有限公司 高电阻衬底中的具有可编程性的穿通孔电感器或变压器
US20110317387A1 (en) * 2010-06-29 2011-12-29 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s) for a Stacked IC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213195A1 (zh) * 2022-05-06 2023-11-09 华为技术有限公司 基板、封装结构及电子设备

Also Published As

Publication number Publication date
JP6502378B2 (ja) 2019-04-17
CN106133904B (zh) 2020-01-10
US10008316B2 (en) 2018-06-26
KR101971195B1 (ko) 2019-08-13
EP3123508B1 (en) 2021-09-29
EP3123508A1 (en) 2017-02-01
JP2017511602A (ja) 2017-04-20
WO2015148996A1 (en) 2015-10-01
US20150279545A1 (en) 2015-10-01
KR20160138411A (ko) 2016-12-05
ES2895077T3 (es) 2022-02-17

Similar Documents

Publication Publication Date Title
CN106133904A (zh) 嵌入在封装基板中的电感器
US10256286B2 (en) Integrated inductor for integrated circuit devices
US8350639B2 (en) Transformer signal coupling for flip-chip integration
US9689897B2 (en) Performance enhanced semiconductor socket
TWI450316B (zh) 三維電感器與轉換器
KR102108707B1 (ko) 기판 내 커플링된 인덕터 구조
CN104969312B (zh) 无基板分立耦合电感器结构
KR20200094196A (ko) 스냅-rf 상호연결
CN106489191A (zh) 包括同轴互连的集成器件
TW201735300A (zh) 垂直嵌入式被動組件
US20090056998A1 (en) Methods for manufacturing a semi-buried via and articles comprising the same
US7209026B2 (en) Integrated package inductor for integrated circuit devices
US20090128993A1 (en) Multi-tier capacitor structure, fabrication method thereof and semiconductor substrate employing the same
CN107567656A (zh) 包括管芯到线缆连接器的管芯封装以及被配置成耦合至管芯封装的线缆到管芯连接器
CN105742260A (zh) 电子封装件
US11545466B2 (en) Multi-die module with contactless coupler and a coupling loss reduction structure
US20150311271A1 (en) Landside embedded inductor for fanout packaging
US20150187731A1 (en) Low cost connector for high speed, high density signal delivery

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200110