CN102332438B - 电感键合引线电路 - Google Patents

电感键合引线电路 Download PDF

Info

Publication number
CN102332438B
CN102332438B CN201110142996.6A CN201110142996A CN102332438B CN 102332438 B CN102332438 B CN 102332438B CN 201110142996 A CN201110142996 A CN 201110142996A CN 102332438 B CN102332438 B CN 102332438B
Authority
CN
China
Prior art keywords
terminal
bonding wire
amplifier
circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110142996.6A
Other languages
English (en)
Other versions
CN102332438A (zh
Inventor
伊戈尔·布莱德诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102332438A publication Critical patent/CN102332438A/zh
Application granted granted Critical
Publication of CN102332438B publication Critical patent/CN102332438B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一种键合引线电路包括键合引线，键合引线相对地布置以提供选定的电感。结合各种示例实施例，将包括前向和返回电流路径的相应键合引线环路正交地设置。每一个环路包括：前向键合引线，将输入端子与中间端子相连；和返回键合引线，将中间端子与输出端子相连。返回键合引线减轻了底层衬底中的来自中间端子的返回电流。在一些实现中，环路配置为使得在每一个相应环路中流过的电流在其他相应的环路中产生相等且自消除的电流。

Description

电感键合引线电路
技术领域
本发明涉及电路领域，具体地涉及一种电感键合引线电路。
背景技术
用于多种应用的放大器已经显著地增加，包括诸如在移动通信基站中所使用的放大器。对于这些放大器，需要高功率效率和小尺寸，然而这些方面都难以实现，因为它们是对立的。此外，在半导体衬底上制造的许多集成放大器以及用于这些放大器的器件展现出不希望的较高射频(RF)损耗。对于使用基于阻抗变换的电路而处理的不同信号，问题可能来源于信号之间的相互耦合。
例如，用于MOS和LDMOS集成电路的硅衬底在地平面内具有相对较厚的表层(例如对于硅LSMOS工艺约是120μm)，这是由高掺杂半导体材料的特性引起的，并且依赖于工作频率表现出显著的RF损耗。衬底中的损耗可以包括几种类型的损耗中的一种或多种，例如欧姆损耗和极化损耗。欧姆损耗通常是由传播通过衬底的载流子、流过衬底(例如，具有等于表层厚度的约3倍的层厚度)的RF返回电流以及诸如由位于衬底表面上的无源和有源部件产生的磁场而引起的涡流等引起的。依赖于衬底体积的掺杂水平，表层厚度及其性质可以在相对较大的范围内变化。导电衬底可以引入频率依赖性的损耗和传导率，使得集成部件的特性化和研发更加困难。结果，在这种衬底上沉积的无源部件遭受到也是频率依赖性的较低品质因子。例如，LDMOS硅衬底上的集成螺旋电感已经展现处相对较低的品质因子，所述相对较低的品质因子在(常用的)2GHz频率以下和以上的各种频率处都退化。这些损耗和其他不希望的特性由于作为单片微波集成电路(MMIC)的RF功率器件集成方案的市场需求而恶化，在MMIC中所有部件都希望彼此非常靠近，并且易受到相互磁耦合的影响。
发明内容
这些和其他问题已经对于RF电路的实现提出了挑战，特别是结合各种衬底的放大器电路的实现。
各种示例实施例涉及解决和/或减轻了上述问题的键合引线电路。一些实施例减轻或者消除了在衬底中流过的RF电流的返回路径，例如在MMIC器件中作为地平面使用的高掺杂导电硅衬底。
结合另一个示例实施例，一种电感电路包括第一端子组和第二端子组，用于接收和输出电流，每一个端子组包括输入端子、中间端子和输出端子。所述电感电路还包括用于每一端子组的相应键合引线组。每一键合引线组包括：连接在输入端子和中间端子之间的第一键合引线，以及连接在中间端子和输出端子之间的第二键合引线。第一和第二键合引线实质上彼此平行，并且分别配置为将在输入端子处接收的电流传递通过中间端子并至输出端子。与第一端子组相连的第一和第二键合引线也相对于与第二端子组相连的第一和第二键合引线正交地布置。
另一示例实施例涉及一种射频放大器电路，包括：横向扩散金属氧化物半导体(LDMOS)衬底、主放大器电路、峰值放大器电路和一对电感环路。每一个电感环路包括：输入端子，用于接收电流；输出端子，用于输出电流；中间端子；和一对平行的键合引线。所述输出端子分别与主放大器电路和峰值放大器电路之一相连。所述一对平行键合引线在衬底上延伸，键合引线中的第一键合引线连接在输入端子和中间端子之间，键合引线中的第二键合引线连接在中间端子和输出端子之间。键合引线分别配置为将在输入端子处接收的电流传递通过中间端子并至输出端子。此外，所述一对电感环路之一中的平行键合引线相对于所述一对电感环路中的另一个电感环路中的平行键合引线正交地取向。
根据另一个示例实施例，一种放大器电路包括：LDMOS衬底；RF信号输入电路；接收机电路；输出电路；源键合引线和返回键合引线。输入电路位于源键合引线的末端和衬底(作为地/基准平面)之间，并且接收RF信号。接收机电路也位于衬底中或衬底上，并且连接为经由源键合引线从输入电路接收RF信号，并将电流返回至输出电路。源键合引线位于衬底之上，并且与输入电路和接收机电路都相连，用于将从输入电路接收到的RF信号传递至接收机电路。返回键合引线位于衬底之上并且与接收机电路和输出电路两者相连，用于将来自接收机电路的RF信号返回至输出电路。
结合另一个示例实施例，一种放大器电路(例如Doherty放大器电路)包括：横向扩散金属氧化物半导体(LDMOS)衬底、电感环路、主放大器和峰值放大器。每一个电感环路包括：输入端子，用于接收电路；输出端子，用于输出电流；中间端子；和在衬底上延伸的平行键合引线。键合引线中的第一键合引线连接在输入端子和中间端子之间，键合引线中的第二键合引线连接在中间端子和输出端子之间。键合引线分别配置为将在输入端子处接收的电流传递通过中间端子并至输出端子。此外，所述电感环路之一中的键合引线相对于所述电感环路中的另一个电感环路中的键合引线正交地取向。主放大器与第一环路的输入端子相连，峰值放大器与主放大器所连接的第一环路电路的输出端子相连。
另一个示例实施例涉及一种射频放大器电路，包括：LDMOS衬底、主放大器和峰值放大器。衬底上的输入端子经由电容器与主放大器的输入相连，并且还配置为接收输入RF信号。输入键合引线电路包括在衬底上延伸的至少两个实质上平行的键合引线，第一键合引线与输入端子相连，另一键合引线与峰值放大器的输入相连。相应的键合引线布置为将输入RF信号耦合至峰值放大器。主电容电路和峰值电路分别包括通过具有至少两个实质性平行的键合引线的电感电路与主放大器和峰值放大器的输入相连的电容器，平行的键合引线按照相对于输入键合引线电路的键合引线而实质上正交的布置在衬底上延伸。
以上讨论/概括并非旨在描述本发明公开的每一个实施例或每一种实现。以下的附图和详细描述也只是例证了各种实施例。
附图说明
考虑结合附图的以下详细描述，可以更加全面地理解各种示例实施例，其中：
图1示出了根据本发明示例实施例的键合引线布置；
图2示出了根据本发明另一个示例实施例的集成功率放大器电路的电路图；
图3示出了根据本发明另一个示例实施例的集成功率放大器电路的示例；
图4是根据本发明另一个示例实施例的放大器的电路图；以及
图5示出了根据本发明另一个示例实施例的输出键合引线电路布置。
具体实施方式
尽管本发明涉及各种修改和替换形式，在附图中作为示例示出并且将详细描述了其细节。然而应该理解的是本发明并非局限于这里所述的实施例。相反，本发明易于覆盖落在包括权利要求中所限定的各个方面的范围之内的所有修改、等同物和替代物。
本发明可以应用于各种电路的多种不同类型的工艺、器件和结构，包括用于放大器的电感电路，以及诸如包括无线通信和射频(RF)/微波信号之类的这些电路的各种应用。尽管本发明不必进行这样的限制，通过使用上下文的示例讨论可以理解本发明的各个方面。
根据本发明的示例实施例，一种键合引线电路包括多组(大致或近似)平行的前向和返回键合引线，每一组(大致或近似)彼此正交。每一组中的第一键合引线在键合引线末端处的输入端子接收电流，并且将所述电流传递至所述键合引线另一个末端处的中间端子。每一组中的第二键合引线与该组键合引线的中间端子耦接，并且将中间端子处的电流传递至该组键合引线的输出端子。
在许多中实现中，平行的键合引线组具有相等但是相反的电流，并且在底层衬底中产生有限的(或者不产生)返回电流，以减轻RF损耗和不希望的磁耦合。因此，这种正交取向减轻了通过过孔空气的相互磁耦合。对于一组引线中一条引线内感应的电流，由于另一组中一条或多条引线(经由相同幅度的相反电流)对感应的电流的抵消效果，也减轻了不需要的耦合。
对于每一组键合引线，在输入端子处接收到的电流经由平行的键合引线和中间端子耦合至输出端子。通过每一组键合引线的电流因此相对于通过其他组键合引线中的电流而正交地通过。因为键合引线可以某种曲率或者其他非线性或非平面结构来布置，这里所使用的术语“正交”例如可以涉及在彼此正交的平面内或附近通过的电流。
例如，这种正交布置可以用于将正交的键合引线之间的相互耦合减小至低于约-70dB的水平，可以使用诸如LDMOS衬底之类的多种衬底来实现这种正交布置。此外，可以通过对正交引线的定位，将在其他组键合引线中流过的电流所感应的电流控制为相等且大体上自消除的电流(例如，可应用于在引线组和/或底层衬底中流过的电流)。
在一些实施例中，如上所述的键合引线电路配置为操作来减轻其他激励方案下的RF损耗和磁耦合。例如，相应的端子可以耦合以用于差分激励，例如通过在共同引线组的两条键合引线之间的信号源的连接，或者通过公共地平面。作为另一个示例，信号源可以连接在公共地平面(例如，诸如Si LDMOS之类的硅衬底)和给定引线组的键合引线之一之间。
根据各种实施例，输入端子和输出端子不置为彼此直接紧邻，使得经由空间上彼此靠近的端子提供输入电流和输出电流。例如，如上所述的相应组平行键合引线的每一组可以分别与彼此邻近的输入/输出端子相连，对于每一组键合引线，相应的输入/输出端子组定位为相对于其他输入/输出端子组以及与其他输入/输出端子组相连的键合引线而言具有约90°的旋转(以实现所述键合引线的近似正交取向)。
在一些实现中，使用绝缘体和/或通过绝缘体在底层衬底上的放置，来将输入端子和输出端子彼此电隔离。例如，在半导体衬底的表面层中或表面层上形成端子的情况下，这些端子可以彼此电隔离以减轻或者防止电流流过衬底。例如，可以使用端子和衬底表面之间的绝缘材料，或者诸如使用浅沟隔离(STI)的材料之类的表面中的绝缘材料，来实现这种隔离。
结合各种实现，将输入/输出端子的位置进行改变以适合特定的应用。例如，可以将所述输入/输出端子沿与键合引线正交和/或平行的方向相对于彼此移动，同时保持与所述端子相连的键合引线彼此相对平行。例如，这种方法可以应用于附图所示如下讨论的布置中。
结合许多实施例，设置每一组中键合引线的平行布置以及各个组的平行键合引线的正交布置，以减轻相对于键合引线而言与使用底层衬底的返回电流相关联的损耗。因此，返回键合引线布置为通过提供电流可以返回通过的低阻抗路径，减小由于从中间端子通过底层衬底返回到输出端子的电流而发生的电流扩散。在许多种实现中，键合引线有益地用在有损衬底上，例如对于传导返回电流而言非常不利的横向扩散金属氧化物半导体(LDMOS)硅衬底上。与在2GHz附近表现出最好Q＜7的常用集成螺旋电感相比，键合引线促进了电感的所需品质因子(例如，Q＞20)。在一些情况下，对于在这种衬底上布置的键合引线，品质因子可以设置为在7GHz以上高达约100，并且具有非常低且频率无关的损耗。
根据更具体的示例实施例，这里所述的键合引线电路作为高功率放大器的电感输入补偿电路而互连。电感电路包括如上所述的各组平行键合引线，其各个输出连接以向不同放大器电路的输入提供所接收的信号，不同放大器例如是主放大器和峰值放大器。键合引线的正交取向促进了在展现出低功率损耗和低/减轻的互相耦合的情况下所提供的各个信号的隔离。
在另一个更加具体的示例实施例中，移动通信基站放大器电路包括这里所讨论的键合引线电路。具有键合引线的电路用于对与诸如移动电话或其他多媒体设备之类的移动手持设备进行无线射频(RF)通信的信号进行放大。
结合各种实施例，术语正交用于指示键合引线或键合引线组的取向。例如，该术语可以应用于在彼此垂直或近似垂直(例如偏离垂直方向约几度的范围内)的平面内延伸的键合引线。结合各种实施例的，术语平行也用于指示朝向，包括环路中键合引线的朝向。该术语可以应用于在平行平面或者近似平行(例如偏离平行方向几度的范围内)的平面内延伸的键合引线。
现在回到附图，图1示出了根据本发明示例实施例的键合引线布置100。所述键合引线布置100包括由四条键合引线构成的两个正交取向的电感环路。前向电流承载(例如RF信号)键合引线110和返回电流承载键合引线112分别在输入端子114和中间端子116之间、中间端子和输出端子118之间延伸。前向电流承载键合引线120和返回电流承载键合引线122分别在输入端子124和中间端子126之间、中间端子和输出端子128之间延伸。当在端子124和128之间施加信号时，在底层基准平面/高掺杂量衬底中的返回电流路径变为最短路径，或者实际上消除、减轻了(例如，允许最小的)在底层地平面内的电流扩展以及与地平面内部的返回电流的耦合，所述返回电流例如由位于衬底上的其他MMIC部件产生。
在平行引线(110/112和120/122)中流过的相同幅度的RF电流在相应端子下面的地平面内产生最小的返回电流。更具体地，通过所示的相应键合引线布置，减轻或者近似消除了每一个相应环路的从中间端子流回到输入/输出端子的返回电流。例如，在诸如LDMOS衬底之类的衬底上或衬底中形成端子的情况下，对于每一个环路，键合引线承载从相应的中间节点(例如端子)回到输出节点的全部或几乎全部的返回电流。
环路的正交取向促进了每一个环路中由所述环路之一产生相等且自消除的电流。更具体地，由键合引线120/122中通过的电流在键合引线110/112中产生的感应电流等于由键合引线110/112中通过的电流在键合引线120/122中产生的感应电流(例如，使用共同或类似的输入电流)。
可以设置输入和输出端子114和118的邻近性以及输入和输出端子124和128的邻近性，以减轻或者消除在输入和输出端子之间的底层衬底中的任何返回电流。相应的输入和输出端子有效地或者近似地彼此隔离。对于一些实现，将每一个相应环路相对于地的电路部件和连接配置为将每一个环路的阻抗设置为近似相等，以电隔离端子。
图2示出了根据本发明另一个示例实施例的具有输入电感补偿键合引线布置的基于半导体的放大器电路。放大器电路200包括主放大器210和峰值放大器220，被提供在输入202处接收并且通过补偿输入电路204传递的RF信号。主放大器和峰值放大器还在其输出处通过电感电路206耦接。
输入补偿电路204包括：正交取向的电感环路，其相应的电感由电感电路230、232和234表示；所述正交取向的电感环路包括前向键合引线和返回键合引线(如图1所示)，具有相应的输入端子、输出端子和中间端子。各个电感环路布置在地平面衬底之上，促进平行键合引线之间的所需相互耦合，在一些示例中相互耦合小于约-70dB。输入补偿电路204也包括：三个电容电路240、242和244，第一电容电路连接在输入202和主放大器之间，第二和第三电容电路分别将电感电路232和234与地平面耦接。
图3示出了根据本发明另一个示例实施例的集成LDMOS功率放大器电路300。可以根据图2所示的图来实现功率放大器电路300。电路300具有如图1所示和上述的分离的电感环路的正交键合引线布置。相应的环路馈送主放大器电路D1和峰值放大器电路D2。放大器D1的输入端子310处的输入电流通过键合引线301传递至中间端子350、通过键合引线302传递至中间端子340、以及通过键合引线307传递至放大器D2的端子312(例如栅极)。键合引线301、302和307与两个平行补偿键合引线组303/304和305/306大体上正交地布置，两个平行补偿键合引线组分别与放大器D1和D2的输入相连。键合引线组303/304和305/306分别将来自放大器输入的电流传递通过中间端子320和330并至输出/末端端子322和324，输出/末端端子322和324与接地电容器(Cg)相连。电容器(Cs)也位于输入端子310至主放大器D1的输入路径中。
在一些实施例中，在键合引线下面在诸如LDMOS衬底之类的衬底之上形成金属基屏蔽层360，并且金属基屏蔽层360通过绝缘层(例如电介质材料)与衬底分离开。屏蔽层260可以如在键合引线所连接的输入和输出键合焊盘附近一样，与地平面和/或高掺杂衬底区域耦接。因此，屏蔽层可以与具有高掺杂有损导电衬底层的基准地平面相连，所述高掺杂有损导电衬底层与使用该电路的器件的封装直接相连(例如通过焊料与功率器件封装的金属法兰相连)。由于键合引线的类环形形状，由每一条引线在高掺杂衬底中产生的返回电流彼此补偿。这种布置可以用于在2GHz下实现为集成电感的品质因子的约10倍的品质因子(Q因子)。
图4是根据本发明另一个示例实施例的放大器器件400的电路图。器件400包括：主放大器410和峰值放大器420；以及输出电路430，输出电路430减轻对来自放大器的返回电流通过键合引线的需要，并且减轻底层衬底中的返回电流。输出电路430包括分别由电感Lo和Lg表示的彼此平行布置的两个键合引线组432和434。键合引线组432连接放大器410和420的漏极端子，允许前向电流流动。引线组434连接放大器410和420的源极端子。对于放大器，源极/漏极端子中每一个通过电容电路412和422分离开。
键合引线组430和434可以经由与放大器的金属(或者屏蔽/板结构)耦接的底层衬底表面上的键合焊盘，来与放大器410和420(LDMOS器件)的端子相连。一种这样的方法如图5所示并且如下所述。强制两个放大器的返回电流都流过键合引线，而不是流过底层衬底(例如，当利用诸如Si LDMOS之类的高掺杂硅衬底来实现时)。因此减轻或者甚至消除了对于放大器的其他部件的返回电流而言这些返回电流的损耗和相互耦合。
图5示出了根据本发明另一个示例实施例的输出键合引线电路布置500。电路布置500可以如上所述的实现，使用结合图4所示和所述的方法，例如可以用作MMIC功率放大器。
主放大器510和峰值放大器520形成在衬底505上，衬底505例如是不希望返回电流流过其中的高掺杂或者其他衬底。放大器电路510的输出端子512通过键合引线电路532与端子522相连。键合焊盘514和524通过键合引线电路534彼此相连，并且分别通过连接器516和526与每一个放大器的源极端子518和528相连。这种方法可以用于将相应的电感环路与有损硅衬底和其他部件隔离，例如用于改进功率放大器输出网络的隔离，促进工作频带内和工作频带外的输出功率效率和可靠性。
在许多应用中，电路布置500包括所示电路下面的一个或多个导电层。例如，层540包括具有磁中性金属和磁性金属中的一个或多个的导电层，导电层可以进一步与(例如器件500内的)地平面相连。在包括多个层或金属层的多个条带的情况下(例如层542、546)，层可以通过电介质材料(例如544)分离开，以将层/条带彼此绝缘。在包括多个金属屏蔽层的一些实现中，各个层通过电介质材料分离开，并且通过连接所述层的连接器(例如过孔548)进一步电连接、和/与基准地平面、(例如通过过孔550)源极金属层518、528以及与高掺杂导电量衬底相连，使得互连(例如548、550)将多个金属屏蔽层(例如518、528、540、542、546)与电路布置500的半导体管芯的主输入和主输出端子(或者输入和输出键合引线焊盘)下面的高掺杂量导电衬底相连。
基于上述讨论和说明，本领域普通技术人员将易于理解在并非严格遵循这里说明和描述的典型实施例的情况下可以对本发明进行各种修改和变动。例如，可以将所示和所讨论的键合引线用不同尺寸、厚度或形状的键合引线来代替。可以在减轻信号损耗(例如或多或少的正交角度、不同高度或不同间隔)的同时，可以修改所述键合引线相对于彼此的取向。这里所讨论的环路电路也可以结合多个完全不同的器件来实现，包括具有放大器、射频电路等的那些器件。这些修改并没有脱离包括所附权利要求的本发明的真实精神和范围。

Claims (28)

1.一种电感电路，包括：
第一端子组和第二端子组，用于接收和输出电流，每一端子组包括输入端子、中间端子和输出端子；以及
对于每一端子组，相应的键合引线组包括：
连接在输入端子和中间端子之间的第一键合引线；以及
连接在中间端子和输出端子之间的第二键合引线；
第一和第二键合引线彼此平行，并且分别布置为将在输入端子处接收的电流传递通过中间端子并至输出端子；以及
与第一端子组相连的第一和第二键合引线相对于与第二端子组相连的第一和第二键合引线正交地布置。
2.根据权利要求1所述的电路，还包括：
LDMOS衬底；以及
第一和第二放大器，分别与端子组之一的输入端子和输出端子耦接。
3.根据权利要求1所述的电路，
还包括LDMOS衬底；以及
其中正交取向的键合引线布置为产生相等的自消除的电流，并将在中间端子处接收的电流传递至输出端子，以减少从中间端子经由LDMOS衬底至输出端子的返回电流的通过。
4.根据权利要求1所述的电路，
还包括LDMOS衬底；以及
其中正交取向的键合引线布置为响应于在键合引线中流过的相同幅度的RF电流来产生相等的自消除的电流，并且经由键合引线传递输入端子处接收的电流，以减少LDMOS衬底中返回电流的通过。
5.根据权利要求1所述的电路，还包括：
LDMOS衬底，输入端子和输出端子位于LDMOS衬底上且通过沉积在衬底上的绝缘材料层而分离开，并且绝缘材料层布置为将输入端子与输出端子电绝缘。
6.根据权利要求1所述的电路，还包括：
衬底，输入端子和输出端子的至少一部分位于所述衬底中；以及
绝缘材料，位于所述输入端子和输出端子之间的一部分衬底中，并且配置为将输入端子与输出端子电绝缘。
7.根据权利要求1所述的电路，
其中所述第一端子组的中间端子包括：通过中间键合引线连接的分离的中间子端子，所述中间键合引线与所述第一端子组的第一和第二键合引线平行，所述第一键合引线与子端子中的第一子端子相连，所述第二键合引线与子端子中的第二子端子相连；以及
所述电路还包括具有相应键合引线组的第三端子组，第二和第三端子组彼此平行，相应的键合引线在长度和取向上被布置以减轻键合引线组之间的磁耦合。
8.根据权利要求1所述的电路，还包括：
第一和第二放大器，分别与所述端子组之一的输入端子和输出端子耦接；以及
与放大器耦接的输出电路，所述输出电路包括至少两个键合引线，所述至少两个键合引线彼此平行并且分别将放大器彼此耦接。
9.根据权利要求1所述的电路，还包括：
第一和第二放大器，分别与所述端子组之一的输入端子和输出端子耦接，每一个放大器均具有源极端子和漏极端子；以及
与放大器耦接的输出电路，所述输出电路包括至少两个键合引线，所述至少两个键合引线彼此平行并且在底层衬底上延伸，输出电路键合引线中的第一键合引线将放大器的源极端子彼此耦接，输出电路键合引线中的第二键合引线将放大器的漏极端子彼此耦接。
10.根据权利要求1所述的电路，还包括：
第一和第二放大器，分别与所述端子组之一的输入端子和输出端子耦接，每一个放大器均具有源极端子和漏极端子；以及
与放大器耦接的输出电路，所述输出电路包括两个键合引线组，其中键合引线彼此平行并且在底层衬底上延伸，输出电路键合引线组中的第一键合引线组将放大器的源极端子彼此耦接，输出电路键合引线组中的第二键合引线组将放大器的漏极端子彼此耦接。
11.根据权利要求1所述的电路，还包括：
第一和第二放大器，分别与所述端子组之一的输入端子和输出端子耦接，第一放大器经由电容器与输入端子耦接；以及
电容电路，耦接在每一个放大器的输入和底层衬底的地平面之间。
12.根据权利要求1所述的电路，还包括：
掺杂衬底，键合引线在所述掺杂衬底上延伸；以及
所述掺杂衬底上的导电层，所述导电层包括磁中性金属，所述导电层通过绝缘材料层与掺杂衬底分离并且与地平面连接。
13.根据权利要求1所述的电路，还包括：
掺杂衬底，键合引线在所述掺杂衬底上延伸；以及
所述掺杂衬底上的导电层，所述导电层包括磁性金属，与地平面相连。
14.根据权利要求1所述的电路，还包括：
掺杂衬底，键合引线在所述掺杂衬底上延伸；以及
所述掺杂衬底上的多个磁中性导电层，通过与地平面相连的电介质材料分离开。
15.根据权利要求1所述的电路，还包括：
掺杂衬底，键合引线在所述掺杂衬底上延伸；以及
所述掺杂衬底上的多个导电层，通过电介质材料分离开，导电层彼此电隔离。
16.根据权利要求1所述的电路，还包括：
掺杂衬底，键合引线在所述掺杂衬底上延伸；以及
所述掺杂衬底上的多个导电层，通过电介质材料分离开，导电层中至少一些彼此电连接并且与地平面相连。
17.根据权利要求1所述的电路，还包括：
掺杂衬底，键合引线在所述掺杂衬底上延伸；以及
所述掺杂衬底上的多个导电层，通过电介质材料分离开，导电层中的至少一些与以下中至少一个在MMIC放大器的主输入和主输出端子处电连接：基准地平面、以及用作基准地平面的高掺杂量衬底；
电感电路将在第一和第二端子组的输入端子处接收到的信号耦合至MMIC放大器。
18.一种放大器电路，包括：
LDMOS衬底；
电感环路，每一个电感环路包括：
输入端子，用于接收电流；
输出端子，用于输出电流；
中间端子；以及
在衬底上延伸的平行键合引线，键合引线中的第一键合引线连接在输入端子和中间端子之间，键合引线中的第二键合引线连接在中间端子和输出端子之间，所述键合引线分别配置为将在输入端子处接收到的电流传递通过中间端子并至输出端子；
电感环路之一中的键合引线相对于所述电感环路中另一电感环路中的键合引线是正交取向的；主放大器电路，与第一环路的输入端子耦接；以及峰值放大器电路，与所述主放大器所连接到的所述第一环路的输出端子耦接。
19.根据权利要求18所述的电路，其中：
电感环路包括三个电感环路；以及
环路中的第二环路的输入端子与所述主放大器的输入耦接，环路中的第三环路的输入端子与峰值放大器的输入耦接。
20.根据权利要求18所述的电路，还包括与放大器耦接的输出电路，所述输出电路包括至少两条键合引线，所述键合引线彼此平行并且分别将放大器彼此耦接。
21.根据权利要求18所述的电路，
其中主放大器和峰值放大器分别具有源极端子和漏极端子；以及
所述电路还包括输出电路，所述输出电路包括至少两条键合引线，键合引线彼此平行，输出电路键合引线中的第一键合引线将主放大器和峰值放大器的源极端子彼此耦接，输出电路键合引线中的第二键合引线将主放大器和峰值放大器的漏极端子彼此耦接。
22.根据权利要求18所述的电路，其中正交取向的键合引线布置为产生彼此相等且自消除的电流。
23.根据权利要求18所述的电路，其中正交取向的键合引线布置为响应于在键合引线中流过的相同幅度的RF电流，产生彼此相等和自消除的电流，并且经由键合引线传递在输入端子处接收到的全部电流，以减轻LDMOS衬底中返回电流的通过。
24.一种射频放大器电路，包括：
LDMOS衬底；
主放大器；
峰值放大器；
衬底上的输入端子，布置为接收输入RF信号，所述输入端子经由电容器与主放大器的输入耦接；
输入键合引线电路，包括在衬底上延伸的至少两条平行的键合引线，键合引线中的第一键合引线与输入端子耦接，键合引线中的另一条键合引线与峰值放大器的输入耦接，键合引线布置为将输入RF信号耦合至峰值放大器；
主电容电路，包括通过电感电路与主放大器的输入耦接的电容器，所述电感电路包括至少两条平行的键合引线，所述键合引线相对于所述输入键合引线电路的键合引线，以正交的布置在衬底上延伸；以及
峰值电容电路，包括通过电感电路与峰值放大器的输入耦接的电容器，所述电感电路包括至少两条平行的键合引线，所述键合引线相对于所述输入键合引线电路的键合引线，以正交的布置在所述衬底上延伸。
25.根据权利要求24所述的电路，还包括与主放大器和峰值放大器的输出耦接的输出电路，所述输出电路包括：将主放大器和峰值放大器的源极端子彼此耦接的至少一条键合引线，以及将主放大器和峰值放大器的漏极端子彼此耦接的至少一条键合引线。
26.根据权利要求24所述的电路，其中正交取向的键合引线布置为产生彼此相等且自消除的电流，并减少来自端子的返回电流经由LDMOS衬底的通过。
27.根据权利要求24所述的电路，还包括与主放大器和峰值放大器的输出耦接的输出电路，所述输出电路包括：将主放大器和峰值放大器的源极端子彼此耦接的至少两条键合引线，以及将主放大器和峰值放大器的漏极端子彼此耦接的至少一条键合引线，耦接源极和漏极端子的键合引线是共面的。
28.根据权利要求24所述的电路，
其中所述输入键合引线电路将主放大器的栅极与峰值放大器的栅极相连；
所述电路还包括与主放大器和峰值放大器的输出耦接的输出电路，所述输出电路包括：将主放大器和峰值放大器的源极端子彼此耦接的至少两条键合引线，以及将主放大器和峰值放大器的漏极端子彼此耦接的至少一条键合引线；以及
所述电路还包括布置在键合引线下面的导电金属层，连接源极端子和漏极端子，并且在放大电路中将所述源极端子与地平面和高掺杂量衬底中的至少一个连接。
CN201110142996.6A 2010-06-01 2011-05-30 电感键合引线电路 Expired - Fee Related CN102332438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/791,575 US7939864B1 (en) 2010-06-01 2010-06-01 Inductive bond-wire circuit
US12/791,575 2010-06-01

Publications (2)

Publication Number Publication Date
CN102332438A CN102332438A (zh) 2012-01-25
CN102332438B true CN102332438B (zh) 2014-01-15

Family

ID=43928278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110142996.6A Expired - Fee Related CN102332438B (zh) 2010-06-01 2011-05-30 电感键合引线电路

Country Status (3)

Country Link
US (1) US7939864B1 (zh)
EP (1) EP2393111B1 (zh)
CN (1) CN102332438B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410853B2 (en) 2010-06-01 2013-04-02 Nxp B.V. Inductive circuit arrangement
EP2733742B1 (en) 2012-11-15 2015-08-19 Nxp B.V. Amplifier circuit
EP2869463B1 (en) 2013-10-31 2016-01-06 Samba Holdco Netherlands B.V. Doherty amplifier structure
US10236573B2 (en) * 2017-06-20 2019-03-19 Qualcomm Incorporated On-chip coupling capacitor with patterned radio frequency shielding structure for lower loss
WO2019202631A1 (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 高周波電力増幅器
CN109037196A (zh) * 2018-08-28 2018-12-18 湖南格兰德芯微电子有限公司 耦合电感结构
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11049837B2 (en) * 2019-07-31 2021-06-29 Nxp Usa, Inc. Bond wire array for packaged semiconductor device
EP3836210A1 (en) * 2019-12-10 2021-06-16 NXP USA, Inc. Integrated multiple-path power amplifier
WO2023076227A2 (en) * 2021-10-25 2023-05-04 Resonant Link, Inc. High performance capacitors and current path arrangements
CN115799199A (zh) * 2022-10-31 2023-03-14 华为数字能源技术有限公司 键合结构和功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100542011C (zh) * 2004-06-29 2009-09-16 Nxp股份有限公司 具有高功效的集成多赫尔蒂型放大器装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973567A (en) * 1997-06-16 1999-10-26 Hughes Electronics Corporation Tunable impedance matching network for a mic power amplifier module
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
JP2002111415A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 高周波電力増幅装置及び無線通信機
US6998952B2 (en) * 2003-12-05 2006-02-14 Freescale Semiconductor, Inc. Inductive device including bond wires
JP2005311852A (ja) * 2004-04-23 2005-11-04 Toshiba Corp 高周波増幅装置
US7276420B2 (en) * 2005-07-11 2007-10-02 Freescale Semiconductor, Inc. Method of manufacturing a passive integrated matching network for power amplifiers
US7453142B2 (en) * 2005-12-05 2008-11-18 Texas Instruments Incorporated System and method for implementing transformer on package substrate
US8228123B2 (en) * 2007-08-29 2012-07-24 Nxp B.V. Integrated Doherty amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100542011C (zh) * 2004-06-29 2009-09-16 Nxp股份有限公司 具有高功效的集成多赫尔蒂型放大器装置

Also Published As

Publication number Publication date
US7939864B1 (en) 2011-05-10
EP2393111A1 (en) 2011-12-07
EP2393111B1 (en) 2013-07-31
CN102332438A (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
CN102332438B (zh) 电感键合引线电路
US10269729B2 (en) Semiconductor packages having wire bond wall to reduce coupling
US10784824B2 (en) Amplifiers and related integrated circuits
US9401342B2 (en) Semiconductor package having wire bond wall to reduce coupling
CN107644852B (zh) 用于rf功率放大器封装件的集成无源器件
US11652461B2 (en) Transistor level input and output harmonic terminations
US10109594B2 (en) Semiconductor device with an isolation structure coupled to a cover of the semiconductor device
CN108233881A (zh) 紧凑型f类芯片和接线匹配拓扑结构
CN104378072A (zh) 放大器电路
CN103490732A (zh) 放大器电路
CN110034736B (zh) 封装式射频功率放大器
CN108206677A (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
CN109155361B (zh) 用于耦合器线性度改进和重新配置的可调节活性硅
CN109428146B (zh) 方向性耦合器
US7589370B2 (en) RF power transistor with large periphery metal-insulator-silicon shunt capacitor
CN106208989A (zh) 一种射频功率放大器版图及射频功率放大器
CN109830471A (zh) 用于基带终止和rf性能增强的硅屏蔽件
US20220209750A1 (en) Quality factor of a parasitic capacitance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151104

Address after: Holland Ian Deho Finn

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140115

Termination date: 20160530