JP2002111415A - 高周波電力増幅装置及び無線通信機 - Google Patents

高周波電力増幅装置及び無線通信機

Info

Publication number
JP2002111415A
JP2002111415A JP2000299153A JP2000299153A JP2002111415A JP 2002111415 A JP2002111415 A JP 2002111415A JP 2000299153 A JP2000299153 A JP 2000299153A JP 2000299153 A JP2000299153 A JP 2000299153A JP 2002111415 A JP2002111415 A JP 2002111415A
Authority
JP
Japan
Prior art keywords
stage
amplification
bias
terminal
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000299153A
Other languages
English (en)
Inventor
Shoji Suzuki
將司 鈴木
Hitoshi Akamine
均 赤嶺
Tetsuaki Adachi
徹朗 安達
Takahiro Sato
孝広 佐藤
Masashi Maruyama
昌志 丸山
Susumu Takada
進 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000299153A priority Critical patent/JP2002111415A/ja
Priority to KR1020010058955A priority patent/KR20020025718A/ko
Priority to TW090123632A priority patent/TW544726B/zh
Priority to US09/961,250 priority patent/US6731167B2/en
Publication of JP2002111415A publication Critical patent/JP2002111415A/ja
Priority to US10/799,673 priority patent/US6900694B2/en
Priority to US11/130,120 priority patent/US20050206456A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/20—Gain control characterized by the position of the detection
    • H03G2201/206—Gain control characterized by the position of the detection being in radio frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/30—Gain control characterized by the type of controlled signal
    • H03G2201/307—Gain control characterized by the type of controlled signal being radio frequency signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/40—Combined gain and bias control

Abstract

(57)【要約】 【課題】 部品点数を低減する。トランジスタの閾値電
圧Ｖthの変化に対応してバイアス抵抗比を調整する。 【解決手段】 複数の増幅系を有する高周波電力増幅装
置であって、各増幅系は、増幅されるべき信号が供給さ
れる入力端子と、出力端子と、バイアス端子と、上記入
力端子と上記出力端子の間に順次従属接続される複数の
増幅段と、バイアス端子と各増幅段にそれぞれ接続さ
れ、増幅段にバイアス電位を印加するバイアス回路とを
有し、増幅段は、その段へ供給される入力信号及びバイ
アス電位を受ける制御端子と、その段の出力信号を送出
する第１の端子とを含み、各増幅系の初段増幅段と第２
段増幅段は、単一の半導体チップにモノリシックに形成
され、初段増幅段と第２段増幅段のバイアス回路を構成
するバイアス抵抗の一部が上記半導体チップにモノリシ
ックに形成されていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の増幅系を有
する高周波電力増幅装置（高周波電力増幅モジュール）
及びその高周波電力増幅装置を組み込んだ無線通信機に
係わり、例えば、通信周波数帯が異なる複数の通信機能
を有する多バンド通信方式のセルラー携帯電話機に適用
して有効な技術に関する。
【０００２】
【従来の技術】近年、北米セルラー市場においては、従
来から使用されている北米全土をカバーするアナログ方
式のＡＭＰＳ（Advanced Mobile phone Servic）と、Ｔ
ＤＭＡ（time division multiple access），ＣＤＭＡ
（code division multiple access）等デジタル方式を
一つの携帯電話に組み込んだいわゆるデュアルモード携
帯電話機が使用されている。
【０００３】一方、欧州等においては、ＴＤＭＡ技術と
ＦＤＤ（frequency division duplex：周波数分割双方
向）技術を使うＧＳＭ（Global System for Mobile Com
munication）方式とＤＣＳ（Digital Cellular Syste
m）方式が使用されている。
【０００４】日経ＢＰ社発行「日経エレクトロニクス」
1999年７月26日号〔no.748〕、P140〜P153には、使用周
波数が８００〜９００ＭＨｚのＧＳＭと、使用周波数が
１．７〜１．８ＧＨｚのＤＣＳを一体化したデュアルモ
ードの携帯電話について記載されている。同文献には、
受動部品を集積して回路全体を小型化する多層セラミッ
クス・デバイスについて記載されている。
【０００５】また、デュアルバンド向けＲＦパワーモジ
ュールについては、株式会社日立製作所半導体グループ
発行、「ＧＡＩＮ」、Ｎｏ．１３１、２０００．１に記
載されている。
【０００６】
【発明が解決しようとする課題】高度情報通信により携
帯電話もより一層多機能化が図られている。このため、
携帯電話に組み込まれる高周波電力増幅装置（高周波電
力増幅モジュール）もそれに追従して多機能になってい
る。特に、複数の通信モード（含む通信バンド）を有す
る高周波電力増幅装置においては、シングル通信モード
製品に比較して組み立て部品数が多くなり、装置が大型
化し製品コストが高騰する。
【０００７】そこで、本発明者等は高周波電力増幅装置
の外形の小型化を図るため、搭載するチップ抵抗の数を
低減することを検討した。
【０００８】図２３はＧＳＭ方式とＤＣＳ方式を組み込
んだ従来のデュアルバンド型の高周波電力増幅モジュー
ルの等価回路と半導体チップ等との関係を示す回路図で
ある。高周波電力増幅装置は、第１の増幅系としてＧＳ
Ｍ用の増幅系ｅと、第２の増幅系としてＤＣＳ用の増幅
系ｆを有している。
【０００９】ＧＳＭ用の増幅系ｅは、入力端子（Ｐin−
ＧＳＭ）と出力端子（Ｐout−ＧＳＭ）間に、トランジ
スタＱ１，Ｑ２，Ｑ３を順次従属接続した３段構成〔初
段増幅段，第２段増幅段，３段目増幅段（最終段増幅
段）〕になっている。
【００１０】各トランジスタＱ１，Ｑ２，Ｑ３は、ＭＯ
ＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-T
ransistor）で構成され、制御端子であるゲート電極に
信号とバイアス電位が印加される。バイアス電位はバイ
アス端子（Ｖapc−ＧＳＭ：オートパワーコントロール
端子）に印加され、バイアス抵抗Ｒ１〜Ｒ５によってそ
れぞれの制御端子に所定のバイアス電位を印加するよう
になっている。
【００１１】また、各トランジスタＱ１，Ｑ２，Ｑ３の
第１の端子（ドレイン電極）には電源電位（Ｖdd−ＧＳ
Ｍ）が供給されるとともに、第１の端子に増幅信号が出
力される。トランジスタの第２の端子（ソース電極）は
基準電位（グランド）が供給される。なお、Ｌ１〜Ｌ７
は整合回路である。
【００１２】ＤＣＳ用の増幅系ｆは、上記ＧＳＭ用の増
幅系ｅと同じ構成になっている。即ち、入力端子（Ｐin
−ＤＣＳ）と出力端子（Ｐout−ＤＣＳ）間に、トラン
ジスタＱ４，Ｑ５，Ｑ６を順次従属接続した３段構成
〔初段増幅段，第２段増幅段，３段目増幅段（最終段増
幅段）〕になっている。
【００１３】各トランジスタＱ４，Ｑ５，Ｑ６は、ＭＯ
ＳＦＥＴで構成され、制御端子であるゲート電極に信号
とバイアス電位が印加される。バイアス電位はバイアス
端子（Ｖapc−ＤＣＳ）に印加され、バイアス抵抗Ｒ６
〜Ｒ１０によってそれぞれの制御端子に所定のバイアス
電位を印加するようになっている。
【００１４】また、各トランジスタＱ４，Ｑ５，Ｑ６の
第１の端子（ドレイン電極）には電源電位（Ｖdd−ＤＣ
Ｓ）が供給されるとともに、第１の端子に増幅信号が出
力される。トランジスタの第２の端子（ソース電極）は
基準電位（グランド）が供給される。なお、Ｌ８〜Ｌ１
４は整合回路である。
【００１５】ＧＳＭ用の増幅系ｅ及びＤＣＳ用の増幅系
ｆのトランジスタＱ１，Ｑ２は、単一の半導体チップ内
に組み込まれたモノリシック構成になっている。しか
し、このような構成では、バイアス抵抗が外付け部品と
なり、高周波電力増幅装置の小型化を妨げている。ま
た、半導体チップにおいては、ＧＳＭ用の増幅系ｅ及び
ＤＣＳ用の増幅系ｆは、共に初段増幅段と２段増幅段が
ワンチップ化されているが、２増幅系であることから、
半導体チップは２個必要となり高周波電力増幅装置の小
型化を妨げている。
【００１６】一方、増幅段を構成するトランジスタにお
いては、生産ロット毎にトランジスタの閾値電圧Ｖthが
微妙に不均一になり（バラツキ）、このためロット毎に
バイアス回路を構成する抵抗のバイアス抵抗比を変更す
る必要がある。この方法はロット毎にチップ抵抗を選択
使用しなければならず、製造作業が面倒になる。
【００１７】本発明の目的は、小型の高周波電力増幅装
置及びその高周波電力増幅装置を組み込んだ無線通信機
を提供することにある。
【００１８】本発明の他の目的は、トランジスタの閾値
電圧Ｖthの変化に対応してバイアス抵抗比を容易に調整
できる技術を提供することにある。
【００１９】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２１】（１）複数の増幅系を有する高周波電力増
幅装置であって、上記各増幅系は、増幅されるべき信号
が供給される入力端子と、出力端子と、バイアス端子
と、上記入力端子と上記出力端子の間に順次従属接続さ
れる複数の増幅段と、上記バイアス端子と上記各増幅段
にそれぞれ接続され、上記増幅段にバイアス電位を印加
するバイアス回路とを有し、上記増幅段は、その段へ供
給される入力信号及び上記バイアス電位を受ける制御端
子と、その段の出力信号を送出する第１の端子とを含
み、上記各増幅系の初段増幅段と第２段増幅段は、単一
の半導体チップにモノリシックに形成され、上記初段増
幅段と第２段増幅段のバイアス回路を構成するバイアス
抵抗の一部が上記半導体チップにモノリシックに形成さ
れていることを特徴とする。
【００２２】上記半導体チップの表面に配置される上記
初段増幅段と第２段増幅段の端子は、同一方向に沿って
上記制御端子と上記第１の端子が交互に配置されてい
る。
【００２３】上記半導体チップの表面に設けられている
上記第２段増幅段の制御端子に接続されるワイヤと、上
記第２段増幅段の第１の端子に接続されるワイヤは、相
互に直交する方向または交差する方向に延在している。
【００２４】上記各増幅系の初段増幅段または初段増幅
段と第２段増幅段のバイアス抵抗比は調整可能になって
いる。即ち、上記各増幅系の初段増幅段または初段増幅
段と第２段増幅段のバイアス抵抗比は、上記半導体チッ
プの表面に形成した複数のバイアス抵抗相互を、電気的
接続体で接続しないことを含む電気的接続体の接続位置
の選択によって調整されている。
【００２５】このような高周波電力増幅装置は無線通信
機に組み込まれ、デュアルバンド通信が行える。
【００２６】前記（１）の手段によれば、（ａ）各増幅
系の初段増幅段と第２段増幅段は、単一の半導体チップ
にモノリシックに形成されていることから、個別の半導
体チップを組み込む構造に比較して小型化が図れる。ま
た、上記初段増幅段と第２段増幅段のバイアス回路を構
成するバイアス抵抗の一部は上記半導体チップにモノリ
シックに形成されていることから、チップ抵抗をそれぞ
れ搭載する構造に比較して高周波電力増幅装置の小型化
を図ることができる。
【００２７】（ｂ）上記（１）に示すように、各増幅系
の初段増幅段と第２段増幅段を単一の半導体チップにモ
ノリシックに形成すること、初段増幅段と第２段増幅段
のバイアス回路を構成するバイアス抵抗の一部を半導体
チップにモノリシックに形成することによって部品点数
の低減を図ることができ、高周波電力増幅装置の小型化
及び製造コストの低減を図ることができる。
【００２８】（ｃ）半導体チップの表面に配置される初
段増幅段と第２段増幅段の端子は、同一方向に沿って制
御端子（例えば、ゲート電極）と第１の端子（例えば、
ドレイン電極）が交互に配置されるため、初段増幅段の
出力を取り出す方向（ワイヤ延在方向）と第２段増幅段
の出力を取り出す方向（ワイヤ延在方向）が近接して隣
り合って並ぶことがなく、ワイヤ間の相互誘導作用によ
る利得の低下やアイソレーションの低下を防止すること
ができる。
【００２９】（ｄ）半導体チップの表面に設けられてい
る第２段増幅段の制御端子に接続される入力用のワイヤ
と、第２段増幅段の第１の端子に接続される出力用のワ
イヤは、相互に交差または直交する方向に延在している
ことから、クロストークを抑えることができる。
【００３０】（ｅ）トランジスタの閾値電圧Ｖth別にボ
ンディングプログラムを設定しておき、この設定プログ
ラムに基づいて電気的接続体（ボンディングワイヤ）で
所定バイアス抵抗間を接続する（電気的接続体で接続し
ないことも含む）ことによって、所定のバイアス抵抗比
を得ることができる。半導体チップにオンチップで形成
された導体層によるバイアス抵抗の抵抗値精度は５％以
内に形成できる。従って、各トランジスタに対して最適
なバイアス電位の設定が可能になり、トランジスタの動
作点が安定する。この結果、パワー制御曲線のバラツキ
（Ｖapc−Ｐout）が低減でき特性が向上する。
【００３１】（ｆ）上記（ａ）〜（ｅ）に記載される効
果を有する高周波電力増幅装置を組み込んだ無線通信機
は、高性能なデュアルバンド通信が可能になるととも
に、安価で小型化なものとなる。
【００３２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３３】（実施形態１）本実施形態１では、ＧＳＭ
用の増幅系とＤＣＳ用の増幅系を有する高周波電力増幅
装置と、その高周波電力増幅装置を組み込んだ無線通信
機に本発明を適用した例について説明する。
【００３４】高周波電力増幅装置（高周波電力増幅モジ
ュール）２０は、図３の平面図、図４の側面図及び図５
の正面図に示すように外観的には偏平な矩形体構造にな
っている。なお、図６は高周波電力増幅装置の底面の電
極パターンを透視的に示す模式的平面図である。
【００３５】高周波電力増幅装置２０は、板状の配線基
板からなるモジュール基板２１と、このモジュール基板
２１の一面側（主面側）に重ねて取り付けられたキャッ
プ２２とによって偏平矩形体構造のパッケージ２３が構
成された構造になっている。前記キャップ２２は電磁シ
ールド効果の役割を果たす金属製になっている。前記モ
ジュール基板２１の配線パターンやモジュール基板２１
に搭載される半導体増幅素子を含む電子部品によって、
図７に示すような回路を構成するようになっている。
【００３６】図３及び図６に示すように、高周波電力増
幅装置２０の周面から底面に掛けてそれぞれ外部電極端
子が設けられている。この外部電極端子は、表面実装型
となり、モジュール基板２１に形成された配線とこの配
線の表面に形成されたソルダーによって形成されてい
る。１，２，７，８はノンコンタクト端子（Ｎ／Ｃ）、
３はＰout−ＤＣＳ用端子、４はＶdd−ＤＣＳ用端子、
５はＶdd−ＧＳＭ用端子、６はＰout−ＧＳＭ用端子、
９はＰin−ＧＳＭ用端子、１０はＶapc−ＧＳＭ用端
子、１１はＶapc−ＤＣＳ用端子、１２はＰin−ＤＣＳ
用端子、ＧはＧＮＤ用端子である。
【００３７】図７に示すように、高周波電力増幅装置
は、ＧＳＭ用の増幅系ｅとＤＣＳ用の増幅系ｆを有す
る。増幅系ｅ及び増幅系ｆは、それぞれ使用する電子部
品の性能は異なるものもあるが、回路構成は同一となっ
ている。従って、増幅系ｅの説明において、増幅系ｅに
対応する増幅系ｆの部品の記号を括弧内に示し、増幅系
ｆの説明とする。
【００３８】増幅系ｅでの外部電極端子は、入力端子と
してのＰin−ＧＳＭ（増幅系ｆではＰin−ＤＣＳ）、出
力端子としてのＰout−ＧＳＭ（増幅系ｆではＰout−Ｄ
ＣＳ）、第１基準電位（電源電位）としてのＶdd−ＧＳ
Ｍ（増幅系ｆではＶdd−ＤＣＳ）、バイアス端子として
のＶapc−ＧＳＭ（増幅系ｆではＶapc−ＤＣＳ）であ
る。また、第２基準電位としてのＧＮＤ用端子が設けら
れている。
【００３９】Ｐin−ＧＳＭ（Ｐin−ＤＣＳ）とＰout−
ＧＳＭ（Ｐout−ＤＣＳ）との間には３段の増幅段が従
属接続されている。初段増幅段，第２段増幅段及び第３
段増幅段（最終段増幅段）は、いずれもトランジスタＱ
１，Ｑ２，Ｑ３（Ｑ４，Ｑ５，Ｑ６）で構成されてい
る。
【００４０】各増幅段を構成するトランジスタのそれぞ
れは、その段への入力信号及びバイアス電位を受ける制
御端子（ゲート電極）と、その段の出力信号を送出する
第１の端子（ドレイン電極）と、その段のための基準電
位（ＧＮＤ電位）を受けるための第２の端子（ソース電
極）とからなっている。
【００４１】Ｐin−ＧＳＭ（Ｐin−ＤＣＳ）は整合回路
Ｌ１（Ｌ８）を介してトランジスタＱ１（Ｑ４）のゲー
ト電極に接続されている。増幅系は３段構成であること
から第２段のトランジスタ及び第３段のトランジスタの
ゲート電極は共に前段のトランジスタのドレイン電極に
整合回路Ｌ３（Ｌ１０），Ｌ５（Ｌ１２）を介して接続
されている。最終段増幅段である出力段となるトランジ
スタＱ３（Ｑ６）のドレイン電極は整合回路Ｌ７（Ｌ１
４）を介してＰout−ＧＳＭ（Ｐout−ＤＣＳ）に接続さ
れている。
【００４２】各トランジスタＱ１，Ｑ２，Ｑ３のドレイ
ン電極は整合回路Ｌ２，Ｌ４，Ｌ６（Ｌ９，Ｌ１１，Ｌ
１３）を介してＶdd−ＧＳＭ（Ｖdd−ＤＣＳ）に接続さ
れている。
【００４３】各トランジスタＱ１，Ｑ２，Ｑ３のゲート
電極はＶapc−ＧＳＭ（Ｖapc−ＤＣＳ）に接続されてい
る。これらゲート電極とＶapc−ＧＳＭ（Ｖapc−ＤＣ
Ｓ）との間には、それぞれのゲート電極に印加するバイ
アス電位を制御するためのバイアス回路が設けられてい
る。バイアス回路は、分圧抵抗を形成するバイアス抵抗
Ｒ１〜Ｒ５（Ｒ６〜Ｒ１０）によって形成されている。
【００４４】図７において破線枠で示す部分が半導体チ
ップ（ＦＥＴチップ）２５である。この半導体チップ２
５には、ＧＳＭ用の増幅系ｅのトランジスタＱ１，Ｑ２
と、これらトランジスタＱ１，Ｑ２のバイアス抵抗比を
決めるバイアス抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５と、
ＤＣＳ用の増幅系ｆのトランジスタＱ４，Ｑ５と、これ
らトランジスタＱ４，Ｑ５のバイアス抵抗比を決めるバ
イアス抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０がモノリシ
ックに組み込まれている。これにより、部品点数の低減
を図ることができ、高周波電力増幅装置の小型化及び製
造コストの低減を図ることができる。
【００４５】一方、これが本発明の特徴の一つである
が、本実施形態１では、トランジスタの閾値電圧Ｖthの
バラツキに対応させて、組立時バイアス抵抗比を変える
ことができる構成になっている。即ち、図１はトランジ
スタＱ１のバイアス回路部分に本発明を適用した例を示
す模式図である。点線枠で囲まれた部分がバイアス抵抗
比補正部である。このバイアス抵抗比補正部には、相互
に電気的に接触しない状態で５個のボンディング部Ｗp
a，Ｗpb，Ｗpc，Ｗpd，Ｗpeが直列に配置されている。
これらボンディング部は導体層からなるとともに、半導
体チップ２５の表面に形成されている。これらボンディ
ング部Ｗpa，Ｗpb，Ｗpc，Ｗpdは、隣接するボンディン
グ部間に導電体からなる電気的接続体４０を固定するこ
とによって隣接するボンディング部のみが電気的に接続
できる構成、即ち調整可能（プログラマブル）な構成に
なっている。図１において、接続箇所は（ａ），
（ｂ），（ｃ）で示してあり、例えば、図１では接続箇
所（ａ）に電気的接続体４０が固定され（図２参照）、
ＷpcとＷpdが電気的に接続された状態を示す。また、ボ
ンディング部Ｗpa，Ｗpb，Ｗpc，Ｗpd，Ｗpeの側方には
抵抗素子Ｒ３−１，Ｒ３−２，Ｒ３−３が設けられてい
る。
【００４６】ボンディング部Ｗpa，Ｗpb，Ｗpc，Ｗpd，
Ｗpe及び抵抗素子Ｒ３−１，Ｒ３−２，Ｒ３−３は符号
は付さない配線によって以下のように結線されている。
Ｖapc（Ｖapc−ＧＳＭ）はＷpbに配線を介して接続さ
れ、Ｗpeはバイアス抵抗Ｒ２に配線を介して接続されて
いる。抵抗素子Ｒ３−３の一端は配線を介してボンディ
ング部Ｗpbに接続され、他端は配線を介してボンディン
グ部Ｗpcに接続されている。抵抗素子Ｒ３−２の一端は
配線を介してボンディング部Ｗpcに接続され、他端は配
線を介してボンディング部Ｗpdに接続されている。ま
た、ボンディング部Ｗpaとボンディング部Ｗpdは別の配
線によって接続されている。抵抗素子Ｒ３−１の一端は
配線を介してボンディング部Ｗpdに接続され、他端は配
線を介してボンディング部Ｗpeに接続されている。
【００４７】従って、バイアス抵抗比の調整は図１に示
すように、（ａ）〜（ｄ）の４形態の調整が可能にな
る。図１に示すように、接続形態（ａ）は接続箇所
（ａ）に電気的接続体を固定した場合であり、バイアス
抵抗比は、Ｒ１／〔Ｒ１＋Ｒ２＋（Ｒ３−１）〕にな
る。接続形態（ｂ）は接続箇所（ｂ）に電気的接続体を
固定した場合であり、バイアス抵抗比は、Ｒ１／〔Ｒ１
＋Ｒ２＋（Ｒ３−１）＋（Ｒ３−２）〕になる。接続形
態（ｃ）は接続箇所（ｃ）に電気的接続体を固定した場
合であり、バイアス抵抗比は、Ｒ１／〔Ｒ１＋Ｒ２＋
（Ｒ３−１）＋（Ｒ３−３）〕になる。接続形態（ｄ）
は電気的接続体をボンディングしない場合であり、バイ
アス抵抗比は、Ｒ１／〔Ｒ１＋Ｒ２＋（Ｒ３−１）＋
（Ｒ３−２）＋（Ｒ３−３）〕になる。
【００４８】ここで、電気的接続体４０の接続について
説明する。図８は高周波電力増幅装置の製造の一部のプ
ロセスステップ（Ｓ）、即ちプローブ検査（Ｓ３１１）
からダイシング・チップ選別（Ｓ３１２），チップ搭載
（Ｓ３１３），抵抗選択（Ｓ３１４）に至るステップを
示すフローチャートである。
【００４９】図示しない半導体基板の表面に縦横に半導
体素子を形成した後、この半導体素子の特性を検査（プ
ローブ検査）し、つぎに前記半導体基板を縦横に切断
（ダイシング）し、上記プローブ検査で良品と判定され
た半導体素子（半導体チップ）のみ使用することにす
る。
【００５０】つぎに、前述したモジュール基板２１の所
定箇所に半導体チップを搭載するとともに、上記半導体
チップのトランジスタの閾値電圧Ｖthに対応して、電気
的接続体４０の固定位置を選択する。この例では、図１
２に示すように、ＧＳＭ用の増幅系ｅのトランジスタＱ
１と、ＤＣＳ用の増幅系ｆのトランジスタＱ４のバイア
ス抵抗比を調整可能としてある。
【００５１】トランジスタの閾値電圧Ｖthは、図１０の
グラフに示すように、製造ロットによって微妙に閾値電
圧のずれ（ΔＶth）を生じる。そこで、図１１に示すよ
うに、閾値電圧Ｖthの数値に対応して４つの接続形態を
とり、所定のバイアス抵抗比を得る。即ち閾値電圧Ｖth
が（１）〜（２）の範囲の数値である場合、接続位置は
図１で示す（ａ）の位置を選択する。同様に閾値電圧Ｖ
thが（３）〜（４）の場合は接続位置は図１で示す
（ｂ）の位置を選択し、閾値電圧Ｖthが（５）〜（６）
の場合は接続位置は図１で示す（ｃ）の位置を選択す
る。また、閾値電圧Ｖthが（７）〜（８）の場合は形態
（ｄ）に示すように、電気的接続体を何処にも接続しな
いことにする。上記（１）〜（２）等の数値は特に明示
しないが、それぞれ適当な数値を選択するものである。
図２は（ａ）に電気的接続体４０が接続された状態を示
すものである。この電気的接続体４０は、ネイルヘッド
ボンディング後、ワイヤをボール部分近傍で切断させた
ものである。
【００５２】このように電気的接続体の位置選択による
接続と、接続せずの方法によってバイアス抵抗比を補正
することができ、トランジスタＱ１，Ｑ４の閾値電圧Ｖ
thのバラツキを補償することができる。このバイアス抵
抗比の調整は、最終段増幅段は行わないが、第２段増幅
段のトランジスタに対しても行うようにしてもよい。
【００５３】図９は半導体チップ２５の概要を示す平面
図である。この図は、図１２も同様であるが、ＧＳＭ用
及びＤＣＳ用の初段トランジスタ（１stＦＥＴ）と、第
２段トランジスタ（２ndＦＥＴ）のゲート電極（Ｇ）と
ドレイン電極（Ｄ）を示す。また、図が煩雑になること
から一部は表示せず、かつまたバイアス抵抗比補正部の
各部については符号は付してない。
【００５４】また、これも本発明の特徴の一つである
が、１stＦＥＴと２ndＦＥＴのゲート電極（Ｇ）及びド
レイン電極（Ｄ）は、同一方向に沿って交互に配置した
レイアウトになっている。このようなレイアウトにする
ことによって、１stＦＥＴ（初段増幅段）の出力を取り
出す方向（ワイヤ延在方向）と２ndＦＥＴ（第２段増幅
段）の出力を取り出す方向（ワイヤ延在方向）が近接し
て隣り合って並ぶことがなくなり（図１３参照）、ワイ
ヤ間の相互誘導作用による利得の低下やアイソレーショ
ンの低下を防止することができる。即ち、アイソレーシ
ョンの低下を抑止することができ、ワイヤ間の相互誘導
作用による利得の低下を防止することができる。
【００５５】また、これも本発明の特徴の一つである
が、図１３及び図１４（ａ）に示すように、ＧＳＭ用の
増幅系の２ndＦＥＴ（Ｑ２）及びＤＣＳ用の増幅系の２
ndＦＥＴ（Ｑ５）においては、ゲート電極に接続される
ワイヤ４１の延在方向と、ドレイン電極に接続されるワ
イヤ４１の延在方向は相互に直交するようになってい
る。この結果、入力電力と出力電力との間でのクロスト
ークを抑えることができる。なお、両ワイヤを相互に直
交させなくとも、直交に近い交差状態としてもクロスト
ークの抑止は可能である。ワイヤ４１の他端は配線の一
部に設けられたワイヤボンディングパッド４２に接続さ
れている。
【００５６】また、本実施形態１の半導体チップにおい
て、図９に示すように、初段増幅段のトランジスタ（１
ｓｔＦＥＴ）Ｑ１と、第２段増幅段のトランジスタ（２
ｎｄＦＥＴ）Ｑ２の方向が同一になっている。これによ
り、電気特性（Ｖth対ドレイン電流特性）のバラツキが
小さくなる。即ち、１ｓｔＦＥＴと２ｎｄＦＥＴの電流
が流れるドレイン・ソース方向を直交させると、半導体
基板の結晶軸が９０°変わることになり、熱処理によっ
て特性がばらつきやすくなる。
【００５７】なお、図１４（ｂ）はＧＳＭ用の１stＦＥ
Ｔと２ndＦＥＴを単一の半導体チップに組み込み、ＤＣ
Ｓ用の１stＦＥＴと２ndＦＥＴを単一の半導体チップに
組み込んだ場合においては、１stＦＥＴと２ndＦＥＴと
の間にＧＮＤ配線を設けてワイヤ間の相互誘導作用によ
る利得の低下を防止する構成とすることができる。しか
し、この構成は、二つの増幅系を単一の半導体チップに
組み込む本例にはそのまま適用することができない。そ
こで、本実施形態１では図１４（ａ）に示すような構成
にする。
【００５８】このような、高周波電力増幅装置は、図１
５に示すように無線通信機に組み込まれて使用される。
図１５はデュアルバンド無線通信機の一部を示すブロッ
ク図であり、高周波信号処理ＩＣ（ＲＦlinear）５０か
らアンテナ（Ａntenna）５１までの部分を示す。なお、
図１５では、高周波電力増幅装置の増幅系はＧＳＭ用の
増幅系と、ＤＣＳ用の増幅系の二つを別けて示してあ
り、その増幅器をＰＡ（パワーアンプ）２０ａ，２０ｂ
として示してある。
【００５９】アンテナ５１はアンテナ送受信切替器５２
のアンテナ端子Antenaに接続されている。アンテナ送受
信切替器５２は、ＰＡ２０ａ，２０ｂの出力を入力する
端子Ｐout１，Ｐout２と、受信端子ＲＸ１，ＲＸ２と、
制御端子contorol１，contorol２とを有している。
【００６０】高周波信号処理ＩＣ５０からのＧＳＭ用の
信号はＰＡ２０ａに送られ、Ｐout１に出力される。Ｐ
Ａ２０ａの出力はカプラー５４ａによって検出され、こ
の検出信号は自動出力制御回路（ＡＰＣ回路）５３にフ
ィードバックされる。ＡＰＣ回路５３は上記検出信号を
基に動作してＰＡ２０ａを制御する。
【００６１】また、同様に高周波信号処理ＩＣ５０から
のＤＣＳ用の信号はＰＡ２０ｂに送られ、Ｐout２に出
力される。ＰＡ２０ｂの出力はカプラー５４ｂによって
検出され、この検出信号はＡＰＣ回路５３にフィードバ
ックされる。ＡＰＣ回路５３は上記検出信号を基に動作
してＰＡ２０ｂを制御する。
【００６２】アンテナ送受信切替器５２はデュプレクサ
ー５５を有している。このデュプレクサー５５は端子有
し、１端子は上記アンテナ端子Antenaに接続され、他の
２端子の内一方はＧＳＭ用の送信受信切替スイッチ５６
ａに接続され、他方はＤＣＳ用の送信受信切替スイッチ
５６ｂに接続されている。
【００６３】送信受信切替スイッチ５６ａのａ接点はフ
ィルター５７ａを介してＰout１に接続されている。送
信受信切替スイッチ５６ａのｂ接点は容量Ｃ１を介して
受信端子ＲＸ１に接続されている。送信受信切替スイッ
チ５６ａは制御端子contorol１に入力される制御信号に
よってａ接点またはｂ接点との電気的接続の切替えが行
われる。
【００６４】また、送信受信切替スイッチ５６ｂのａ接
点はフィルター５７ｂを介してＰout２に接続されてい
る。送信受信切替スイッチ５６ｂのｂ接点は容量Ｃ２を
介して受信端子ＲＸ２に接続されている。送信受信切替
スイッチ５６ｂは制御端子contorol２に入力される制御
信号によってａ接点またはｂ接点との電気的接続の切替
えが行われる。
【００６５】受信端子ＲＸ１と高周波信号処理ＩＣ５０
との間には、フィルター６０ａと低雑音アンプ（ＬＮ
Ａ）６１ａが順次接続されている。また、受信端子ＲＸ
２と高周波信号処理ＩＣ５０との間には、フィルター６
０ｂと低雑音アンプ（ＬＮＡ）６１ｂが順次接続されて
いる。
【００６６】この無線通信機によってＧＳＭ通信及びＤ
ＣＳ通信が可能になる。
【００６７】本実施形態１によれば以下の効果を有す
る。
【００６８】（１）ＧＳＭ用の増幅系ｅ及びＤＣＳ用の
増幅系ｆの初段増幅段（トランジスタＱ１，Ｑ４）と第
２段増幅段（トランジスタＱ２，Ｑ５）は、単一の半導
体チップ２５にモノリシックに形成されていることか
ら、個別の半導体チップを組み込む構造に比較して小型
化が図れる。また、上記初段増幅段と第２段増幅段のバ
イアス回路を構成するバイアス抵抗の一部は上記半導体
チップ２５にモノリシックに形成されていることから、
チップ抵抗をそれぞれ搭載する構造に比較して高周波電
力増幅装置の小型化を図ることができる。
【００６９】（２）上記（１）に示すように、ＧＳＭ用
の増幅系ｅ及びＤＣＳ用の増幅系ｆの初段増幅段と第２
段増幅段を単一の半導体チップ２５にモノリシックに形
成すること、初段増幅段と第２段増幅段のバイアス回路
を構成するバイアス抵抗の一部を半導体チップ２５にモ
ノリシックに形成することによって部品点数の低減を図
ることができ、高周波電力増幅装置の小型化及び製造コ
ストの低減を図ることができる。
【００７０】（３）半導体チップ２５の表面に配置され
る初段増幅段と第２段増幅段の端子は、同一方向に沿っ
て制御端子（例えば、ゲート電極）と第１の端子（例え
ば、ドレイン電極）が交互に配置されるため、初段増幅
段の出力を取り出す方向（ワイヤ延在方向）と第２段増
幅段の出力を取り出す方向（ワイヤ延在方向）が近接し
て隣り合って並ぶことがなく、ワイヤ４１間の相互誘導
作用による利得の低下やアイソレーションの低下を防止
することができる。
【００７１】（４）半導体チップ２５の表面に設けられ
ている第２段増幅段の制御端子に接続される入力用のワ
イヤ４１と、第２段増幅段の第１の端子に接続される出
力用のワイヤ４１は、相互に交差または直交する方向に
延在していることから、クロストークを抑えることがで
きる。
【００７２】（５）トランジスタの閾値電圧Ｖth別にボ
ンディングプログラムを設定しておき、この設定プログ
ラムに基づいて電気的接続体（ボンディングワイヤ）４
０で所定バイアス抵抗間を接続する（電気的接続体で接
続しないことも含む）ことによって、所定のバイアス抵
抗比を得ることができる。半導体チップ２５にオンチッ
プで形成された導体層によるバイアス抵抗の抵抗値精度
は５％以内に形成できる。従って、各トランジスタに対
して最適なバイアス電位の設定が可能になり、トランジ
スタの動作点が安定する。この結果、パワー制御曲線の
バラツキ（Ｖapc−Ｐout）が低減でき特性が向上する。
【００７３】（６）上記（１）〜（５）に記載される効
果を有する高周波電力増幅装置を組み込んだ無線通信機
は、高性能なデュアルバンド通信が可能になるととも
に、安価で小型化なものとなる。
【００７４】本実施形態１では、増幅段を構成する半導
体増幅素子（トランジスタ）としてＭＯＳ（Metal Oxid
e Semiconductor）ＦＥＴを用いた例について説明した
が、他のトランジスタでもよい。例えば、トランジスタ
として、シリコンバイポーラトランジスタ，ＧａＡｓ−
ＭＥＳ（Metal-Semiconductor）ＦＥＴ，ＨＢＴ（Heter
o Junction Bipolar Transistor），ＨＥＭＴ（High El
ectron Mobility Transistor），Ｓｉ−ＧｅＦＥＴ等で
あってもよい。特に高性能のトランジスタは出力段を構
成する最終段増幅段に用いると効果が高い。ここで、Ｈ
ＢＴとＳｉ−ＧｅＦＥＴについて簡単に説明する。
【００７５】図１６及び図１７はＨＢＴのそれぞれ断面
図である。半絶縁性ＧａＡｓ基板６５上には、ｎ+型Ｇ
ａＡｓサブコレクタ層６６が設けられているとともに、
このｎ+型ＧａＡｓサブコレクタ層６６上にｎ型ＧａＡ
ｓコレクタ層６７が設けられている。また、前記ｎ型Ｇ
ａＡｓコレクタ層６７は選択的に途中深さまでエッチン
グ除去され一部に突出したメサ部を有している。前記メ
サ部から外れた薄いｎ型ＧａＡｓコレクタ層６７が形成
されている領域において、部分的にｎ型ＧａＡｓコレク
タ層６７がエッチング除去され、この除去部分にはコレ
クタ電極７５が設けられている。
【００７６】前記メサ部上にはｐ+型ＧａＡｓベース層
６８，ｎ型ＩｎＧａＰエミッタ層６９，ｎ+型ＧａＡｓ
キャップ層７０が順次重なるように設けられている。ｐ
+型ＧａＡｓベース層６８とｎ型ＩｎＧａＰエミッタ層
６９は略同じ大きさで一致して重なっているが、ｎ+型
ＧａＡｓキャップ層７０はメサ部分の中央に細長矩形状
に形成されている。
【００７７】前記ｎ+型ＧａＡｓキャップ層７０から外
れたメサ領域において、選択的にｎ型ＩｎＧａＰエミッ
タ層６９およびｎ+型ＧａＡｓキャップ層７０がエッチ
ング除去されてコンタクト穴が設けられ、このコンタク
ト穴部分にはベース電極７１が設けられている。
【００７８】また、前記半絶縁性ＧａＡｓ基板６５の上
面は表面を保護する絶縁膜７２で覆われている。絶縁膜
７２は部分的にエッチング除去されてコンタクト穴が設
けられ、ＨＢＴの各電極が電気的に接触する。前記最上
層の絶縁膜が形成される前、前記ｎ+型ＧａＡｓキャッ
プ層７０上にはエミッタ電極７３（図では２層になって
いる）が形成される。そして、コンタクト穴形成後の配
線金属７４の形成によって、各配線金属７４はエミッタ
電極７３，ベース電極７１，コレクタ電極７５に接続さ
れる。
【００７９】また、ＨＢＴの製造において、ｎ型ＧａＡ
ｓコレクタ層６７やｎ+型ＧａＡｓサブコレクタ層６６
はエッチングによってアイソレーション溝７６が設けら
れる。このアイソレーション溝７６は半絶縁性ＧａＡｓ
基板６５の表層部分にまで達する。このアイソレーショ
ン溝７６の底にはエッチングストッパとして金属層７７
が設けられる。半絶縁性ＧａＡｓ基板６５の裏面にはコ
ンタクト用の穴７８が設けられる。この穴７８は前記金
属層７７が底となるように形成される。配線金属７４
は、絶縁膜７２に設けられた穴に充填された導通用配線
７９を介して上記金属層７７に電気的に接続される。ま
た、半絶縁性ＧａＡｓ基板６５の裏面にも電極８０が設
けられることから、この電極８０は金属層７７及び導通
用配線７９を介してエミッタ電極７３に接続される。な
お、図において８１は抵抗体である。
【００８０】図１８はＳｉ−ＧｅＦＥＴを示す模式的断
面図である。Ｓｉ−ＧｅＦＥＴ100は、図１に示すよう
に、Ｓｉ基板１０１の上表面（主面）にＳｉ1-xＧｅ
x（０≦ｘ≦１）からなるＳｉＧｅ歪み印加層１０２，
歪みＳｉチャネル層１０４を順次積層成長させた構造に
なっている。また、Ｓｉ基板１０１の表層部において、
その内部にＳｉＯ2絶縁層１０３を有する構造になって
いる。
【００８１】また、前記歪みＳｉチャネル層１０４，Ｓ
ｉＧｅ歪み印加層１０２およびＳｉＯ2絶縁層１０３上
のＳｉ層部分には貫通しかつ底が前記ＳｉＯ2絶縁層１
０３に到達する素子分離絶縁領域１０５が形成されてい
る。前記素子分離絶縁領域１０５に囲まれる素子形成領
域１２１には、電界効果型トランジスタのソース領域や
ドレイン領域を構成する一対の拡散領域１０８が設けら
れている。
【００８２】また、前記一対の拡散領域１０８間の歪み
Ｓｉチャネル層１０４の表面にはゲート酸化膜１０６が
設けられている。このゲート酸化膜１０６の上にはゲー
ト電極１０７が設けられ、ゲート酸化膜１０６およびゲ
ート電極１０７の両端には絶縁体からなる側壁(サイド
ウォール１２２が設けられている。前記拡散領域１０８
は前記ゲート酸化膜１０６の両端側にそれぞれ設けられ
ている。
【００８３】前記歪みＳｉチャネル層１０４，ゲート電
極１０７および側壁１２２上には層間絶縁膜１０９が設
けられている。この層間絶縁膜１０９にはコンタクトホ
ールが設けられているとともに、このコンタクトホール
部分には金属配線１１１が形成され、ゲート電極１０７
に接続されるゲート配線，拡散領域１０８に接続される
ソースやドレイン用の配線が形成され、電界効果型トラ
ンジスタが構成されている。
【００８４】（実施形態２）図１９は本発明の他の実施
形態（実施形態２）である高周波電力増幅装置の回路図
である。本実施形態２では、上記実施形態１において、
半導体チップ２５内にバイアス制御回路８５を組み込む
とともに、このバイアス制御回路８５の出力信号をそれ
ぞれオペアンプＯＰamp1〜ＯＰamp6に出力し、トランジ
スタＱ１〜Ｑ６のバイアス抵抗を制御するように構成さ
れている。
【００８５】図２０は上記オペアンプによるバイアス抵
抗制御を説明するための回路図である。
【００８６】バイアス制御回路８５は、ＡＰＣより入力
される信号に応じたトランジスタのバイアス制御信号を
オペアンプに出力する。オペアンプはボルテージフォロ
ワとなるように構成されている。オペアンプは、図２０
の構成例に示すように一対のｎＭＯＳトランジスタ（Ｎ
Ｍ１，ＮＭ２）からなる差動増幅器と、一対のｐＭＯＳ
トランジスタ（ＰＭ１，ＰＭ２）からなるカレントミラ
ー（能動負荷回路とも呼称する）と、ｐＭＯＳトランジ
スタ（ＰＭ３）からなるソースフォロワによって構成さ
れ、入力電圧Ｖinと出力電圧Ｖoutが同一電圧になるよ
うにされている。
【００８７】図２１は半導体チップ２５の模式的断面図
である。同図に示すように、ｐ+型シリコン基板８６の
一表面にはｐ型のエピタキシャル層８７が設けられてい
る。このエピタキシャル層８７はｐ+型のアイソレーシ
ョン領域８８でそれぞれ囲まれている。そして、上記ア
イソレーション領域８８で電気的に分離されたエピタキ
シャル層８７には、ウェル領域や不純物領域が形成され
るとともに、所定箇所にはゲート絶縁膜やゲート電極が
形成されＰＭＯＳやＮＭＯＳによるＣＭＯＳ（相補型金
属酸化膜半導体）、ＬＤ（Lateral Double Diffused）
ＭＯＳ、抵抗Ｒ、保護ダイオード（diode）、ＰＮdiode
が形成されている。
【００８８】このような半導体装置について、図２２の
フローチャートを参照しながら簡単に説明する。このフ
ローチャートでは、ＬＯＣＯＳ形成から配線形成までの
工程を示してある。
【００８９】一表面にエピタキシャル層８７を有するｐ
+型シリコン基板８６を用意した後、上記エピタキシャ
ル層８７上にＬＯＣＯＳ（Local Oxidation of Silico
n）膜８９を形成する（Ｓ４０１）。
【００９０】つぎに、上記ＬＯＣＯＳ膜８９の一部に抵
抗層９０を形成する（Ｓ４０２）。つぎに、所定の不純
物をエピタキシャル層８７に注入して、アイソレーショ
ン領域８８や各ウェル領域を形成する。即ち、保護ダイ
オード形成箇所にはｎ型ウェル（ＮＷ１）を、ＰＭＯＳ
形成箇所，ＰＮdiode 形成箇所にはｎ型ウェル（ＮＷ
２）を、ＮＭＯＳ形成箇所及びＬＤＭＯＳ形成箇所には
ｐ型ウェル（ＰＷ）を形成する（Ｓ４０３〜Ｓ４０
５）。
【００９１】つぎに、ゲート（Gate）部分を形成する
（Ｓ４０６）。即ち、ＬＤＭＯＳ及びＰＭＯＳ並びにＮ
ＭＯＳを形成する箇所に、熱酸化膜によるゲート絶縁膜
９２と、このゲート絶縁膜９２上に一致して重なるポリ
シリコンからなるゲート電極９３を形成する。
【００９２】つぎに、常用のホトリソグラフィや不純物
拡散技術により、順次不純物を選択的に形成してｐ+領
域，ｎ+領域，ｎ-領域（符号付けず）を形成して、ＦＥ
Ｔを構成する半導体領域やダイオードを形成する半導体
領域を形成する。
【００９３】つぎに、表面全体に層間絶縁膜９４を形成
する（Ｓ４０８）。その後、上記層間絶縁膜９４にコン
タクト孔を形成する（Ｓ４０９）。コンタクト孔は、所
定のｐ+領域，ｎ+領域に向かって形成され、コンタクト
孔の底にはこれらｐ+領域及びｎ+領域が露出する。
【００９４】つぎに、配線９５を形成する。配線９５は
点々を付して示してある。これら配線９５はコンタクト
孔に充填され、各ｐ+領域，ｎ+領域に電気的に接続され
る。この後は、例えば、平坦化を行い、さらに絶縁膜形
成や配線形成が行われ、最後にファイナルパッシベーシ
ョン膜が形成される。また、ｐ+型シリコン基板８６
は、単一の半導体チップを形成する部分のみを示して説
明したが、実際には直径が大きな半導体基板（ウエハ）
を使用して形成し、最後は半導体チップ毎に縦横に切断
されて多数の半導体チップが形成されることになる。
【００９５】これにより、ＬＤＭＯＳ，抵抗Ｒ，保護di
ode，ＰＭＯＳ，ＰＮdiode及びＮＭＯＳが形成される。
上記ＰＭＯＳやＮＭＯＳでオペアンプのＣＭＯＳが形成
され、ＬＤＭＯＳでトランジスタＱ１〜Ｑ６が形成され
る。
【００９６】本実施形態２の高周波電力増幅装置は、上
記実施形態１の高周波電力増幅装置が有する効果に加え
て、面積縮小、電力効率向上の効果がある。
【００９７】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は上記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。即
ち、バイアス抵抗比を調整する構成としては、本実施形
態では所定部分を電気的接続体で接続する手法を採用し
たが、複数の配線部分をレーザトリミングして選択的に
切断することによってバイアス抵抗比を調整する方法で
もよい。また、実施形態ではデュアルバンド方式につい
て説明したが、多モード通信方式や多バンド多モード通
信方式にも同様に適用でき同様な効果を得ることができ
る。
【００９８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００９９】（１）各増幅系の初段増幅段と第２段増幅
段を単一の半導体チップにモノリシックに形成するこ
と、初段増幅段と第２段増幅段のバイアス回路を構成す
るバイアス抵抗の一部を半導体チップにモノリシックに
形成することによって部品点数の低減を図ることができ
る。
【０１００】（２）上記（１）により、部品点数の低減
から高周波電力増幅装置の小型化及び製造コストの低減
を図ることができる。
【０１０１】（３）半導体チップの表面に配置される初
段増幅段と第２段増幅段の端子の配置を特定化すること
によって、ワイヤ間の相互誘導作用による利得の低下や
アイソレーションの低下を防止することができる。
【０１０２】（４）半導体チップの表面に設けられてい
る第２段増幅段の制御端子に接続される入力用のワイヤ
と、第２段増幅段の第１の端子に接続される出力用のワ
イヤは、相互に交差または直交する方向に延在している
ことから、クロストークを抑えることができる。
【０１０３】（５）トランジスタの閾値電圧Ｖth別にボ
ンディングプログラムを設定しておき、この設定プログ
ラムに基づいて所定バイアス抵抗間を接続することによ
って、所定のバイアス抵抗比を得ることができる。この
結果、半導体チップにオンチップで形成された導体層に
よるバイアス抵抗の抵抗値精度は５％以内に形成でき
る。従って、各トランジスタに対して最適なバイアス電
位の設定が可能になり、トランジスタの動作点が安定
し、特性が向上する。
【０１０４】（６）上記（１）〜（５）に記載する効果
を有する高周波電力増幅装置を組み込んだ無線通信機
は、高性能な多バンド通信が可能になるとともに、安価
で小型化なものとなる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である高周
波電力増幅装置において、トランジスタの閾値電圧Ｖth
に対応してバイアス抵抗比を調整する方法を示す模式図
である。
【図２】上記バイアス抵抗比の調整が完了した半導体チ
ップの一部を示す模式的断面図である。
【図３】本実施形態１の高周波電力増幅装置の平面図で
ある。
【図４】本実施形態１の高周波電力増幅装置の側面図で
ある。
【図５】本実施形態１の高周波電力増幅装置の正面図で
ある。
【図６】本実施形態１の高周波電力増幅装置の底面の電
極パターンを透視的に示す模式的平面図である。
【図７】本実施形態１の高周波電力増幅装置の等価回路
図である。
【図８】本実施形態１の高周波電力増幅装置の製造の一
部を示すフローチャートである。
【図９】本実施形態１の高周波電力増幅装置に組み込ま
れる半導体チップの模式的平面図である。
【図１０】トランジスタの電流−電圧特性を示すグラフ
である。
【図１１】本実施形態１の高周波電力増幅装置において
組み込んだトランジスタのバイアス抵抗比調整用のボー
ルボンディング形態の選択表である。
【図１２】上記バイアス抵抗比の調整が完了した半導体
チップの模式的平面図である。
【図１３】本実施形態１の高周波電力増幅装置に組み込
んだ半導体チップの電極とワイヤボンディングパッドと
の間のワイヤの張り状態を示す平面図である。
【図１４】本実施形態１の高周波電力増幅装置に組み込
んだ半導体チップの電極とワイヤボンディングパッドと
の間のワイヤの張り状態、及び他のワイヤの張り状態を
示す平面図である。
【図１５】本実施形態１の高周波電力増幅装置を組み込
んだ無線通信機の機能構成を示す一部のブロック図であ
る。
【図１６】本実施形態１の高周波電力増幅装置に組み込
まれるＨＢＴの断面図である。
【図１７】本実施形態１の高周波電力増幅装置に組み込
まれるＨＢＴの他の面での断面図である。
【図１８】本実施形態１の高周波電力増幅装置に組み込
まれるＳｉ−ＧｅＦＥＴの断面図である。
【図１９】本発明の他の実施形態（実施形態２）である
高周波電力増幅装置の等価回路図である。
【図２０】本実施形態２におけるオペアンプによるバイ
アス抵抗制御を説明するための回路図である。
【図２１】本実施形態２の高周波電力増幅装置に組み込
まれる半導体チップの模式的断面図である。
【図２２】本実施形態２の高周波電力増幅装置に組み込
まれる半導体チップの製造における一部のプロセスを示
すフローチャートである。
【図２３】従来の高周波電力増幅装置の等価回路図であ
る。
【符号の説明】
２０…高周波電力増幅装置、２０ａ，２０ｂ…ＰＡ（パ
ワーアンプ）、２１…モジュール基板、２２…キャッ
プ、２３…パッケージ、２５…半導体チップ、４０…電
気的接続体、４１…ワイヤ、４２…ワイヤボンディング
パッド、５０…高周波信号処理ＩＣ、５１…アンテナ、
５２…アンテナ送受信切替器、５３…ＡＰＣ回路、５４
ａ，５４ｂ…カプラー、５５…デュプレクサー、５６
ａ，５６ｂ…送信受信切替スイッチ、５７ａ，５７ｂ，
６０ａ，６０ｂ…フィルター、６１ａ，６１ｂ…低雑音
アンプ（ＬＮＡ）、６５…半絶縁性ＧａＡｓ基板、６６
…ｎ+型ＧａＡｓサブコレクタ層、６７…ｎ型ＧａＡｓ
コレクタ層、６８…ｐ+型ＧａＡｓベース層、６９…ｎ
型ＩｎＧａＰエミッタ層、７０…ｎ+型ＧａＡｓキャッ
プ層、７１…ベース電極、７２…絶縁膜、７３…エミッ
タ電極、７４…配線金属、７５…コレクタ電極、７６…
アイソレーション溝、７７…金属層、７８…穴、７９…
導通用配線、８０…電極、８１…抵抗体、８５…バイア
ス制御回路、８６…ｐ+型シリコン基板、８７…エピタ
キシャル層、８８…アイソレーション領域、８９…ＬＯ
ＣＯＳ膜、９０…抵抗層、９２…ゲート絶縁膜、９３…
ゲート電極、９４…層間絶縁膜、９５…配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 1/03 Ｈ０１Ｌ 27/04 Ｖ 1/04 Ａ (72)発明者 安達 徹朗 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 佐藤 孝広 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 丸山 昌志 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 高田 進 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F038 AR00 AV01 BE07 BG09 DF02 DF11 EZ20 5J069 AA01 AA41 CA52 CA87 CA92 CA98 FA10 FA16 HA06 HA10 HA11 HA12 HA19 HA24 HA25 HA29 HA33 HA38 KA01 KA09 KA12 KA41 KA68 MA02 MA11 QA02 QA03 SA14 TA01 TA02 TA07 5J091 AA01 AA41 CA52 CA87 CA92 CA98 FA10 FA16 HA06 HA10 HA11 HA12 HA19 HA24 HA25 HA29 HA33 HA38 KA01 KA09 KA12 KA41 KA68 MA02 MA11 QA02 QA03 SA14 TA01 TA02 TA07 5K060 CC04 DD04 HH06 LL01

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 複数の増幅系を有する高周波電力増幅装
    置であって、 上記各増幅系は、 増幅されるべき信号が供給される入力端子と、 出力端子と、 バイアス端子と、 上記入力端子と上記出力端子の間に順次従属接続される
    複数の増幅段と、 上記バイアス端子と上記各増幅段にそれぞれ接続され、
    上記増幅段にバイアス電位を印加するバイアス回路とを
    有し、 上記増幅段は、その段へ供給される入力信号及び上記バ
    イアス電位を受ける制御端子と、その段の出力信号を送
    出する第１の端子とを含み、 上記各増幅系の初段増幅段と第２段増幅段は、単一の半
    導体チップにモノリシックに形成され、上記初段増幅段
    と第２段増幅段のバイアス回路に含まれるバイアス抵抗
    の一部が上記半導体チップにモノリシックに形成されて
    いることを特徴とする高周波電力増幅装置。
  2. 【請求項２】 上記半導体チップの表面に配置される上
    記初段増幅段と第２段増幅段の端子は、同一方向に沿っ
    て上記制御端子と上記第１の端子が交互に配置されてい
    ることを特徴とする請求項１に記載の高周波電力増幅装
    置。
  3. 【請求項３】 上記半導体チップの表面に設けられてい
    る上記第２段増幅段の制御端子に接続されるワイヤと、
    上記第２段増幅段の第１の端子に接続されるワイヤは、
    相互に交差する方向に延在していることを特徴とする請
    求項１に記載の高周波電力増幅装置。
  4. 【請求項４】 上記第２段増幅段の制御端子に接続され
    るワイヤと、上記第２段増幅段の第１の端子に接続され
    るワイヤは、相互に直交する方向に延在していることを
    特徴とする請求項３に記載の高周波電力増幅装置。
  5. 【請求項５】 上記各増幅系の初段増幅段または初段増
    幅段と第２段増幅段のバイアス抵抗比は調整可能になっ
    ていることを特徴とする請求項１に記載の高周波電力増
    幅装置。
  6. 【請求項６】 上記各増幅系の初段増幅段または初段増
    幅段と第２段増幅段のバイアス抵抗比は、上記半導体チ
    ップの表面に形成した複数のバイアス抵抗相互を、電気
    的接続体で接続しないことを含む電気的接続体の接続位
    置の選択によって調整されていることを特徴とする請求
    項５に記載の高周波電力増幅装置。
  7. 【請求項７】 上記バイアス端子にはバイアス制御回路
    が接続され、このバイアス制御回路の上記初段増幅段及
    び上記第２段増幅段に対する出力端子は上記初段増幅段
    及び上記第２段増幅段の制御端子に接続されていること
    を特徴とする請求項１に記載の高周波電力増幅装置。
  8. 【請求項８】 上記各増幅系の最終段増幅段を構成する
    トランジスタは、Ｓｉ−ＭＯＳＦＥＴ，ＳｉＧｅ−ＦＥ
    Ｔ，ＧａＡｓ−ＭＥＳＦＥＴ，ＨＥＭＴ，ヘテロ接合型
    バイポーラトランジスタのうちのいずれかのトランジス
    タで形成されていることを特徴とする請求項１に記載の
    高周波電力増幅装置。
  9. 【請求項９】 請求項１に記載の高周波電力増幅装置を
    有する無線通信機。
  10. 【請求項１０】 上記複数の増幅段のそれぞれに含まれ
    るトランジスタは第１導電型のＦＥＴであり、上記半導
    体チップには第１導電型のＦＥＴと第２導電型のＦＥＴ
    が形成されていることを特徴とする請求項１に記載の高
    周波電力増幅装置。
  11. 【請求項１１】 増幅系を有する高周波電力増幅装置で
    あって、 上記増幅系は、 増幅されるべき信号が供給される入力端子と、 出力端子と、 バイアス端子と、 上記入力端子と上記出力端子の間に順次従属接続される
    複数の増幅段と、 上記バイアス端子と上記各増幅段にそれぞれ接続され、
    上記増幅段にバイアス電位を印加するバイアス回路とを
    有し、 上記増幅段は、その段へ供給される入力信号及び上記バ
    イアス電位を受ける制御端子と、その段の出力信号を送
    出する第１の端子とを含み、 上記増幅系の初段増幅段と第２段増幅段は、単一の半導
    体チップにモノリシックに形成され、上記初段増幅段と
    第２段増幅段のバイアス回路に含まれるバイアス抵抗の
    一部が上記半導体チップにモノリシックに形成され、上
    記増幅系の初段増幅段または初段増幅段と第２段増幅段
    のバイアス抵抗は、その値が調整可能になっていること
    を特徴とする高周波電力増幅装置。
  12. 【請求項１２】 上記増幅系の初段増幅段または初段増
    幅段と第２段増幅段のバイアス抵抗比は、上記半導体チ
    ップの表面に形成した複数のバイアス抵抗相互を、電気
    的接続体で接続しないことを含む電気的接続体の接続位
    置の選択によって調整されていることを特徴とする請求
    項１１に記載の高周波電力増幅装置。
  13. 【請求項１３】 上記増幅系の最終段増幅段を構成する
    トランジスタは、Ｓｉ−ＭＯＳＦＥＴ，ＳｉＧｅ−ＦＥ
    Ｔ，ＧａＡｓ−ＭＥＳＦＥＴ，ＨＥＭＴ，ヘテロ接合型
    バイポーラトランジスタのうちのいずれかのトランジス
    タで形成されていることを特徴とする請求項１１に記載
    の高周波電力増幅装置。
  14. 【請求項１４】 請求項１１に記載の高周波電力増幅装
    置を有する無線通信機。
JP2000299153A 2000-09-29 2000-09-29 高周波電力増幅装置及び無線通信機 Pending JP2002111415A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000299153A JP2002111415A (ja) 2000-09-29 2000-09-29 高周波電力増幅装置及び無線通信機
KR1020010058955A KR20020025718A (ko) 2000-09-29 2001-09-24 고주파전력증폭장치 및 무선통신기
TW090123632A TW544726B (en) 2000-09-29 2001-09-25 High frequency power amplifier module and wireless communication apparatus
US09/961,250 US6731167B2 (en) 2000-09-29 2001-09-25 High frequency power amplifier module and wireless communication apparatus
US10/799,673 US6900694B2 (en) 2000-09-29 2004-03-15 High frequency power amplifier module and wireless communication apparatus
US11/130,120 US20050206456A1 (en) 2000-09-29 2005-05-17 High frequency power amplifier module and wireless communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000299153A JP2002111415A (ja) 2000-09-29 2000-09-29 高周波電力増幅装置及び無線通信機

Publications (1)

Publication Number Publication Date
JP2002111415A true JP2002111415A (ja) 2002-04-12

Family

ID=18781000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000299153A Pending JP2002111415A (ja) 2000-09-29 2000-09-29 高周波電力増幅装置及び無線通信機

Country Status (4)

Country Link
US (3) US6731167B2 (ja)
JP (1) JP2002111415A (ja)
KR (1) KR20020025718A (ja)
TW (1) TW544726B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223473A (ja) * 2004-02-04 2005-08-18 Renesas Technology Corp 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
US7087977B2 (en) 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
US7091587B2 (en) 2003-04-11 2006-08-15 Renesas Technology Corp. Semiconductor device
JP2011259036A (ja) * 2010-06-04 2011-12-22 Fuji Electric Co Ltd コンパレータ回路
JP2015139207A (ja) * 2014-01-24 2015-07-30 住友電工デバイス・イノベーション株式会社 増幅装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004023649A1 (ja) * 2002-09-05 2006-01-05 株式会社ルネサステクノロジ 高周波電力増幅用電子部品および無線通信システム
JP2004220141A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp Ｉｃインレットの製造方法、ｉｄタグ、ｉｄタグリーダおよびそれらのデータ読み出し方法
US7327803B2 (en) * 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7202735B2 (en) * 2005-01-19 2007-04-10 Micro-Mobio Multi-band power amplifier module for wireless communication devices
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US7911272B2 (en) * 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US8013675B2 (en) 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US9106316B2 (en) 2005-10-24 2015-08-11 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
WO2008144017A1 (en) 2007-05-18 2008-11-27 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
US9231680B2 (en) * 2009-03-03 2016-01-05 Rfaxis, Inc. Multi-channel radio frequency front end circuit
US20100244981A1 (en) * 2009-03-30 2010-09-30 Oleksandr Gorbachov Radio frequency power divider and combiner circuit
US8467738B2 (en) * 2009-05-04 2013-06-18 Rfaxis, Inc. Multi-mode radio frequency front end module
US8374557B2 (en) * 2009-07-06 2013-02-12 Rfaxis, Inc. Radio frequency front end circuit with antenna diversity for multipath mitigation
US7939864B1 (en) * 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit
KR20140026458A (ko) 2011-04-08 2014-03-05 파커비전, 인크. Ｒｆ 전력 송신, 변조 및 증폭 시스템들 및 방법들
EP2715867A4 (en) 2011-06-02 2014-12-17 Parkervision Inc ANTENNA CONTROL
WO2015042142A1 (en) 2013-09-17 2015-03-26 Parkervision, Inc. Method, apparatus and system for rendering an information bearing function of time
CN110912523B (zh) * 2018-09-14 2023-10-27 株式会社村田制作所 高频功率放大器以及功率放大模块
JP2020048184A (ja) * 2018-09-14 2020-03-26 株式会社村田製作所 高周波電力増幅器及び電力増幅モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19501236C2 (de) * 1995-01-17 1996-11-14 Ldt Gmbh & Co Verstärker
JPH08307159A (ja) * 1995-04-27 1996-11-22 Sony Corp 高周波増幅回路、送信装置、及び受信装置
CN1081850C (zh) * 1995-09-29 2002-03-27 松下电器产业株式会社 功率放大器和通信单元
US5774017A (en) * 1996-06-03 1998-06-30 Anadigics, Inc. Multiple-band amplifier
US5973557A (en) * 1996-10-18 1999-10-26 Matsushita Electric Industrial Co., Ltd. High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier
US6025753A (en) * 1997-07-11 2000-02-15 Motorola, Inc. Method and apparatus for amplifying a signal
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
US6172567B1 (en) * 1998-08-31 2001-01-09 Hitachi, Ltd. Radio communication apparatus and radio frequency power amplifier
US6329879B1 (en) * 1998-11-12 2001-12-11 Hitachi, Ltd. High frequency power amplifier system and wireless communication system
JP4227248B2 (ja) * 1999-05-20 2009-02-18 三菱電機株式会社 高周波電力増幅器
JP3798198B2 (ja) * 1999-09-29 2006-07-19 株式会社ルネサステクノロジ 高周波電力増幅モジュールおよび無線通信装置
JP3895532B2 (ja) * 2000-09-11 2007-03-22 株式会社ルネサステクノロジ 高周波電力増幅装置及び無線通信機
JP2002151982A (ja) * 2000-11-15 2002-05-24 Hitachi Ltd 高周波電力増幅回路及び無線通信機並びに無線通信システム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087977B2 (en) 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
US7217987B2 (en) 2002-09-27 2007-05-15 Renesas Technology Corp. Semiconductor device and manufacturing the same
US7479681B2 (en) 2002-09-27 2009-01-20 Renesas Eastern Technology Corp. Multilayered semiconductor structure containing a MISFET, a resistor, a capacitor, and an inductor
US7671381B2 (en) 2002-09-27 2010-03-02 Renesas Eastern Japan Semiconductor, Inc. Semiconductor device and manufacturing the same
US7741656B2 (en) 2002-09-27 2010-06-22 Renesas Technology Corporation Semiconductor device and manufacturing the same
US8080831B2 (en) 2002-09-27 2011-12-20 Renesas Electronics Corporation Semiconductor device and manufacturing the same
US7091587B2 (en) 2003-04-11 2006-08-15 Renesas Technology Corp. Semiconductor device
JP2005223473A (ja) * 2004-02-04 2005-08-18 Renesas Technology Corp 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
JP2011259036A (ja) * 2010-06-04 2011-12-22 Fuji Electric Co Ltd コンパレータ回路
US8598914B2 (en) 2010-06-04 2013-12-03 Fuji Electric Co., Ltd. Comparator circuit with current mirror
JP2015139207A (ja) * 2014-01-24 2015-07-30 住友電工デバイス・イノベーション株式会社 増幅装置

Also Published As

Publication number Publication date
TW544726B (en) 2003-08-01
US20020044017A1 (en) 2002-04-18
KR20020025718A (ko) 2002-04-04
US6900694B2 (en) 2005-05-31
US20050206456A1 (en) 2005-09-22
US6731167B2 (en) 2004-05-04
US20040174219A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
JP2002111415A (ja) 高周波電力増幅装置及び無線通信機
US7312482B2 (en) Semiconductor device, power amplifier device and PC card
US8426941B2 (en) Semiconductor chip comprising a directional coupler having a specific main line and sub-line arrangement
US6992528B2 (en) Semiconductor device
US20040232982A1 (en) RF front-end module for wireless communication devices
JP3766239B2 (ja) 半導体増幅回路および無線通信装置
US20040245655A1 (en) Semiconductor device, its manufacturing method, and radio communication device
JP2001237316A (ja) 無線通信装置
US6825548B2 (en) Semiconductor device
US8546939B2 (en) RF module including control IC without the aid of a relay pad
JP2006094557A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JP2008235759A (ja) 電子装置
JP2006019612A (ja) 半導体装置およびその製造方法
TWI283471B (en) Semiconductor device and electronic apparatus
JP2005039320A (ja) 半導体素子及び高周波電力増幅装置
WO2013008587A1 (ja) 半導体集積回路およびそれを搭載したモジュール
TW560079B (en) Compound semiconductor device
JP2006093500A (ja) 電子装置
WO2002056368A1 (fr) Amplificateur de puissance haute frequence et appareil de communication radio

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523