JP2006093500A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2006093500A JP2006093500A JP2004278839A JP2004278839A JP2006093500A JP 2006093500 A JP2006093500 A JP 2006093500A JP 2004278839 A JP2004278839 A JP 2004278839A JP 2004278839 A JP2004278839 A JP 2004278839A JP 2006093500 A JP2006093500 A JP 2006093500A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- semiconductor chip
- amplifier circuit
- conductor pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 高周波電力増幅回路を有する電子装置の高周波特性の合わせ込みを容易にする。
【解決手段】 携帯電話等に用いるRFパワーモジュールPMの増幅回路部を構成する半導体チップ15bが実装されたモジュール基板の主面の周囲に、平面蛇行形状の電極12E2を配置し、半導体チップ15bのボンディングパッドPと、上記電極12E2とを、その各々に接触した状態で接続されたボンディングワイヤBWによって電気的に接続する。ここで、上記電極12E2に対するボンディングワイヤBWの着地位置(接触位置)を変えることにより、RFパワーモジュールPMの出力電力および効率を調整する。
【選択図】 図11
【解決手段】 携帯電話等に用いるRFパワーモジュールPMの増幅回路部を構成する半導体チップ15bが実装されたモジュール基板の主面の周囲に、平面蛇行形状の電極12E2を配置し、半導体チップ15bのボンディングパッドPと、上記電極12E2とを、その各々に接触した状態で接続されたボンディングワイヤBWによって電気的に接続する。ここで、上記電極12E2に対するボンディングワイヤBWの着地位置(接触位置)を変えることにより、RFパワーモジュールPMの出力電力および効率を調整する。
【選択図】 図11
Description
本発明は、電子装置技術に関し、特に、高周波電力増幅回路を有する電子装置に適用して有効な技術に関するものである。
例えば携帯電話のような通信機器の信号増幅用の電子部品として使用される高周波電力増幅回路モジュールは、信号増幅用のパワートランジスタを有する複数の半導体チップやインピーダンス整合用等の各種のチップ部品をモジュール基板上に実装することで構成されている。各半導体チップのボンディングパッドとモジュール基板の端子とはボンディングワイヤを通じて電気的に接続されている。
この種の高周波電力増幅回路モジュールについては、例えば国際公開第WO03/023843号に記載があり、インダクタンスのバラツキを防止するため、半導体チップをモジュール基板のキャビティ内の一辺に密着した状態で実装し、上記ボンディングワイヤの長さを一定とする技術が開示されている(特許文献1参照)。
また、例えば国際公開第WO01/061754号には、チップの特性に応じてモジュール特性が変動するため、予めチップの特性を分類しておき、チップ、モジュール基板およびチップ部品で最適なもの同士を組み合わせてモジュールを構成する技術が開示されている(特許文献2参照)。
国際公開第WO03/023843号
国際公開第WO01/061754号
ところで、本発明者の検討によれば、高周波電力増幅回路モジュールの高周波特性の合わせ込みは、モジュール基板上における上記半導体チップの位置を変え、半導体チップのボンディングパッドとモジュール基板の端子とを接続するボンディングワイヤの長さを調整することにより行っているが、その場合、以下のような問題があることを見出した。
すなわち、半導体チップの配置位置の調整により高周波特性の合わせ込みを行う場合、調整可能なのはせいぜい2点である上、半導体チップをモジュール基板に半田等を介して接合するための熱処理時に半田の溶融により半導体チップの位置が上記高周波特性の合わせ込みのために設定した位置からずれてしまい充分な調整精度が得られない、という問題である。近年は、高周波電力増幅回路モジュールを構成する回路の複合化や高機能化が益々進む傾向にあり高周波特性の合わせ込みが極めて難しくなってきているので、高周波電力増幅回路モジュールの高周波特性の合わせ込みを如何に容易に行うかが重要な課題となっている。
本発明の目的は、高周波電力増幅回路を有する電子装置の高周波特性の合わせ込みを容易に行うことのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、高周波電力増幅回路の増幅回路部が形成された半導体チップの外部端子と、前記半導体チップが実装された配線基板の導体パターンとを金属細線を通じて接続する構成を有し、前記導体パターンは、前記導体パターンの露出領域が2以上の屈曲部を有するように折れ曲がって形成されているものを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、高周波電力増幅回路の増幅回路部が形成された半導体チップの外部端子と、前記半導体チップが実装された配線基板の導体パターンとを導電性ワイヤを通じて接続する構成を有し、前記導体パターンは、前記導体パターンの露出領域が2以上の屈曲部を有するように折れ曲がって形成されているものを有することにより、導体パターンに対する導電性ワイヤの着地位置を変えることで高周波電力増幅回路の出力電力および効率を調整することができるので、高周波電力増幅回路を有する電子装置の高周波特性の合わせ込みを容易に行うことができる。
本願発明の実施の形態を詳細に説明する前に、本実施の形態における用語の意味を説明すると次の通りである。
1.GSM(Global System for Mobile Communication)は、デジタル携帯電話に使用されている無線通信方式の1つまたは規格をいう。GSMには、使用する電波の周波数帯が3つあり、900MHz帯をGSM900または単にGSM、1800MHz帯をGSM1800またはDCS(Digital Cellular System)1800若しくはPCN、1900MHz帯をGSM1900またはDCS1900若しくはPCS(Personal Communication Services)という。なお、GSM1900は主に北米で使用されている。北米ではその他に850MHz帯のGSM850を使用する場合もある。
2.GMSK変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。
3.EDGE変調方式は、データ通信に用いる方式でGMSK変調の位相シフトにさらに振幅シフトを加えた方式である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
図1は、例えばGSM方式のネットワークを利用して情報を伝送するデジタル携帯電話システムDPSの一例を示している。このデジタル携帯電話システムDPSは、マザーボードMB上に搭載されたモジュール、回路および素子等によって構築されている。符号PMは本実施の形態1の電子装置であるRF(Radio Frequency)パワーモジュール(以下、単にパワーモジュールという)、符号ANTは信号電波の送受信用のアンテナ、符号FEMはフロントエンド・モジュール、符号BBCは音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりする前記ベースバンド回路、符号FMCは受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路、FLT1,FLT2は受信信号からノイズや妨害波を除去するフィルタ、Ta1,Tb1はパワーモジュールPMの入力端子、Ta2,Tb2はパワーモジュールPMの出力端子である。フィルタFLT1はGSM用、フィルタFLT2はDCS用である。
図1は、例えばGSM方式のネットワークを利用して情報を伝送するデジタル携帯電話システムDPSの一例を示している。このデジタル携帯電話システムDPSは、マザーボードMB上に搭載されたモジュール、回路および素子等によって構築されている。符号PMは本実施の形態1の電子装置であるRF(Radio Frequency)パワーモジュール(以下、単にパワーモジュールという)、符号ANTは信号電波の送受信用のアンテナ、符号FEMはフロントエンド・モジュール、符号BBCは音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりする前記ベースバンド回路、符号FMCは受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路、FLT1,FLT2は受信信号からノイズや妨害波を除去するフィルタ、Ta1,Tb1はパワーモジュールPMの入力端子、Ta2,Tb2はパワーモジュールPMの出力端子である。フィルタFLT1はGSM用、フィルタFLT2はDCS用である。
ベースバンド回路BBCは、DSP(Digital Signal Processor)やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。フロントエンド・モジュールFEMは、ロウパスフィルタLPF1,LPF2、スイッチ回路SW1,SW2、コンデンサC0,C0および分波器WDCを有している。ロウパスフィルタLPF1,LPF2は高調波を減衰させる回路、スイッチ回路SW1,SW2は送受信信号切り換え用のスイッチ回路、コンデンサC0,C0は受信信号から直流成分をカットする素子、分波器WDCは、GSM900帯の信号と、DCS1800帯の信号とを分波する回路であり、これら回路および素子は1つの配線基板上に搭載されてモジュールとされている。なお、スイッチ回路SW1,SW2の切換信号CNT1,CNT2は上記ベースバンド回路BBCから供給される。
次に、図2は、上記パワーモジュールPMの回路ブロック図の一例を示している。パワーモジュールPMは、例えばGSM850、GSM900、DCS1800およびDCS1900の4つの周波数帯を使用可能(フォーバンド方式)で、それぞれの周波数帯でGMSK(Gaussian filtered Minimum Shift Keying)変調方式とEDGE(Enhanced Data GSM Environment)変調方式との2つの通信方式を使用可能な構成とされている。
このパワーモジュールPMは、GSM850およびGSM900用の増幅回路部2Aと、DCS1800およびDCS1900用の増幅回路部2Bと、それら増幅回路部2A,2Bの増幅動作の制御や補正等を行う周辺回路3とを有している。各増幅回路部2A,2Bは、それぞれ直列に接続された3つの増幅回路部(増幅素子)2A1〜2A3,2B1〜2B3と、4つのインピーダンス整合回路2AM1〜2AM4,2BM1〜2BM4とを有している。すなわち、パワーモジュールPMの入力端子Ta1,Tb1は、入力段のインピーダンス整合回路2AM1,2BM1を介して1段目の増幅回路部2A1,2B1の入力に電気的に接続され、1段目の増幅回路部2A1,2B1の出力は段間用のインピーダンス整合回路2AM2,2BM2を介して2段目の増幅回路部2A2,2B2の入力に電気的に接続され、2段目の増幅回路部2A2,2B2の出力は段間用のインピーダンス整合回路2AM3,2BM3を介して最終段の増幅回路部2A3,2B3の入力に電気的に接続され、最終段の増幅回路部2A3,2B3の出力は出力段のインピーダンス整合回路2AM4,2BM4を介して出力端子Ta2,Tb2と電気的に接続されている。
上記周辺回路3は、制御回路3Aと、上記増幅回路部2A1〜2A3,2B1〜2B3にバイアス電圧を印加するバイアス回路3B等を有している。制御回路3Aは、上記増幅回路部2A,2Bに印加する所望の電圧を発生する回路であり、電源制御回路3A1およびバイアス電圧生成回路3A2を有している。電源制御回路3A1は、上記増幅回路部2A1〜2A3,2B1〜2B3の各々の出力用のパワーMOS・FETのドレイン端子に印加される第1電源電圧を生成する回路である。また、上記バイアス電圧生成回路3A2は、上記バイアス回路3Bを制御するための第1制御電圧を生成する回路である。本実施の形態1では、電源制御回路3A1が、パワーモジュールPMの外部の上記ベースバンド回路BBCから供給される出力レベル指定信号に基づいて上記第1電源電圧を生成すると、バイアス電圧生成回路3A2が電源制御回路3A1で生成された上記第1電源電圧に基づいて上記第1制御電圧を生成するようになっている。上記ベースバンド回路BBCは、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、増幅回路部2A,2Bの出力レベルを指定する信号で、携帯電話と、基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。
次に、図3は、上記図1のデジタル携帯電話機システムDPSの上記パワーモジュールPMの実装例を示している。マザーボードMBは、例えば多層配線構造を有するプリント配線基板等からなり、その主面上には、パワーモジュールPMと、その他に複数のチップ部品7Aとが搭載されている。パワーモジュールPMは、モジュール基板MCBの裏面の電極をマザーボードMBの主面に向けた状態でマザーボードMB上に搭載されている。そして、パワーモジュールPMの電極やチップ部品7Aの電極は、例えば半田等のような接合材8を介してマザーボードMBの配線パターンと接続されている。モジュール基板MCBは、例えばセラミック配線基板からなり、その主面は、例えばシリコーンゴムやエポキシ樹脂等からなる封止部材9により覆われ、これによりモジュール基板MCBの主面に実装された後述の半導体チップやチップ部品等が封止されている。
次に、パワーモジュールPM内での出力電力Poutと電力伝達効率(総合効率Eff)との関係を説明する。図4はパワーモジュールPMを構成する半導体チップのグレードと出力電力Poutおよび総合効率Effとの関係を示している。半導体チップのグレードには、例えばMOS・FETのしきい値電圧やバイポーラトランジスタの相互コンダクタンス等がある。ここでは、しきい値電圧Vthの場合で説明する。三角は、しきい値電圧Vthが、例えば0.75〜0.80V程度、白丸は、しきい値電圧Vthが、例えば0.85〜0.875V程度、黒丸は、しきい値電圧Vthが、例えば0.90〜0.925V程度の測定点を示している。出力電力Poutが高いと総合効率Effが低く、総合効率Effが高いと出力電力Poutが低くなり、出力電力Poutと総合効率Effとは相反する関係にあるので、矢印D,Eで例示するように、チューニングにより両者の関係がより良いところになるように合わせる必要がある。例えば半導体チップの特性、モジュール基板MCBの配線抵抗、モジュール基板MCBの配線容量の組合せでモジュールとして、複数の三角形の測定点の領域Fは、総合効率Effは所望最低限の値(例えば総合効率Eff=47.7%)より充分に高いが、出力電力Poutが所望最低限の値(例えば出力電力Pout=35.5dBm)より低いので、インピーダンスを調整し、矢印Eで示すように出力電力Poutを所望最低限の値よりも高い複数の白丸の測定点の領域Gに上げる必要がある。
次に、図5〜図8は、モジュール基板MCBの容量および抵抗分の変化によるパワーモジュールPMの特性変化をパワーモジュールPMの最終段の増幅回路部の出力に並列に接続される容量(並列容量)の値によって調整して得られた結果を示している。図5〜図8の黒丸は並列容量値が3.5pF、四角は並列容量値が3.9pF、三角は並列容量値が4.3pFの場合の測定点を示し、符号Lm1,Lm2,Lm3は、それぞれの測定点の限界値を示している。図5および図6はそれぞれモジュール基板MCBの2層導体抵抗(配線抵抗)と出力電力Poutおよび総合効率Effとの関係を示し、図7および図8はそれぞれモジュール基板MCBの2層導体容量(配線容量)と出力電力Poutおよび総合効率Effとの関係を示している。出力電力Poutと総合効率Effとは相反関係にあることが分かる。また、モジュール基板MCBの容量および抵抗も変化することが分かる。特にモジュール基板MCBをセラミック配線基板とした場合は、セラミックの焼成時に配線の寸法(断面積、体積、平面積等)が変動するので、基板特性(配線容量や配線抵抗等)にバラツキが生じる。したがって、モジュール基板の特性バラツキの観点からも、最適な出力電力Poutおよび総合効率Effを得るために、図4で説明したようなインピーダンスの調整が必要である。
本実施の形態1は、上記のようなインピーダンスの調整、すなわち、パワーモジュールPMの出力電力および効率の調整を容易に行うことを主目的としたものである。以下、本実施の形態1のパワーモジュールPMの具体的構成の一例を説明する。図9はパワーモジュールPMのモジュール基板MCBの主面(被部品搭載面)の平面図、図10は図9の領域Kの拡大平面図、図11は図10にボンディングワイヤ(導電性ワイヤ)BWを配置して示した平面図、図12および図13は図10および図11との比較のために示したモジュール基板MCBの部分平面図、図14は図9の領域Jの拡大平面図、図15は図14にボンディングワイヤ(導電性ワイヤ)BWを配置して示した平面図、図16は図15のX1−X1線の断面図をそれぞれ示している。なお、図9〜図16では、モジュール基板MCBの主面(被部品搭載面)が見えるように図3で示した封止部材9を取り除いている。
モジュール基板MCBは、複数枚の絶縁層11を積層して一体化した多層配線構造を有している。この絶縁層11は、例えばミリ波域まで誘電損失の少ないアルミナ(酸化アルミニウム、Al2O3、比誘電率=9〜9.7)等のようなセラミックにより形成されている。ただし、絶縁層11の材料は、これに限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂等を用いても良い。モジュール基板MCBの内層には、配線12およびビア12Vが形成されている。この内層の配線12およびビア12Vは、例えば銅(Cu)とタングステン(W)との合金からなる。また、最上の絶縁層11の被部品搭載面(主面、第1面)および最下の絶縁層11のモジュール実装面(裏面、第2面)には、配線12および電極(ランド、端子、導体パターン)12Eが形成されている。この被部品搭載面の配線12および電極(導体パターン)12Eは、例えば銅(Cu)とタングステン(W)との合金からなり、その表面には、ニッケル(Ni)メッキおよび金(Au)メッキが下層から順に施されている。さらに最上の絶縁層11の被部品搭載面および最下の絶縁層11のモジュール実装面には、例えばソルダーレジストのような絶縁層13が配線12の表面を覆うように形成されている。絶縁層13の一部は、開口されており、そこから電極12Eが露出されている。図9〜図15の破線Qは、チップ実装領域およびその周辺の絶縁層13の開口領域を示している。なお、被部品搭載面、モジュール実装面およびモジュール基板MCB内の各層の配線12はビア12Vを通じて電気的に接続されている。
モジュール基板MCBの被部品搭載面には、例えば3つの半導体チップ15a,15b,15cが実装されている他、例えば抵抗、コンデンサまたはコイル等のような受動素子が形成されたチップ部品7Bが実装されている。各半導体チップ15a〜15cは、その主面(デバイス形成面)を上に向けた状態で、モジュール基板MCBの主面のキャビティと称する平面略矩形状の窪み16内に収まり良く搭載されている。各半導体チップ15a〜15cは、窪み16のほぼ中央に配置されている。チップサイズが相対的に小さく細長い形状の半導体チップ15b,15cは、互いに交差(直交)した状態で、相対的に大きな半導体チップ15aの近くに配置されている。
チップサイズが最も大きな半導体チップ(第1半導体チップ)15aには、上記GSM850およびGSM900用の初段および中段の増幅回路部2A1,2A2と、DCS1800およびDCS1900用の初段および中段の増幅回路部2B1,2B2とが形成されている。この半導体チップ15aの主面の外周近傍には、その外周に沿って複数のボンディングパッド(外部端子:以下、単にパッドという)Pが形成されている。
半導体チップ15aのパッドPのうち、ゲート用のパッドは、上記GSM850およびGSM900用の初段の増幅回路部2A1を形成するパワーMOS・FETのゲート電極と電気的に接続され、ドレイン用のパッドは、上記GSM850およびGSM900用の初段の増幅回路部2A1を形成するパワーMOS・FETのドレイン電極と電気的に接続されている。また、半導体チップ15aのパッドPのうち、他のゲート用のパッドは、上記GSM850およびGSM900用の中段の増幅回路部2A2を形成するパワーMOS・FETのゲート電極と電気的に接続され、他のドレイン用のパッドは、上記GSM850およびGSM900用の中段の増幅回路部2A2を形成するパワーMOS・FETのドレイン電極と電気的に接続されている。
また、半導体チップ15aのパッドPのうち、さらに他のゲート用のパッドは、上記DCS1800およびDCS1900用の初段の増幅回路部2B1を形成するパワーMOS・FETのゲート電極と電気的に接続され、さらに他のドレイン用のパッドは、上記DCS1800およびDCS1900用の初段の増幅回路部2B1を形成するパワーMOS・FETのドレイン電極と電気的に接続されている。また、半導体チップ15aのパッドPのうち、他のゲート用のパッドは、上記DCS1800およびDCS1900用の中段の増幅回路部2B2を形成するパワーMOS・FETのゲート電極と電気的に接続され、他のドレイン用のパッドは、上記DCS1800およびDCS1900用の中段の増幅回路部2B2を形成するパワーMOS・FETのドレイン電極と電気的に接続されている。
半導体チップ15aの外周のモジュール基板MCBの被部品搭載面には、複数の電極(第1導体パターン)12E1(12E)が、半導体チップ15aの外周を取り囲むように配置されている。各電極(第1導体パターン)12E1は、モジュール基板MCBの主面の上記配線12と一体的に形成されている。各電極12E1の平面形状は、全て単純な矩形状とされている。この各電極12E1と、半導体チップ15aのパッドPとは、その各々に接した状態で接続されたボンディングワイヤ(以下、単にワイヤという)BWを通じて互いに電気的に接続されている。ワイヤBWは、例えば金(Au)により形成されている。
チップサイズが相対的に小さい一方の半導体チップ(第2半導体チップ)15bには、上記GSM850およびGSM900用の最終段の増幅回路部2A3が形成されている。この半導体チップ15bの主面の外周近傍にも、その外周に沿って複数のパッドPが形成されている。半導体チップ15bのパッドPのうち、2つのパッドPAg3は、それぞれ上記GSM850およびGSM900用の最終段の増幅回路部2A3を形成するパワーMOS・FETのゲート電極と電気的に接続され、2つのパッドPAd3は、それぞれ上記GSM850およびGSM900用の最終段の増幅回路部2A3を形成するパワーMOS・FETのドレイン電極と電気的に接続されている。
半導体チップ15bの外周のモジュール基板MCBの被部品搭載面には、複数の電極12E1,12E2(12E)が、半導体チップ15bの外周を取り囲むように配置されている。各電極12E1,12E2は、モジュール基板MCBの主面の上記配線12と一体的に形成されている。この各電極12E1,12E2と、半導体チップ15bのパッドPとは、その各々に接した状態で接続されたワイヤBWを通じて互いに電気的に接続されている。電極12E1の平面形状は上記と同様に単純な矩形状とされているが、半導体チップ15bのゲート電極用のパッドPAg3およびドレイン電極用のパッドPAd3がワイヤBWを通じて電気的に接続される電極(導体パターン、第2導体パターン)12E2の平面形状(絶縁層13から露出される領域の平面形状)は蛇行形状とされている。すなわち、電極(第2導体パターン)12E2は、2以上(ここでは5箇所)の屈曲部を有するように折れ曲がって形成されている。複数の電極12E2の各々の形状は同じである。比較のため、図12および図13に本発明者が検討した現状の電極12Eを示す。現状の半導体チップ15bの外周の電極12Eは全て単純な矩形状とされている。これに対して本実施の形態1の電極12E2は、図12および図13の電極12Eに平面L字状のスリット(切り込み)が形成されたような形状とされており、これにより蛇行形状とされている。すなわち、電極12E2は、ワイヤBWの延在方向に対して交差する方向に延びる第1部分12E2aと、その第1部分12E2aに略平行に延在する第2部分12E2bと、その第1部分12E2aおよび第2部分12E2bを電気的に接続する部分である第3部分12E2cとを有している。第3部分12E2cは、さらに上記第1部分E2aおよび第2部分E2bよりも上記半導体チップ15bのパッドPから遠く離れた第4部分12E2dと、上記第1部分E2aおよび第2部分E2bを接続する第5部分12E2eとを有している。このように半導体チップ15bのゲート電極およびドレイン電極と電気的に接続される電極12E2の露出領域の平面形状を複数の屈曲部を有するような蛇行形状とすることにより、電極12E2に対するワイヤBWの着地位置(接触位置)を第1部分12E2a、第2部分12E2b、第3部分12E2c(第4部分12E2d)のそれぞれに変えるだけで(すなわち、ワイヤ接続の仕方だけで)、インピーダンスの値を変えることができる。このため、インピーダンス調整を容易にすることができるので、パワーモジュールPMの出力電力および効率の最適化を容易にすることができる。すなわち、パワーモジュールPMの高周波特性の合わせ込みを容易に行うことができる。ここでは、ゲート電極用のパッドPAg3と接続される電極12E2も蛇行形状としているが、ドレイン電極用のパッドPAd3と接続される電極12E2を蛇行形状とすることが上記最適化の効果を得る上で最も効果的である。
また、電極12E2を蛇行形状としたことにより、小さな占有面積でインピーダンスを変えることができる。本実施の形態1のパワーモジュールPMは携帯電話という小型製品に使用するのでモジュール基板MCBの被搭載面の面積も小さい上、他の電子部品の実装もあるので、より小さい面積の中で長さを稼ぐために蛇行形状としている。ただし、上記電極12E2の平面形状は、上記効果を得ることができれば蛇行形状に限定されるものではなく種々変更可能である。また、電極12E2を多層で形成しても良い。しかし、他の配線層に電極12E2のパターンを配置すると、他の層の他の配線を圧迫してしまう場合は、モジュール基板MCBの被搭載面に形成することが好ましい。
チップサイズが相対的に小さい他方の半導体チップ(第2半導体チップ)15cには、上記DCS1800およびDCS1900用の最終段の増幅回路部2B3が形成されている。この半導体チップ15cの主面の外周近傍にも、その外周に沿って複数のパッドPが形成されている。半導体チップ15bのパッドPのうち、2つのパッドPBg3は、それぞれ上記DCS1800およびDCS1900用の最終段の増幅回路部2B3を形成するパワーMOS・FETのゲート電極と電気的に接続され、2つのパッドPBd3は、それぞれ上記DCS1800およびDCS1900用の最終段の増幅回路部2B3を形成するパワーMOS・FETのドレイン電極と電気的に接続されている。
半導体チップ15cの外周のモジュール基板MCBの被部品搭載面には、上記半導体チップ15bの周囲と同様に、複数の電極12E1,12E2(12E)が、半導体チップ15cの外周を取り囲むように配置されている。この半導体チップ15cの周囲の電極12E1,12E2の形状や接続関係等は、上記半導体チップ15bの周囲の電極12E1,12E2の場合と同じである。この場合も半導体チップ15cのゲート電極およびドレイン電極と電気的に接続される電極12E2の平面形状(絶縁層13から露出する領域の平面形状)を複数の屈曲部を有するような蛇行形状とすることにより、電極12E2に対するワイヤBWの着地位置を変えることでインピーダンスの値を変えることができ、インピーダンス調整を容易にすることができるので、パワーモジュールPMの出力電力および効率の最適化を容易にすることができる。すなわち、パワーモジュールPMの高周波特性の合わせ込みを容易に行うことができる。
なお、各半導体チップ15a〜15cの裏面は、モジュール基板MCBの窪み16の底面の電極12Eに接続され、さらにビア12Vを通じてモジュール基板MCBの裏面の電極12E(高電位側または低電位側の電源電極)と電気的に接続されている。また、初段および中段の増幅回路部2A1,2A2,2B1,2B2と、最終段の増幅回路部2A3,2B3とを別々の半導体チップに形成した理由は、最終段の増幅回路部2A3,2B3は駆動能力が大きいので、同一の半導体チップに増幅回路部2A1,2A2,2B1,2B2と増幅回路部2A3,2B3とを形成すると、増幅回路部2A3,2B3で動作時に発生した熱やノイズが増幅回路部2A1,2A2,2B1,2B2に悪影響を及ぼす可能性があるからであるが、3段の増幅回路部2A1〜2A3,2B1〜2B3を1つの半導体チップ内に形成することもできる。
上記半導体チップ15a〜15cに形成された増幅回路部2A1〜2A3,2B1〜2B3の増幅素子は、例えばMIS・FET(Metal Insulator Semiconductor Field Effect Transistor)、ヘテロ接合バイポーラトランジスタまたはHEMT(High Electron Mobility Transistor)などによって形成されている。図17および図18は、上記増幅回路部2A1〜2A3,2B1〜2B3を構成する増幅素子の一例を示している。
図17は、上記増幅回路部2A1〜2A3,2B1〜2B3を構成する半導体増幅素子をLDMOSFET(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散MOSFET)により形成した場合の半導体チップ15a〜15cの要部断面図の一例を示している。
p+型単結晶シリコンからなる半導体基板201の主面には、p−型単結晶シリコンからなるエピタキシャル層202が形成され、エピタキシャル層202の主面の一部には、LDMOSFETのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとしての機能するp型ウエル203が形成されている。p型ウエル203の表面には、酸化シリコンなどからなるゲート絶縁膜204を介してLDMOSFETのゲート電極205が形成されている。ゲート電極205は、例えばn型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極205の側壁には、酸化シリコンなどからなるサイドウォールスペーサ206が形成されている。
エピタキシャル層202の内部のチャネル形成領域を挟んで互いに離間する領域には、LDMOSFETのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するn−型オフセットドレイン領域207と、n−型オフセットドレイン領域207に接し、チャネル形成領域から離間して形成されたn型オフセットドレイン領域208と、n型オフセットドレイン領域208に接し、チャネル形成領域からさらに離間して形成されたn+型ドレイン領域209とからなる。これらn−型オフセットドレイン領域207、n型オフセットドレイン領域208およびn+型ドレイン領域209のうち、ゲート電極205に最も近いn−型オフセットドレイン領域207は不純物濃度が最も低く、ゲート電極205から最も離間したn+型ドレイン領域209は不純物濃度が最も高い。
LDMOSFETのソースは、チャネル形成領域に接するn−型ソース領域210と、n−型ソース領域210に接し、チャネル形成領域から離間して形成され、n−型ソース領域210よりも不純物濃度が高いn+型ソース領域211とからなる。n−型ソース領域210の下部には、p型ハロー領域212が形成されている。
n+型ソース領域211の端部(n−型ソース領域210と接する側と反対側の端部)には、n+型ソース領域211と接するp型打抜き層214が形成されている。p型打抜き層214の表面近傍には、p+型半導体領域215が形成されている。p型打抜き層214は、LDMOSFETのソースと半導体基板201とを電気的に接続するための導電層であり、例えばエピタキシャル層202に形成した溝213の内部に埋め込んだp型多結晶シリコン膜によって形成される。
LDMOSFETのp型打抜き層214(p+型半導体領域215)、ソース(n+型ソース領域211)およびドレイン(n+型ドレイン領域209)のそれぞれの上部には、窒化シリコン膜221と酸化シリコン膜222とに形成されたコンタクトホール223内のプラグ224が接続されている。p型打抜き層214(p+型半導体領域215)およびソース(n+型ソース領域211)には、プラグ224を介してソース電極225が接続され、ドレイン(n+型ドレイン領域209)には、プラグ224を介してドレイン電極226が接続されている。
ドレイン電極226およびソース電極225のそれぞれには、ドレイン電極226およびソース電極225を覆う酸化シリコン膜227に形成されたスルーホール228を介して配線229が接続されている。配線229の上部には、酸化シリコン膜と窒化シリコン膜の積層膜からなる表面保護膜230が形成されている。また、半導体基板201の裏面にはソース裏面電極231が形成されている。
図18は、上記増幅回路部2A1〜2A3,2B1〜2B3を構成する半導体増幅素子をヘテロ接合型バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)により形成した場合の半導体チップ15a〜15cの要部断面図の一例を示している。
半絶縁性のGaAs基板(半導体基板)251上にn+型GaAs層よりなるサブコレクタ層252が形成され、サブコレクタ層252上にHBT253が形成されている。
各HBT253は、サブコレクタ層252上に形成された金などからなるコレクタ電極254と、このコレクタ電極254とは所定間隔だけ離間して形成されたコレクタメサ255を有している。コレクタメサ255は、例えばn型GaAs層より形成され、コレクタメサ255とコレクタ電極254はサブコレクタ層252を介して電気的に接続されている。
コレクタメサ255上には、例えばp型GaAs層よりなるベースメサ256が形成されている。ベースメサ256上の周辺領域には金等よりなるベース電極257が形成されている。ベースメサ256の略中央部上にエミッタ層258が形成され、エミッタ層258上にエミッタ電極259が形成されている。エミッタ層258は、例えばn型InGaP層、GaAs層およびInGaAs層を積層した層より形成され、エミッタ電極259は、例えばタングステンシリサイドから形成されている。このように、ベースメサ(p型GaAs層)256とエミッタ層(n型InGaP層)258との間には異種半導体接合(ヘテロ接合)が形成されている。
コレクタ電極254には、絶縁膜261に形成されたコンタクトホール262を介してコレクタ配線263が接続されている。エミッタ電極259には、絶縁膜264,261に形成されたスルーホール265を介してエミッタ配線266が接続されている。エミッタ配線266よりも上層の構造については、ここでは図示およびその説明を省略する。
次に、上記図9〜図16等で説明したパワーモジュールPMの等価回路図を図19に示す。コンデンサC、コイルL等は、上記チップ部品7B内に形成されている。上記インピーダンス整合回路2AM1〜2AM4,2BM1〜2BM4は、コンデンサおよびコイルにより形成されている。配線12はマイクロストリップラインを示している。ワイヤBW1は上記蛇行形状の電極12E2に接続されるワイヤを示している。このワイヤBW1は、上記のように接続の仕方を変えられるようになっている。このワイヤBW1の接続調整によりパワーモジュールPMの出力電力および効率をよりよい値に調整することができる。
次に、上記インピーダンス調整のシミュレーション結果について説明する。ここでは、最終段の増幅回路部2A3,2B3のパワーMOS・FETのドレインに電気的に接続されるワイヤBWおよび電極12Eについて検討したシミュレーション結果を説明する。
図20〜図22は本発明者が検討した電子装置のインピーダンス調整の様子を模式的に示している。なお、符号Z0は電極12E1の終端位置を示し、符号Z1は電極12E1に対するワイヤBWの着地位置(接触位置)を示している。また、符号MNはモジュール基板MCB上の出力段用のインピーダンス整合回路で上記インピーダンス整合回路2AM4,2BM4に相当する。また、符号Cは整合回路MNを構成するコンデンサを示している。
図20は電極12E1が矩形状の導体パターンで形成されている場合を示しており、図13の構造に対応している。この場合、ワイヤBWの接続の仕方により変えられるインピーダンスの値はせいぜい2点である。現実的には、ボンディングの精度を考慮すると、ほとんどワイヤの着地位置を変えられない。このため、パワーモジュールPMの高周波特性の合わせ込みが難しい。図21は電極12E1が図20の場合よりも幅広(ワイヤBWに交差する方向に広い)の場合を例示している。この場合はワイヤBWの着地位置は種々変えられるもののワイヤBWの着地位置Z1を種々変えても信号伝達経路長(電流経路長)の変化量が小さくインピーダンスの値は図20の場合とほぼ同様の結果しか得られない。図22は電極12E1が図20の場合よりも細長い場合を例示している。この場合、ワイヤBWの着地位置Z1を変えることで信号伝達経路長(電流経路長)の変化量を大きくすることができるので、インピーダンスの値を図20の場合よりも変えることができる。しかし、この場合、電極12E1が細長く占有面積を大きくとるのでパワーモジュールの小型化に適していない。また、インピーダンスを変えるためにはワイヤBWの長さを極端に長くしなければならない状況になり、ワイヤBWがだれてしまう問題が生じやすい。
これに対して、図23は本実施の形態1の場合のインピーダンス調整の様子を示している。この場合は、蛇行形状の電極12E2に対するワイヤBWの着地位置(接触位置)を、着地位置Z2,Z3,Z4のように変えることにより、半導体チップ15b,15cのパッドPから電極12E2の終端位置Z0までの配線長(すなわち、ワイヤBWの長さと、着地位置Z1〜Z3の各々から終端位置Z0までのストリップライン(電極12E2)の長さとの和)を変えることができるので、トータルのインピーダンスの値を複数の値に変えることができる。したがって、パワーモジュールPMの高周波特性の合わせ込みを容易に行うことができる。また、電極12E2を蛇行形状としたことにより、小さな占有面積で配線長を確保でき、インピーダンスの変更が可能となる。しかも、インピーダンス変更のためにワイヤBWの長さを極端に長くする必要もないので、ワイヤBWがだれるような問題も生じないようにすることができる。
図24は図23のインピーダンス調整による結果を示すスミスチャート、図25は図24の領域Nを拡大して示している。図24および図25の黒丸は図20〜図22の着地位置Z1で得られるインピーダンス、ひし形は図23の着地位置Z2で得られるインピーダンス、三角形は図23の着地位置Z3で得られるインピーダンス、さらに四角形は図23の着地位置Z4で得られるインピーダンスをそれぞれ示している。本実施の形態1のインピーダンス調整によれば、図24および図25に示すように、インピーダンスの値を、図20〜図22の着地位置Z1で得られたインピーダンスの値に対して変えることができることを確認した。
なお、このシミュレーションでは、最終段の増幅回路部2A3,2B3のパワーMOS・FETQA1,QA2,QB1,QB2のドレインに電気的に接続されるワイヤBWについて検討したが、最終段の増幅回路部2A3,2B3のパワーMOS・FETQA1,QA2,QB1,QB2のゲート電極に電気的に接続されるワイヤBWについても同様の結果を得ることができる。また、本実施の形態1では、最終段の増幅回路部2A3,2B3がパワーモジュールPMの出力電力および効率を向上させる上で最も効果が大きいので、最終段の増幅回路部2A3,2B3のパワーMOS・FETが形成された半導体チップ15b,15cの周囲に蛇行形状の電極12E2を配置した。ただし、最終段のみでなく、初段や中段の増幅回路部2A1,2B1,2A2,2B2のパワーMOS・FETが形成された半導体チップ15aの周囲に、上記蛇行形状の電極12E2を配置し、これをワイヤBWを介して、初段や中段の増幅回路部2A1,2B1,2A2,2B2のパワーMOS・FETのゲート電極およびドレイン電極と電気的に接続しても良い。この場合、インピーダンスをさらに高い精度で調整できるので、パワーモジュールPMの出力電力および効率をより最適な値に設定することができる。また、電極12E2の形状や長さ等に応じて、インピーダンス整合回路MNの最終段のラインの長さを変更しても良い。
次に、本実施の形態1の電子装置の製造工程の一例について説明する。
まず、半導体ウエハを用意する。半導体ウエハは、例えばシリコン(Si)単結晶からなる平面略円形状の半導体薄板とされている。続いて、通常のウエハプロセス(前工程)を経て、半導体ウエハの主面に上記増幅回路部(2A1〜2A3,2B1〜2B3)用のパワーMOS・FET等のような素子を有する複数の半導体チップ(15a〜15c)を形成する。その後、半導体ウエハに形成された複数の半導体チップの各々に対してプローブ検査を行う。この時、本実施の形態1では、各半導体チップの特性を判定し、グレード分けを行う。次いで、半導体ウエハをダイシング処理により個々の半導体チップに切り出す。この時、本実施の形態1では、上記プローブ検査の結果に基づいて、個々の半導体チップをグレード毎に分けてチップ収容皿またはトレイに収容する。その後、個々の半導体チップを半導体チップの持つグレードに合ったモジュール基板MCB(すなわち、パワーモジュールPMのパワーや効率の向上を達成する上で最適なモジュール基板MCB)に搭載する。
ここで、図26は、本発明者が検討した現状の半導体チップの特性分類表を示す。ここでは、上記増幅回路部が形成される半導体チップを良品数の多いものの中で9つの特性に分類している。しかし、この方法では、各ロットLA,LB毎に特性の細分化を行った場合に、同一カテゴリーNo.(特性)が同一グレード表記にならない。そこで、本実施の形態1では、図27に示すように、上記増幅回路が形成される半導体チップを、良品数を考慮することなく30仕様に分類する。すなわち、良品でないものにもグレードを付け、全体で2桁に分類にする。この場合、各ロットLA,LB毎に特性の細分化を行った場合に、同一カテゴリNo.(特性)を同一グレード表記にすることができる。そして、このように特性分類のさらなる細分化により、上記増幅回路部が形成される半導体チップの特性バラツキを小さくすることができるので、上記インピーダンス調整をさらに容易にすることができる。このため、パワーモジュールPMの出力電力および効率の最適化をさらに容易にすることができる。すなわち、パワーモジュールPMの高周波特性の合わせ込みをさらに容易にすることができる。
(実施の形態2)
図28は、本実施の形態2のパワーモジュールPMのモジュール基板MCBの要部拡大平面図を示している。図28でもモジュール基板MCBの主面(被部品搭載面)が見えるように図3で示した封止部材9を取り除いている。
図28は、本実施の形態2のパワーモジュールPMのモジュール基板MCBの要部拡大平面図を示している。図28でもモジュール基板MCBの主面(被部品搭載面)が見えるように図3で示した封止部材9を取り除いている。
本実施の形態2においては、モジュール基板MCBの被部品搭載面にIPD(Integrated Passive Device)17が実装されている。これ以外は、前記実施の形態1と同じである。IPD17は、増幅回路用の半導体チップの周辺の、例えば抵抗、コンデンサまたはコイル等のような受動部品を集積化したチップ部品である。このIPD17のパッドPもワイヤBWを通じて上記蛇行形状の電極12E2と電気的に接続されている。すなわち、IPD17のパッドPに接続されたワイヤBWの電極12E2上での着地位置を選択することにより特性チューニングが行われている。したがって、パワーモジュールPMの高周波特性の合わせ込みをさらに容易に行うことができる。また、モジュール基板MCBの被部品搭載面に実装される複数の受動部品を集積化することにより、モジュール基板MCBの被部品搭載面の面積を小さくすることができるので、パワーモジュールPMのサイズを小さくすることができる。
(実施の形態3)
図29〜図32は、本実施の形態3のパワーモジュールPMの他のインピーダンス調整を示している。
図29〜図32は、本実施の形態3のパワーモジュールPMの他のインピーダンス調整を示している。
本実施の形態3においては、上記増幅回路部が形成された半導体チップ15(15a〜15c)をモジュール基板MCBの窪み16内にボンディングする際に、矢印で示すように、半導体チップ15のボンディング位置を調整する(変える)ことにより、大まかなインピーダンス調整を行う。ここでは半導体チップ15が窪み16の中心からずれて配置されている場合が例示されている。続いて、半導体チップ15のパッドPと、モジュール基板MCBの電極12E2とをワイヤBWによって電気的に接続する際に、図30〜図32に示すように、前記実施の形態1,2と同様に、蛇行形状の電極12E2に対するワイヤBWの着地位置を調整(変える)ことにより、細かなインピーダンス調整を行う。このように本実施の形態3においては、大小2段階のインピーダンス調整を行うことにより、パワーモジュールPMのパワーおよび効率の最適化を図る上で、より最適なインピーダンス調整を容易に行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態では、GSM850、GSM900、GSM1800およびGSM1900の4つの周波数帯の電波を取り扱うことが可能なフォーバンド方式の携帯電話に適用した場合について説明したが、これに限定されるものではなく、例えばGSM900およびGSM1800の2つの周波数帯の電波を取り扱うことが可能なデュアルバンド方式またはGSM900、GSM1800およびGSM1900の3つの周波数帯の電波を取り扱うことが可能なトリプルバンド方式の携帯電話に適用することもできる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話に適用した場合について説明したが、それに限定されるものではなく、例えば通信機能を有するPDA(Personal Digital Assistants)等のような移動体情報処理装置や通信機能を有するパーソナルコンピュータ等のような情報処理装置にも適用できる。
本発明は、電子装置の製造業に適用できる。
2A,2A1〜2A3,2B,2B1〜2B3 増幅回路部
2AM1〜2AM4,2BM1〜2BM4 インピーダンス整合回路
3 周辺回路
3A 制御回路
3A1 電源制御回路
3A2 バイアス電圧生成回路
3B バイアス回路
7A,7B チップ部品
8 接合材
9 封止部材
11 絶縁層
12 配線
12E 電極
12E1 電極(導体パターン、第1導体パターン)
12E2 電極(導体パターン、第2導体パターン)
12V ビア
13 絶縁層
15a,15b,15c 半導体チップ
16 窪み
17 IPD
201 半導体基板
202 エピタキシャル層
203 p型ウエル
204 ゲート絶縁膜
205 ゲート電極
206 サイドウォールスペーサ
207 n−型オフセットドレイン領域
208 n型オフセットドレイン領域
209 n+型ドレイン領域
210 n−型ソース領域
211 n+型ソース領域
212 p型ハロー領域
213 溝
214 p型打抜き層
215 p+型半導体領域
221 窒化シリコン膜
222 酸化シリコン膜
223 コンタクトホール
224 プラグ
225 ソース電極
226 ドレイン電極
227 酸化シリコン膜
228 スルーホール
229 配線
230 表面保護膜
231 ソース裏面電極
251 GaAs基板
252 サブコレクタ層
253 HBT
254 コレクタ電極
255 コレクタメサ
256 ベースメサ
257 ベース電極
258 エミッタ層
259 エミッタ電極
261 絶縁膜
262 コンタクトホール
263 コレクタ配線
264 絶縁膜
265 スルーホール
266 エミッタ配線
PM RFパワーモジュール
MCB モジュール基板
DPS デジタル携帯電話機システム
ANT アンテナ
FEM フロントエンドモジュール
BBC ベースバンド回路
FMC 変復調回路
FLT1,FLT2 フィルタ
LPF1,LPF2 ロウパスフィルタ
Ta1,Tb1 入力端子
Ta2,Tb2 出力端子
MN インピーダンス整合回路
SW1,SW2 スイッチ回路
C,C0,C1〜C34 コンデンサ
WDC 分波器
CNT1,CNT2 切換信号
MB マザーボード
P ボンディングパッド
PAg3,PAd3,PBg3,PBd3 ボンディングパッド
BW ボンディングワイヤ(導電性ワイヤ)
Z0 終端位置
Z1〜Z4 着地位置
2AM1〜2AM4,2BM1〜2BM4 インピーダンス整合回路
3 周辺回路
3A 制御回路
3A1 電源制御回路
3A2 バイアス電圧生成回路
3B バイアス回路
7A,7B チップ部品
8 接合材
9 封止部材
11 絶縁層
12 配線
12E 電極
12E1 電極(導体パターン、第1導体パターン)
12E2 電極(導体パターン、第2導体パターン)
12V ビア
13 絶縁層
15a,15b,15c 半導体チップ
16 窪み
17 IPD
201 半導体基板
202 エピタキシャル層
203 p型ウエル
204 ゲート絶縁膜
205 ゲート電極
206 サイドウォールスペーサ
207 n−型オフセットドレイン領域
208 n型オフセットドレイン領域
209 n+型ドレイン領域
210 n−型ソース領域
211 n+型ソース領域
212 p型ハロー領域
213 溝
214 p型打抜き層
215 p+型半導体領域
221 窒化シリコン膜
222 酸化シリコン膜
223 コンタクトホール
224 プラグ
225 ソース電極
226 ドレイン電極
227 酸化シリコン膜
228 スルーホール
229 配線
230 表面保護膜
231 ソース裏面電極
251 GaAs基板
252 サブコレクタ層
253 HBT
254 コレクタ電極
255 コレクタメサ
256 ベースメサ
257 ベース電極
258 エミッタ層
259 エミッタ電極
261 絶縁膜
262 コンタクトホール
263 コレクタ配線
264 絶縁膜
265 スルーホール
266 エミッタ配線
PM RFパワーモジュール
MCB モジュール基板
DPS デジタル携帯電話機システム
ANT アンテナ
FEM フロントエンドモジュール
BBC ベースバンド回路
FMC 変復調回路
FLT1,FLT2 フィルタ
LPF1,LPF2 ロウパスフィルタ
Ta1,Tb1 入力端子
Ta2,Tb2 出力端子
MN インピーダンス整合回路
SW1,SW2 スイッチ回路
C,C0,C1〜C34 コンデンサ
WDC 分波器
CNT1,CNT2 切換信号
MB マザーボード
P ボンディングパッド
PAg3,PAd3,PBg3,PBd3 ボンディングパッド
BW ボンディングワイヤ(導電性ワイヤ)
Z0 終端位置
Z1〜Z4 着地位置
Claims (28)
- 電力増幅回路を有する電子装置であって、
配線基板と、
前記配線基板上に実装された、前記電力増幅回路の増幅素子を有する第1半導体チップと、
前記第1半導体チップの入力端子および出力端子と、
前記配線基板上に形成され、前記配線基板の第1および第2配線とそれぞれ電気的に接続された、第1および第2導体パターンと、
前記入力端子と前記第1導体パターン間、および前記出力端子と前記第2導体パターン間をそれぞれ接続する、第1および第2導電性ワイヤとを有し、
前記第1および第2導電パターンのうち少なくとも一方は、複数の屈曲部を有する平面形状を有することを特徴とする電子装置。 - 請求項1記載の電子装置において、前記配線基板上に絶縁層が形成され、
前記第1および第2導電パターンは前記絶縁層から露出していることを特徴とする電子装置。 - 請求項1記載の電子装置において、前記第1および第2導電パターンと前記第1および第2導電性ワイヤとのそれぞれの接続位置が可変であることを特徴とする電子装置。
- 請求項3記載の電子装置において、前記接続位置を可変とすることで、前記電力増幅回路の出力電力および効率の調整が可能であることを特徴とする電子装置。
- 請求項1記載の電子装置において、前記第1および第2導体パターンのうち少なくとも一方は、前記第1および第2導電性ワイヤに対して交差する方向に延びる第1部分と、前記第1部分に略平行な第2部分とを有することを特徴とする電子装置。
- 請求項5記載の電子装置において、前記第1および第2導体パターンのうち少なくとも一方は、前記第1部分と前記第2部分とを接続する第3部分とを有し、前記第3部分は、前記第1部分および第2部分よりも前記半導体チップの出力端子から遠い第4部分を含むことを特徴とする電子装置。
- 請求項1記載の電子装置において、前記電力増幅回路は、直列接続された複数の電力増幅素子から構成され、
前記第1半導体チップには前記複数の電力増幅素子中の最終段素子が形成され、
前記電子装置はさらに第2半導体チップを有し、
前記第2半導体チップ中には、前記最終段素子を除く前記複数の電力増幅素子が形成されていることを特徴とする電子装置。 - 請求項1記載の電子装置において、前記電子装置は移動通信機器に搭載されることを特徴とする電子装置。
- 請求項1記載の電子装置において、前記電力増幅回路のうち、初段および中段の増幅素子は第1半導体チップに形成されており、最終段の増幅素子は、前記第1半導体チップとは別の第2半導体チップに形成されており、前記第2半導体チップの外周に配置された前記導体パターンは、前記導体パターンの露出領域が2以上の屈曲部を有するように折れ曲がって形成されているものを有することを特徴とする電子装置。
- 請求項1記載の電子装置において、前記電力増幅回路は、複数の周波数帯の高周波信号に対応可能なマルチバンド方式を採用していることを特徴とする電子装置。
- 請求項1記載の電子装置において、前記電力増幅回路は、850MHz帯、900MHz帯、1800MHz帯または1900MHz帯で動作することを特徴とする電子装置。
- 請求項1記載の電子装置において、前記配線基板には、受動素子用の電子部品が実装されており、前記受動素子用の電子部品の外周には、前記配線基板の配線と電気的に接続された受動素子用の導体パターンが形成されており、
前記受動素子用の導体パターンは、絶縁層で覆われた被覆領域と、前記絶縁層から露出された露出領域とを有しており、
前記受動素子用の導体パターンの露出領域と、前記受動素子用の電子部品の外部端子とは、前記受動素子用の導体パターンの露出領域と前記受動素子用の電子部品の外部端子との各々に接触した状態で接続された導電性ワイヤを通じて互いに電気的に接続されており、
前記受動素子用の導体パターンは、前記導体パターンの露出領域が2以上の屈曲部を有するように折れ曲がって形成されているものを有することを特徴とする電子装置。 - 請求項1記載の電子装置において、前記配線基板はセラミック配線基板であることを特徴とする電子装置。
- 高周波電力増幅回路を構成する3段の増幅回路部を有する電子装置であって、
(a)前記3段の増幅回路部の初段および中段の増幅回路部が形成された第1半導体チップと、
(b)前記3段の増幅回路部の最終段の増幅回路部が形成された第2半導体チップと、
(c)前記第1、第2半導体チップを実装する配線基板とを備え、
前記第1半導体チップが実装された配線基板の実装面の前記第1半導体チップの外周には、前記配線基板の配線と電気的に接続された第1導体パターンが形成されており、
前記第2半導体チップが実装された配線基板の実装面の前記第2半導体チップの外周には、前記配線基板の配線と電気的に接続された第2導体パターンが形成されており、
前記第1導体パターンおよび前記第2導体パターンは、絶縁層で覆われた被覆領域と、前記絶縁層から露出された露出領域とを有しており、
前記第1、第2半導体チップの外部端子と、前記第1、第2半導体チップの各々の外周の前記第1、第2導体パターンの露出領域とは、前記外部端子と前記第1、第2導体パターンの露出領域との各々に接触した状態で接続された導電性ワイヤを通じて互いに電気的に接続されており、
前記第2導体パターンの露出領域が2以上の屈曲部を有するように折れ曲がって形成されていることを特徴とする電子装置。 - 請求項14記載の電子装置において、前記第2導体パターンの平面形状が蛇行形状とされていることを特徴とする電子装置。
- 請求項14記載の電子装置において、前記第2導電パターンと前記第2導電性ワイヤとのそれぞれの接続位置が可変であることを特徴とする電子装置。
- 請求項14記載の電子装置において、前記第2導体パターンと前記導電性ワイヤとの接続位置を可変とすることで、前記電力増幅回路の出力電力および効率の調整が可能であることを特徴とする電子装置。
- 請求項14記載の電子装置において、前記第2導体パターンは、前記導電性ワイヤに対して交差する方向に延びる第1部分と、前記第1部分に略平行な第2部分とを有することを特徴とする電子装置。
- 請求項18記載の電子装置において、前記第2導体パターンは、前記第1部分と前記第2部分とを接続する第3部分とを有し、前記第3部分は、前記第1部分および第2部分よりも前記第2半導体チップから遠い第4部分を含むことを特徴とする電子装置。
- 請求項14記載の電子装置において、前記配線基板には、受動素子用の電子部品が実装されており、前記受動素子用の電子部品の外周には、前記配線基板の配線と電気的に接続された受動素子用の導体パターンが形成されており、
前記受動素子用の導体パターンは、絶縁層で覆われた被覆領域と、前記絶縁層から露出された露出領域とを有しており、
前記受動素子用の導体パターンの露出領域と、前記受動素子用の電子部品の外部端子とは、前記受動素子用の導体パターンの露出領域と前記受動素子用の電子部品の外部端子との各々に接触した状態で接続された導電性ワイヤを通じて互いに電気的に接続されており、
前記受動素子用の導体パターンは、前記導体パターンの露出領域が2以上の屈曲部を有するように折れ曲がって形成されているものを有することを特徴とする電子装置。 - 請求項14記載の電子装置において、前記高周波電力増幅回路は、携帯電話のアンテナスイッチ回路の前段に配置された送信信号出力用の高周波電力増幅回路であることを特徴とする電子装置。
- 請求項14記載の電子装置において、前記第1半導体チップには、1800MHz帯および1900MHz帯の信号増幅用の前記初段および中段の増幅回路部と、900MHz帯および850MHz帯の信号増幅用の前記初段および中段の増幅回路部とが形成されており、前記第2半導体チップは、1800MHz帯および1900MHz帯の信号増幅用の前記最終段の増幅回路部が形成された半導体チップと、900MHz帯および850MHz帯の信号増幅用の前記最終段の増幅回路部が形成された半導体チップとの別々の半導体チップに分かれていることを特徴とする電子装置。
- 高周波電力増幅回路を構成する3段の増幅回路部を有する電子装置であって、
(a)前記3段の増幅回路部の初段および中段の増幅回路部が形成された第1半導体チップと、
(b)前記3段の増幅回路部の最終段の増幅回路部が形成された第2半導体チップと、
(c)前記第1、第2半導体チップを実装する配線基板とを備え、
前記第1半導体チップが実装された配線基板の実装面の前記第1半導体チップの外周には、前記配線基板の配線と電気的に接続された第1導体パターンが形成されており、
前記第2半導体チップが実装された配線基板の実装面の前記第2半導体チップの外周には、前記配線基板の配線と電気的に接続された第2導体パターンが形成されており、
前記第1導体パターンおよび前記第2導体パターンは、絶縁層で覆われた被覆領域と、前記絶縁層から露出された露出領域とを有しており、
前記第1、第2半導体チップの外部端子と、前記第1、第2半導体チップの各々の外周の前記第1、第2導体パターンの露出領域とは、前記外部端子と前記第1、第2導体パターンの露出領域との各々に接触した状態で接続された導電性ワイヤを通じて電気的に接続されており、
前記第2導体パターンは、前記第2導体パターンの露出領域の屈曲部の数が、前記第1導体パターンの露出領域の屈曲部の数よりも多くなるように折れ曲がって形成されていることを特徴とする電子装置。 - 請求項23記載の電子装置において、前記第2導体パターンの平面形状が蛇行形状とされていることを特徴とする電子装置。
- 請求項23記載の電子装置において、前記第2導体パターンと前記導電性ワイヤとの接続位置を可変とすることで、前記電力増幅回路の出力電力および効率の調整が可能であることを特徴とする電子装置。
- 請求項23記載の電子装置において、前記第2導体パターンは、前記導電性ワイヤに対して交差する方向に延びる第1部分と、前記第1部分に略平行な第2部分とを有することを特徴とする電子装置。
- 請求項26記載の電子装置において、前記第2導体パターンは、前記第1部分と前記第2部分とを接続する第3部分とを有し、前記第3部分は、前記第1部分および第2部分よりも前記第2半導体チップから遠い第4部分を含むことを特徴とする電子装置。
- 請求項23記載の電子装置において、前記配線基板には、受動素子用の電子部品が実装されており、前記受動素子用の電子部品の外周には、前記配線基板の配線と電気的に接続された受動素子用の導体パターンが形成されており、
前記受動素子用の導体パターンは、絶縁層で覆われた被覆領域と、前記絶縁層から露出された露出領域とを有しており、
前記受動素子用の電子部品の外部端子と、前記受動素子用の導体パターンの露出領域とは、前記外部端子と前記受動素子用の導体パターンの露出領域との各々に接触した状態で接続された導電性ワイヤを通じて互いに電気的に接続されており、
前記受動素子用の導体パターンは、前記導体パターンの露出領域の屈曲部の数が、前記第1導体パターンの露出領域の屈曲部の数よりも多くなるように折れ曲がって形成されているものを有することを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278839A JP2006093500A (ja) | 2004-09-27 | 2004-09-27 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278839A JP2006093500A (ja) | 2004-09-27 | 2004-09-27 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006093500A true JP2006093500A (ja) | 2006-04-06 |
Family
ID=36234163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004278839A Pending JP2006093500A (ja) | 2004-09-27 | 2004-09-27 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006093500A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289969A (ja) * | 2008-05-29 | 2009-12-10 | Nec Electronics Corp | リードフレーム |
JP2020517089A (ja) * | 2016-12-23 | 2020-06-11 | ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム | モアレベース計測学及び真空ベースピックアンドプレースを用いたコンパクト装置へのコンポーネントのヘテロジニアスインテグレーション |
-
2004
- 2004-09-27 JP JP2004278839A patent/JP2006093500A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289969A (ja) * | 2008-05-29 | 2009-12-10 | Nec Electronics Corp | リードフレーム |
JP2020517089A (ja) * | 2016-12-23 | 2020-06-11 | ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム | モアレベース計測学及び真空ベースピックアンドプレースを用いたコンパクト装置へのコンポーネントのヘテロジニアスインテグレーション |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7706756B2 (en) | RF power module | |
US10192827B2 (en) | Transmit-and-receive module | |
US7116175B2 (en) | Semiconductor device | |
JP5239309B2 (ja) | 半導体装置 | |
JP4018312B2 (ja) | 無線通信装置 | |
US20040232982A1 (en) | RF front-end module for wireless communication devices | |
US20060261460A1 (en) | Semiconductor device | |
JP2003168736A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
JP4828235B2 (ja) | 半導体装置 | |
JP2006094557A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
JP2006278832A (ja) | 半導体装置および電子装置 | |
JP2006180151A (ja) | 電力増幅モジュールおよびその製造方法 | |
JP2006310425A (ja) | 電子装置およびその製造方法 | |
JP2008235759A (ja) | 電子装置 | |
JP2006093500A (ja) | 電子装置 | |
JPWO2006048932A1 (ja) | 電子装置 | |
JP2006324540A (ja) | 半導体装置 | |
JP2006332096A (ja) | 半導体装置 | |
JP4711442B2 (ja) | 半導体集積回路装置 | |
JP4828644B2 (ja) | 半導体集積回路装置 | |
JP2006086197A (ja) | 集積受動素子および電力増幅モジュール | |
JP2007005476A (ja) | 半導体装置およびその製造方法 | |
JP2006245490A (ja) | 電子装置およびその製造方法ならびに面実装型受動部品 |