JP4711442B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4711442B2 JP4711442B2 JP2007216556A JP2007216556A JP4711442B2 JP 4711442 B2 JP4711442 B2 JP 4711442B2 JP 2007216556 A JP2007216556 A JP 2007216556A JP 2007216556 A JP2007216556 A JP 2007216556A JP 4711442 B2 JP4711442 B2 JP 4711442B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- integrated circuit
- output
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
「DIGEST OF TECHNICAL PAPERS」,ISSCC98/February5,1998,pp48-49,PP411「A single-Chip CMOS Transceiver for DCS1800 wireless Communications」 「DIGEST OF TECHNICAL PAPERS」,ISSCC99/February16,1999,pp224-225,PP463 「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications 」 「日立評論」、Vol.81,No.10(1999-10),PP17〜20
上記フィルタに接続される増幅器(低雑音増幅器)を含む送受信回路が組み込ま
れた信号処理ICチップとを有し、
上記ICチップの主面にはその辺の縁に沿って複数の電極端子が設けられ、
上記増幅器は、上記フィルタの出力信号が供給されるべき制御電極と、上記制御
電極に供給される信号に従った信号を出力する第1電極と、電圧(接地
電圧)が印加される第2電極とからなるトランジスタを有し、
上記制御電極及び上記第1電極並びに上記第2電極は配線を介して上記電極端子
に接続されてなるデュアルバンドの無線通信装置において、
上記電極端子と、上記制御電極及び上記第1電極並びに上記第2電極との間には
、上記各配線を横切るような他の配線が設けられていない。
また、上記電極端子と上記半導体チップの辺との間に配線が設けられていない。
上記増幅器は上記半導体チップの一辺側に存在し、その辺の中央付近に配置され
ている。
単一の上記電極端子から延在する配線は上記トランジスタの制御電極と、上記ト
ランジスタに対して設けられる静電破壊保護ダイオードの一方の電極に
繋がっている。第1電極,第2電極も同様である。
(1)高周波帯の利得及び雑音特性を良好にできる無線通信装置を提供することができる。
(実施形態1)
図1乃至図7は本発明の一実施形態(実施形態1)である無線通信装置に係わる図である。本実施形態1ではTDMA(time division multiple access )システムの無線通信装置、例えば、無線通信移動体端末機器に本発明を適用した例について説明する。
図8は本発明の他の実施形態(実施形態2)であるデュアルバンドの無線通信装置における低雑音増幅器が組み込まれた半導体集積回路装置の一部を示す模式図、図9は本実施形態2の無線通信装置に組み込まれるICチップにおける低雑音増幅器を構成するバイポーラトランジスタの配線パターンを示す模式的平面図である。
図10及び図11は本発明の他の実施形態(実施形態3)である。図10は無線通信装置に組み込まれるCSP(Chip Size Package )型の半導体集積回路装置の模式図、図11は前記CSP型の半導体集積回路装置を組み込む多層セラミック基板等を示すレイアウト図である。
Claims (25)
- 半導体チップ内に形成された無線通信用の半導体集積回路装置であって、
上記半導体チップの外部のアンテナを介して供給された増幅されるべき第一の信号を受ける低雑音増幅回路と前記低雑音増幅回路の出力を受け前記第一の信号の周波数より低い周波数に変換する周波数変換回路とを含む受信系回路を有し、
上記半導体チップの主面には上記半導体チップの第1の辺に沿って複数の電極端子が設置され、
上記低雑音増幅回路は上記第一の信号が供給される制御電極と上記制御電極に供給される上記第一の信号に従い信号を出力する第1電極と第1電圧の供給される第2電極を含むトランジスタを有し、
上記制御電極と上記第1電極及び上記第2電極は上記複数の電極端子の一つとそれぞれ前記半導体チップ内に形成された配線で接続され、
上記複数の電極端子の一つと上記第1電極の間を接続する配線、上記複数の電極端子の上記とは異なる一つと上記第2電極の間を接続する配線、上記複数の電極端子の上記とは更に異なる一つと上記制御電極の間を接続する配線、のそれぞれと交差する前記半導体チップ内に形成された他の配線が無いことを特徴とする半導体集積回路装置。 - 上記半導体チップは、上記第1の辺及び上記第1の辺と対向し上記第1の辺とは異なる第2の辺を有し、
上記第1の辺から上記第2の辺に向かい上記電極端子、上記トランジスタ、上記トランジスタへ電圧を供給する配線、の順に配置されていることを特徴とする請求項1に記載の半導体集積回路装置。 - 上記半導体集積回路装置は、上記制御電極と上記第1電極及び上記第2電極それぞれに接続される静電保護回路を更に有し、
上記第1電圧は接地電圧であり、
上記第2電極に接地電圧を供給する電極端子と上記第2電極に接続されている上記静電保護回路に接地電圧を供給する電極端子とは異なることを特徴とする請求項1に記載の半導体集積回路装置。
- 上記低雑音増幅回路は、上記第1の辺に沿って設けられ、かつ上記第1の辺の中央付近に配置されていることを特徴とする請求項2に記載の半導体集積回路装置。
- 上記半導体チップは、上記第1の辺と交差する第3の辺を更に有し、
上記低雑音増幅回路は、上記第1の辺と上記第3の辺の交差する角部に配置されていることを特徴とする請求項2に記載の半導体集積回路装置。 - 上記制御電極と上記第1電極及び上記第2電極のそれぞれに接続された上記複数の電極端子と上記第1の辺との間には配線が設置されていないことを請求項2に記載の半導体集積回路装置。
- 上記半導体集積回路装置は、保護ダイオードを含む静電保護回路をさらに有し、
上記制御電極と上記保護ダイオードの一方の電極は、配線により接続されていることを特徴とする請求項1に記載の半導体集積回路装置。 - 上記低雑音増幅回路は、上記第1の辺と上記静電保護回路との間に配置されることを特徴とする請求項3に記載の半導体集積回路装置。
- 上記半導体チップは、上記トランジスタと接続されている上記複数の電極端子と第1の配線を介して接続されている静電保護回路を更に有し、
上記第1の配線を除き、上記複数の電極端子の一つと上記第1電極の間を接続する配線、上記複数の電極端子の上記とは異なる一つと上記第2電極の間を接続する配線、上記複数の電極端子の上記とは更に異なる一つと上記制御電極の間を接続する配線、のそれぞれと交差する配線が無いことを特徴とする請求項1に記載の半導体集積回路装置。 - 半導体チップ内に形成され、複数の夫々周波数の異なる信号に対応した複数の受信系回路を有する無線通信用の半導体集積回路装置であって、
上記複数の受信系回路のそれぞれは上記半導体チップの外部のアンテナを介して供給された増幅されるべき第一の信号を受ける低雑音増幅回路と前記低雑音増幅回路の出力を受け前記第一の信号の周波数より低い周波数に変換する周波数変換回路とを含み、
上記半導体チップの主面には上記半導体チップの第1の辺に沿って複数の電極端子が設置され、
上記低雑音増幅回路それぞれは上記第一の信号が供給される制御電極と上記制御電極に供給される上記第一の信号に従い信号を出力する第1電極と第1電圧の供給される第2電極を含むトランジスタを有し、
上記トランジスタそれぞれの上記制御電極と上記第1電極及び上記第2電極は上記複数の電極端子の一つとそれぞれ前記半導体チップ内に形成された配線で接続され、
上記複数の電極端子の一つと上記第1電極の間を接続する配線、上記複数の電極端子の上記とは異なる一つと上記第2電極の間を接続する配線、上記複数の電極端子の上記とは更に異なる一つと上記制御電極の間を接続する配線、のそれぞれと交差する前記半導体チップ内に形成された他の配線が無いことを特徴とする半導体集積回路装置。 - 上記半導体チップは、上記第1の辺及び上記第1の辺と対向し上記第1の辺とは異なる第2の辺を有し、
上記第1の辺から上記第2の辺に向かい上記電極端子、上記トランジスタそれぞれ、上記トランジスタそれぞれへ電圧を供給する配線、の順に配置されていることを特徴とする請求項10に記載の半導体集積回路装置。 - 上記半導体集積回路装置は、上記制御電極と上記第1電極及び上記第2電極それぞれに接続される静電保護回路を更に有し、
上記第1電圧は接地電圧であり、
上記第2電極に接地電圧を供給する電極端子と上記第2電極に接続されている上記静電保護回路に接地電圧を供給する電極端子とは異なることを特徴とする請求項10に記載の半導体集積回路装置。 - 上記低雑音増幅回路それぞれは、上記第1の辺に沿って設けられ、かつ上記第1の辺の中央付近に配置されていることを特徴とする請求項11に記載の半導体集積回路装置。
- 上記半導体チップは、上記第1の辺と交差する第3の辺を更に有し、
上記低雑音増幅回路それぞれは、上記第1の辺と上記第3の辺の交差する角部に配置されていることを特徴とする請求項11に記載の半導体集積回路装置。 - 上記制御電極と上記第1電極及び上記第2電極のそれぞれに接続された上記複数の電極端子と上記第1の辺との間には配線が設置されていないことを特徴とする請求項11に記載の半導体集積回路装置。
- 上記トランジスタそれぞれの上記制御電極と上記第1電極及び上記第2電極のそれぞれに接続された上記複数の電極端子と上記第1の辺との間には配線が設置されていないことを特徴とする請求項10に記載の半導体集積回路装置。
- 上記第1電極及び上記第2電極それぞれに静電保護回路が接続されていることを特徴とする請求項16に記載の半導体集積回路装置。
- 上記受信系回路は、上記トランジスタと接続されている上記複数の電極端子と第1の配線を介して接続されている静電保護回路を更に有し、
上記受信系回路は、上記第1の配線を除き、上記複数の電極端子の一つと上記第1電極の間を接続する配線、上記複数の電極端子の上記とは異なる一つと上記第2電極の間を接続する配線、上記複数の電極端子の上記とは更に異なる一つと上記制御電極の間を接続する配線、のそれぞれと交差する配線が無いことを特徴とする請求項10に記載の半導体集積回路装置。 - 一つの半導体チップ内に形成された無線通信用の半導体集積回路装置であって、
前記半導体チップの外部に設けられたアンテナを介して供給された第1の無線信号が入力され、第1の入力用電極および第1の出力用電極を有する第1の低雑音増幅回路と、
前記半導体チップの外部に設けられたアンテナを介して供給された第2の無線信号が入力され、第2の入力用電極および第2の出力用電極を有する第2の低雑音増幅回路と、
前記第1の低雑音増幅回路からの出力を受け、前記第1の無線信号の周波数より低い周波数に変換する第1の周波数変換回路と、
前記第2の低雑音増幅回路からの出力を受け、前記第2の無線信号の周波数より低い周波数に変換する第2の周波数変換回路と、
前記半導体チップの一辺に沿って配置された第1の入力用パッド、第1の出力用パッド、第2の入力用パッドおよび第2の出力用パッドと、
前記第1の入力用パッドと前記第1の入力用電極を電気的に接続する第1の入力用配線と、
前記第1の出力用パッドと前記第1の出力用電極を電気的に接続する第1の出力用配線と、
前記第2の入力用パッドと前記第2の入力用電極を電気的に接続する第2の入力用配線と、
前記第2の出力用パッド(105)と前記第2の出力用電極を電気的に接続する第2の出力用配線と、
を含み、
前記第1の入力用配線、第1の出力用配線、第2の入力用配線および第2の出力用配線は、前記半導体チップ内に形成され、
前記第1の入力用配線、第1の出力用配線、第2の入力用配線および第2の出力用配線と交差する前記半導体チップ内に形成された他の配線がないことを特徴とする半導体集積回路装置。 - 前記第1の無線信号の周波数は前記第2の無線信号の周波数よりも高いことを特徴とする請求項19に記載の半導体集積回路装置。
- 前記第1の低雑音増幅回路および前記第2の低雑音増幅回路は、それぞれ第1のバイポーラトランジスタおよび第2のバイポーラトランジスタによって構成され、
前記第1の入力用電極は、前記第1のバイポーラトランジスタのベースと電気的に接続され、
前記第1の出力用電極は、前記第1のバイポーラトランジスタのコレクタと電気的に接続され、
前記第2の入力用電極は、前記第2のバイポーラトランジスタのベースと電気的に接続され、
前記第2の出力用電極は、前記第2のバイポーラトランジスタのコレクタと電気的に接続されていることを特徴とする請求項19に記載の半導体集積回路装置。 - 前記第1の低雑音増幅回路および前記第2の低雑音増幅回路は、それぞれ第1のMOSFETおよび第2のMOSFETによって構成され、
前記第1の入力用電極は、前記第1のMOSFETのゲートと電気的に接続され、
前記第1の出力用電極は、前記第1のMOSFETのドレインと電気的に接続され、
前記第2の入力用電極は、前記第2のMOSFETのゲートと電気的に接続され、
前記第2の出力用電極は、前記第2のMOSFETのドレインと電気的に接続されていることを特徴とする請求項19に記載の半導体集積回路装置。 - 前記第1の入力用配線、第1の出力用配線、第2の入力用配線および第2の出力用配線は、アルミニウム層によって形成されていることを特徴とする請求項19記載の半導体集積回路装置。
- 前記第1の低雑音増幅回路および前記第2の低雑音増幅回路は、それぞれDCSシステムおよびGSMシステムに用いられることを特徴とする請求項19に記載の半導体集積回路装置。
- 前記第1の低雑音増幅回路または前記第2の低雑音増幅回路は、WCDMAシステムに用いられることを特徴とする請求項19に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007216556A JP4711442B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007216556A JP4711442B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000043063A Division JP4018312B2 (ja) | 2000-02-21 | 2000-02-21 | 無線通信装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010132777A Division JP4828644B2 (ja) | 2010-06-10 | 2010-06-10 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008011561A JP2008011561A (ja) | 2008-01-17 |
JP4711442B2 true JP4711442B2 (ja) | 2011-06-29 |
Family
ID=39069252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007216556A Expired - Lifetime JP4711442B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4711442B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59125653A (ja) * | 1983-01-05 | 1984-07-20 | Nec Corp | アナログマルチプレクサic |
JPS6254950A (ja) * | 1985-09-04 | 1987-03-10 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH02165782A (ja) * | 1988-12-20 | 1990-06-26 | Fujitsu General Ltd | 保護回路 |
JPH0336745A (ja) * | 1989-07-03 | 1991-02-18 | Fujitsu Ltd | 半導体装置 |
JPH05175335A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | Lsiの自動配線方法 |
JPH08251089A (ja) * | 1995-03-09 | 1996-09-27 | Mitsubishi Electric Corp | 移動通信用携帯端末、高周波装置、高周波モジュール、およびスパイラルインダクタ |
JPH1127168A (ja) * | 1997-06-30 | 1999-01-29 | Kansei Corp | 車両用サージ電圧吸収回路 |
JP2001267500A (ja) * | 2000-03-15 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 回路装置 |
-
2007
- 2007-08-23 JP JP2007216556A patent/JP4711442B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59125653A (ja) * | 1983-01-05 | 1984-07-20 | Nec Corp | アナログマルチプレクサic |
JPS6254950A (ja) * | 1985-09-04 | 1987-03-10 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH02165782A (ja) * | 1988-12-20 | 1990-06-26 | Fujitsu General Ltd | 保護回路 |
JPH0336745A (ja) * | 1989-07-03 | 1991-02-18 | Fujitsu Ltd | 半導体装置 |
JPH05175335A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | Lsiの自動配線方法 |
JPH08251089A (ja) * | 1995-03-09 | 1996-09-27 | Mitsubishi Electric Corp | 移動通信用携帯端末、高周波装置、高周波モジュール、およびスパイラルインダクタ |
JPH1127168A (ja) * | 1997-06-30 | 1999-01-29 | Kansei Corp | 車両用サージ電圧吸収回路 |
JP2001267500A (ja) * | 2000-03-15 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008011561A (ja) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4018312B2 (ja) | 無線通信装置 | |
JP5473026B2 (ja) | 半導体装置 | |
JP2003168736A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
KR100993579B1 (ko) | 반도체장치 및 전자 장치 | |
JP2006094557A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
US20070202832A1 (en) | Wireless communication system | |
JP4711442B2 (ja) | 半導体集積回路装置 | |
JP4828644B2 (ja) | 半導体集積回路装置 | |
JP2006165830A (ja) | 電子装置、ローパスフィルタ、および電子装置の製造方法 | |
KR100721472B1 (ko) | 반도체 집적 회로 디바이스 | |
JP2007324499A (ja) | 高周波用半導体装置 | |
JPH10321762A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4711442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |