KR100721472B1

KR100721472B1 - 반도체 집적 회로 디바이스

Info

Publication number: KR100721472B1
Application number: KR1020070010697A
Authority: KR
Inventors: 구미꼬 다끼까와; 사또시 다나까; 요시야스 다시로
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2000-02-21
Filing date: 2007-02-01
Publication date: 2007-05-23
Also published as: KR20070022368A

Abstract

본 발명은, 반도체 칩 상에 형성된 무선 통신용 반도체 집적 회로 디바이스로서, 증폭될 제1 신호가 상기 반도체 칩의 외부로부터 공급되는 증폭기를 갖고 상기 증폭기의 출력 신호를 수신하여 상기 출력 신호보다 낮은 주파수로 변환하기 위한 주파수 변환 회로를 갖는 수신 유닛을 포함하고, 상기 반도체 칩의 주면(main surface)에는 상기 주면의 변을 따라 복수의 전극 단자가 설치되며, 상기 증폭기는 상기 제1 신호가 공급될 제어 전극과, 상기 제어 전극에 공급되는 신호에 따라 신호를 출력하는 제1 전극과, 전압이 인가되는 제2 전극을 포함하는 트랜지스터를 포함하고, 상기 트랜지스터의 상기 제어 전극, 상기 제1 전극 및 상기 제2 전극은 상대적으로 짧은 배선들을 거쳐 상기 전극 단자들과 각각 접속되며, 상기 전극 단자들 중 제1 전극 단자와 상기 트랜지스터의 상기 제1 전극 사이, 상기 전극 단자들 중 제2 전극 단자와 상기 트랜지스터의 상기 제2 전극 사이, 및 상기 전극 단자들 중 제3 전극 단자와 상기 트랜지스터의 상기 제어 전극 사이에 각각 접속되는 상기 배선들을 횡단하는 다른 배선이 설치되어 있지 않은 반도체 집적 회로 디바이스에 관한 것이다.

듀얼 밴드(dual band), LNA(Low-Noise Amplifier), TDMA(time division multiple access) 시스템, 배선 용량 감소, 기생 인덕턴스

Description

반도체 집적 회로 디바이스{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}

도 1은 본 발명의 일 실시예 (실시예 1)인 듀얼 밴드의 무선 통신 장치에서의 반도체 집적 회로 디바이스에 조입된 저잡음 증폭기의 배치를 도시한 모식적 레이아웃(layout)도.

도 2는 본 발명의 실시예 1의 무선 통신 장치의 기능 구성을 도시한 블록도.

도 3은 본 발명의 실시예 1의 반도체 집적 회로 디바이스를 조입하는 IC 칩의 패키지 내의 배치를 도시한 모식적 평면도.

도 4는 도 3에 도시한 반도체 집적 회로 디바이스의 모식적 단면도.

도 5는 도 3에 도시한 반도체 집적 회로 디바이스를 조입하는 IC 칩에서의 각 회로의 배치를 도시한 모식적 레이아웃도.

도 6은 도 5에 도시한 IC 칩에서의 저잡음 증폭기를 구성하는 바이폴라 트랜지스터(bipolar transistor)의 배선 패턴을 도시한 모식적 평면도.

도 7은 도 6에 도시한 바이폴라 트랜지스터의 배선을 도시한 모식적 단면도.

도 8은 본 발명에 따른 다른 실시예 (실시예 2)인 듀얼 밴드의 무선 통신 장치에서의 저잡음 증폭기가 조입된 반도체 집적 회로 디바이스의 일부를 도시한 모식적 레이아웃도.

도 9는 본 발명의 제2 실시예에 따른 무선 통신 장치를 조입하는 IC 칩에서 의 저잡음 증폭기를 구성하는 바이폴라 트랜지스터의 배선 패턴을 도시한 모식적 평면도.

도 10은 본 발명의 다른 실시예 (실시예 3)인 무선 통신 장치에 조입되는 CSP(Chip Size Package)형 반도체 집적 회로 디바이스의 단면도.

도 11은 도 10에 도시한 CSP를 이용한 반도체 집적 회로 디바이스를 조입하는 다층 세라믹(ceramic) 기판 등을 도시한 모식적 레이아웃도.

<도면의 주요 부분에 대한 부호의 설명>

101∼109, 128 : 패드

134∼137 : 정합 회로

138∼141 : 단자

142 : 그라운드 라인

143 : 전원 라인

147 : LNA 회로

201∼209, 144 : 리드

211 : 와이어

213: IC 칩

214 : 칩 고정부

215 : 패키지

본 발명은 무선 통신 장치에 관한 것으로서, 특히 고주파 특성이 양호해지는 무선 통신용 수신 집적 회로의 내부 회로의 레이아웃 기술에 적용할 때 유효한 기술에 관한 것이다.

디지털 셀룰러 시스템 등의 무선 통신 장치 (무선 통신 이동체 단말 기기, 이하 "단말 기기"라고도 함)에서의 신호 처리 집적 회로 (IC: Integrated Circuit)는 단일 반도체 칩에 많은 내부 회로가 조입되어 있다.

신호 처리 IC에 대해서는, 예를 들면 「DIGEST OF TECHNICAL PAPERS」, ISSC98, 1998년 2월 5일자, 48-49쪽, 411쪽 「A Single-Chip CMOS Transceiver for DCS1800 wireless Communications」에 기재되어 있다. 이 문헌에는, DCS(Digital Cellular System)1800 방향성(oriented) 송수신 회로가 원칩(one chip)화된 IC가 개시되어 있다. 레이아웃 사진에 의하면, 전극 단자 [패드(pad)]의 내측에 전원 라인(line) 또는 그라운드 라인(ground line)이 있으며, 그 내측에 LNA(저잡음 증폭 회로)가 배치되며, 그 내측에 전원 라인 또는 그라운드 라인이 배치되어 있다.

또한, 마찬가지의 기술에 대해서는, 「DIGEST OF TECHNICAL PAPERS」, ISSC99, 1999년 2월 16일자, 224-225쪽, 463쪽 「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications」에 기재되어 있다. 이 문헌에는, 0.9, 2.0 ㎓대(帶) 방향성 듀얼 밴드 무선 통신 송수신 IC쪽으로 2개의 저잡음 증폭기를 원칩화하며, 정전 보호 회로를 부가하여, TSSOP(Thin Small Outline Package) 20 핀 패키지(pin package)에 밀봉한 것이 개시되어 있다. 레이아웃 사진에 의하면, 외측 가장자리에 전원 라인 또는 그라운드 라인이 있으며, 그 내측에 패드가 배치되고, 그 내측에 전원 라인 또는 그라운드 라인이 둘러싸며, 그 안에 LNA 회로가 배치되어 있다.

그리고, 다른 관련 출원으로서, 미국 특허 출원 제09/547,915호 "Semiconductor Integrated Circuit" (출원일: 2000년 4월 11일, 출원인: Takirawa et al.)이 있다. 이 내용은 본 명세서에서 참조된다.

또한, 「日立評論(Hitachi Review)」, Vol.81, No. 10 (1999-10), 17-20쪽에는, LNA, 듀얼 신시사이저(dual synthesizer)를 포함하는 송수신부를 원칩화한 신호 처리 IC에 대해 기재되어 있다. 이 문헌에는, GSM(Global System for Mobile Communications)와 DCS1800의 신호 처리를 행할 수 있는 듀얼 밴드 휴대 전화용 IC에 대해 기재되어 있다. GSM에서는 안테나로 수신한 신호를 대역 통과 필터를 거쳐 불필요한 신호 성분을 제거하여 925∼960 ㎒의 신호를 얻고, 그 후 전용 LNA 회로로 증폭한다. 또한, DCS1800에서는 안테나로 수신한 신호를 대역 통과 필터를 거쳐 불필요한 신호 성분을 제거하여 1805∼1880 ㎒의 신호를 얻고, 그 후 전용 LNA 회로로 증폭한다.

무선 통신 장치에서, 저잡음 증폭기 (이하, "LNA"라 함)는 수신계의 제1 스테이지(stage)의 회로이며, 극히 작은 수신 신호를 증폭하여 다음 단의 믹서(mixer)로 신호를 보내므로, 수신계 전체의 특성을 크게 지배한다. 따라서, 저잡음 증폭기는 고이득, 저잡음 등의 고주파 특성이 요구된다. 이들 특성을 열화시키는 요인으로서, 이하의 2가지가 거론된다.

(1) LNA 회로를 구성하는 트랜지스터 에미터 패드(transistor emitter pad)에 접속되는 와이어(wire) 및 패키지의 내외에 걸쳐 연장하는 리드(lead)의 기생 인덕턴스 성분으로 인해 부귀환량이 커지며 이득이 저하된다.

(2) 상기 패드로부터 LNA 회로를 구성하는 트랜지스터의 베이스(base)까지의 배선 거리가 길면, 배선 용량이 커지며 이득이 저하됨과 함께, 배선 저항의 증대에 의해 잡음 특성이 열화된다.

한편, 종래의 신호 처리 IC에서는 다음과 같은 문제가 있다.

(a) 반도체 칩의 변과, 와이어를 접속하는 패드간에 전원 라인 또는 그라운드 라인이 있는 종래의 신호 처리 IC에서는, 상기 패드와 리드 내측 단부를 접속하는 와이어가 전원 라인 또는 그라운드 라인을 넘는 만큼 길어지며, 이득이 저하되고, 잡음 특성이 열화된다.

(b) LNA 회로와 패드간에 전원 라인이나 그라운드 라인이 존재하는 종래의 신호 처리 IC도, 상기한 바와 마찬가지로 전원 라인이나 그라운드 라인을 설치하는 만큼 배선 거리가 길어지며, 이득 및 잡음 특성이 열화된다.

본 발명의 목적은 고주파 대역에서의 이득 및 잡음 특성을 양호하게 할 수 있는 무선 통신 장치를 제공하는 것이다.

본 발명에서 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

(1) 안테나에 접속되는 필터, 및 상기 필터에 접속되는 증폭기 (저잡음 증 폭기)를 포함하는 송수신 회로가 조입된 신호 처리 IC 칩을 가지고, 상기 IC 칩의 주면에는 그 변을 따라 복수의 전극 단자가 설치되며, 상기 증폭기는, 상기 필터의 출력 신호가 공급될 제어 전극, 상기 제어 전극에 공급되는 신호에 따른 신호를 출력하는 제1 전극, 및 전압 (접지 전압)이 인가되는 제2 전극으로 이루어지는 트랜지스터를 가지고, 상기 제어 전극 및 상기 제1 전극과 상기 제2 전극은 배선을 거쳐 상기 전극 단자에 접속되어 이루어지는 듀얼 밴드 무선 통신 장치에 있어서, 상기 전극 단자와, 상기 제어 전극 및 상기 제1 전극과 상기 제2 전극의 사이에는, 상기 각 배선을 횡단하는 다른 배선이 설치되어 있지 않다.

또한, 상기 전극 단자와 상기 반도체 칩의 변과의 사이에 배선이 설치되어 있지 않다.

상기 증폭기는 상기 반도체 칩의 일변 측에 존재하며, 그 변의 중앙 부근에 배치되어 있다. 상기 전극 단자로부터 연장되는 배선은 상기 트랜지스터의 제어 전극과, 상기 트랜지스터에 대해 설치되는 정전 파괴 보호 다이오드의 한 쪽 전극에 연결되어 있다. 제1 전극, 제2 전극도 마찬가지이다.

상기 (1)의 수단에 의하면, (a) 전극 단자와 트랜지스터의 각 전극 (제어 전극 및 제1·제2 전극)과의 사이에 트랜지스터 이외의 배선이 설치되어 있지 않으므로, 각 전극과 전극 단자의 거리가 짧아지며, 배선 용량이 작아지고 이득이 높아짐과 함께, 배선 저항의 저감에 의해 잡음 특성이 양호해진다.

(b) 반도체 칩의 변과 전극 단자의 사이에 배선이 설치되어 있지 않으므로, 전극 단자와 리드의 내측 단부를 전기적으로 접속하는 와이어의 길이가 단축되어, 와이어에 의한 기생 인덕턴스의 저감에 의해 잡음 특성과 이득 향상이 도모된다.

(c) 증폭기는 반도체 칩의 일변 측에 존재하고, 그 변의 중앙 부근에 배치되어 있다. 리드를 사용하는 패키지 구조에서는, 상기 변의 중앙 부근에 배치되는 리드의 길이도 짧다. 이 결과, 각 전극과 패키지의 밖으로 돌출하는 리드 외측 단부까지의 거리가 짧아져, 이득 향상 및 잡음 특성의 향상을 도모할 수 있다.

(d) 전극 단자로부터 연장되는 배선은 트랜지스터의 제어 전극과, 상기 트랜지스터에 대해 설치되는 보호 다이오드의 한 쪽 전극에 연결되는 구조로부터, 회로 각 부의 레이아웃의 설계가 용이해진다.

(e) 무선 통신 장치에서, 저잡음 증폭기는 수신계의 제1 스테이지의 회로에서, 극히 작은 수신 신호를 증폭하여 다음 단의 믹서에 신호를 보내므로, 수신계 전체의 특성을 크게 지배한다. 따라서, 이상과 같이 저잡음 증폭기는 고이득이며 저잡음이 되므로, 무선 통신 장치의 수신계 전체의 특성을 향상시킬 수 있다.

(f) 상기 (e)에 의해, 저잡음 증폭기의 이득, 잡음 특성이 양호하므로, 후속 단의 믹서 이후의 회로의 사양을 완화시킬 수 있어, 회로 설계가 용이해진다.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 또, 발명의 실시예를 설명하기 위한 도면 전체에서, 동일 기능을 가진 것은 동일 부호를 부여하여 그에 대한 반복적인 설명은 생략한다.

(실시예 1)

도 1 내지 도 7은 본 발명의 실시예 1인 무선 통신 장치에 관한 도면이다. 본 실시예 1에서는 TDMA(time division multiple access) 시스템의 무선 통신 장치, 예를 들면 무선 통신 이동체 단말 기기에 본 발명을 적용한 예에 대해 설명한다.

여기서, 도 2를 참조하면서 TDMA 듀얼 밴드 무선 통신 단말 기기의 구성에 대해 설명한다. 이 단말 기기는 900 ㎒대의 GSM 시스템과, 1800 ㎒대의 DCS1800 시스템의 신호 처리를 행할 수 있다.

도 2의 블록도에서는, 안테나(330)에 송수신 전환기(331)를 거쳐 접속되는 송신계와 수신계를 도시하고 있으며, 송신계 및 수신계는 모두 도시 생략한 베이스 밴드(base band) 신호 처리 회로에 접속되는 것이다.

수신계는 안테나(330), 송수신 전환기(331), 이 송수신 전환기(331)에 병렬로 접속되는 두 개의 대역 통과 필터(311), 이 대역 통과 필터(311)에 각각 접속되는 고주파 밴드 LNA(Low Noise Amplifier)(302a) 및 저주파 밴드 LNA(302b), 이 고주파 밴드 LNA(302a) 및 저주파 밴드 LNA(302b)에 접속되는 두 개의 대역 통과 필터(311), 이 대역 통과 필터(311)에 접속되는 고주파 밴드 수신 믹서(303a) 및 저주파 밴드 수신 믹서(303b), 이 고주파 밴드 수신 믹서(303a) 및 저주파 밴드 수신 믹서(303b)에 접속되는 대역 통과 필터(311), 이 대역 통과 필터(311)에 접속되는 다음 단의 믹서(304), 다음 단의 믹서(304)에 접속되는 가변 이득 증폭기(305), 이 가변 이득 증폭기(305)에 접속되는 복조기(306)로 구성되며, 복조기(306)로부터 출력되는 I, Q 신호를 베이스 밴드 신호 처리 회로에 입력한다. 대역 통과 필터(311)는 대역외 스퓨리어스(spurious)를 제거한다.

송신계는 베이스 밴드 신호 처리 회로로부터 출력되는 I, Q 신호를 입력 신호로 하는 변조기(308), 오프셋 PLL(Phase-Locked Loop)(309), 오프셋 PLL(309)에 병렬로 접속되는 두 개의 VCO(Voltage-Controlled Oscillator)(320a, 320b), VCO(320a, 320b)에 각각 접속되는 고주파 전력 증폭 모듈(module)(321a, 321b), 고주파 전력 증폭 모듈(321a, 321b)에 각각 접속되는 LPF(322), 두 개의 LPF(322)가 접속되는 송수신 전환기(331), 안테나(330)로 구성되어 있다.

신호 처리 IC에는 신시사이저(310)가 설치되어 있다. 이 신시사이저(310)는 IF(Intermediate) VCO(325)에 접속되며, IFVCO(325)가 IF 로컬(local) 신호를 출력하도록 제어한다. 디바이더(divider)(307)는 VCO(325)에 접속되는 다음 단의 믹서(304), 복조기(306) 및 변조기(308)에 각각 한층 저주파의 로컬 신호를 공급한다.

또한, 신시사이저(310)는 병렬로 접속되는 두 개의 RFVCO(326a, 326b)를 거쳐, 고주파 밴드 수신 믹서(303a), 저주파 밴드 수신 믹서(303b) 및 오프셋 PLL(309)에 접속되며, 고주파 밴드 수신 믹서(303a), 저주파 밴드 수신 믹서(303b) 및 오프셋 PLL(309)에 로컬 신호를 공급한다.

송수신 IC(213)는 듀얼 밴드의 고주파 회로와 중간 주파수대의 회로를 포함하여 원칩으로 내장한 것이다. 도 2의 굵은 선으로 둘러싸인 각 회로에 의해 송수신 IC(213)가 구성된다. 즉, IC 칩(213)에는, 고주파 밴드 LNA(302a), 저주파 밴드 LNA(302b), 고주파 밴드 수신 믹서(303a), 저주파 밴드 수신 믹서(303b), 다음 단의 믹서(304), 가변 이득 증폭기(305), 복조기(306), 디바이더(307), 변조 기(308), 오프셋 PLL(309), 신시사이저(310) 및 IFVCO(325)가 모노리식(monolithic)으로 조입되어 있다.

안테나(330)로 수신된 신호 (전파)는 수신계의 각 소자에서 순차 처리되어 베이스 밴드 신호 처리 회로에 보내진다. 또한, 베이스 밴드 신호 처리 회로로부터 보내진 신호는, 송신계의 각 소자에서 순차 처리되어 안테나(330)로부터 전파로서 방사된다.

도 5는 도 2에 도시한 회로도에 대응하며, IC 칩(213)에서의 각 회로의 배치를 도시한 모식적 레이아웃도이다. IC 칩(213)의 주면에는, 가장자리를 따라 전극 단자 (패드)(212)가 배치되어 있다. 패드(212)는 도 1에 도시한 패드(101∼109 및 126∼128)를 포함하는 용어이다. 그리고, 이들 패드(212)의 내측에 영역을 나누어 각 회로가 배치되어 있다. 도 5에 도시한 바와 같이, IC 칩 (반도체 칩)(213)의 중앙에는 PGA(Programmable Gain Amplifier)가 배치되며, 도면 상측에는 2nd MIX가 배치되며, 도면 하측에는 DIV, QMOD, DEMOD가 배치되어 있다. 또한, 이들 각 부의 좌측에는, 도면 위에서 아래로 1st MIX, LNA, OPLL이 배치되며, 우측에는 위에서 아래로 Dual Synth, VCO가 배치되어 있다. 또, 이들 회로 요소는 도 2에 도시하는 회로에 대응하며, 이하 그에 대해 설명한다.

1st MIX 부분에는, 고주파 밴드 수신 믹서(303a) 및 저주파 밴드 수신 믹서(303b)가 설치되며, 2nd MIX 부분에는 다음 단의 믹서(304)가 설치되어 있다.

LNA 부분에는 고주파 밴드 LNA(302a) 및 저주파 밴드 LNA(302b)가 설치되어 있다. 이 고주파 밴드 LNA(302a) 및 저주파 밴드 LNA(302b)는 패드(212)에 근접하 며, 또한 반도체 칩 [IC 칩(213)]의 일변 측에 존재하며, 그 변의 중앙 부근에 배치되어 있다 (도 3 참조) 이것은, 리드 프레임(lead frame)을 사용하여 제조하는 반도체 디바이스 구조에서는, 도 3에 도시한 바와 같이, 리드(200∼209)의 길이가 반도체 칩의 변의 중앙에 가까운 것일수록 짧아지므로, LNA의 입·출력 리드는 더 짧은 것을 사용하여 기생 인덕턴스를 작게 하고자 하는 것이다.

OPLL 부분에는 오프셋 PLL(309)이 설치되며, PGA 부분에는 가변 이득 증폭기(305)가 설치되며, DIV 부분에는 디바이더(307)가 설치되며, QMOD 부분에는 변조기(308)가 설치되며, DEMOD 부분에는 복조기(306)가 설치되고, Dual Synth 부분에는 신시사이저(310)가 설치되며, VCO 부분에는 IFVCO(325)가 설치되어 있다.

IC 칩(213)은, 원하는 패키지에 조입되어 반도체 디바이스가 된다. 본 실시예 1의 반도체 디바이스(230)는 도 3 및 도 4와 같이 QFP(Quadrature Flat Package) 구조로 되며, 절연성 수지로 이루어지는 편평한 사각형의 패키지(215)의 가장자리면 (각 변)으로부터 리드(200∼209)를 돌출시키고 있다. 리드(200∼209)의 외측 단부는 도 4에 도시한 바와 같이 계단 형태로 1단 절곡되며, 표면 실장에 적합한 걸 윙(gull-wing)형으로 되어 있다.

패키지(215) 내에는, IC 칩(213) 보다는 약간 크고 패키지(215) 보다는 작은 사각형의 칩 고정부(214)가 위치하고 있다. 그리고, 이 칩 고정부(214)의 주면에는 IC 칩(213)이 도시 생략한 접합재에 의해 고정되어 있다. 또한, IC 칩(213)이 노출되는 주면에 설치된 각 패드(212)와, 이것에 대응하는 각 리드(200∼209)의 내측 단부는 도전성 와이어(211)로 전기적으로 접속되어 있다. IC 칩(213) 및 와이 어(211)도 패키지(215)로 완전히 덮여져 있다.

칩 고정부(214)의 각 모서리부로부터는 서스펜딩(suspending) 리드(216)가 패키지(215)의 각 모서리부를 향하여 연장됨과 함께, 이 서스펜딩 리드(216)는 패키지(215)의 외주 부분에서 절단되어 있다.

이 반도체 장치(230)의 제조에서는, 도시 생략한 리드 프레임이 이용된다. 리드 프레임은, 소정 두께의 금속판을 정밀 프레스(press)나 에칭(etching)에 의해 패턴화한 것이며, 프레임 틀내에 칩 고정부(214), 칩 고정부(214)를 지지하는 서스펜딩 리드(216), 및 리드(200∼209)를 가진 패턴으로 되어 있다. 또한, 패키지(215)를 형성하는 영역으로부터 벗어난 영역에 설치한 미세한 타이 바(tie-bar)에 의해 각 리드(200∼209)를 프레임 틀에 지지하고 있다. 또, 서스펜딩 리드(216)는 타이 바 혹은 프레임 틀에 지지되어 있다. 그리고, 수지 밀봉에 의해 패키지(215)를 형성한 후, 타이 바 등의 불필요한 리드 프레임 부분을 절단 제거하고, 또 패키지(215)로부터 돌출한 리드(200∼209)의 외측 단부를 걸 윙 형태로 성형함으로써 반도체 디바이스(230)를 제조한다.

도 3 및 도 4에 도시한 바와 같이, 저잡음 증폭기(LNA)(210)는, IC 칩(213)의 일변을 따라 또한 변의 중앙에 설치되며, 기생 인덕턴스가 작은 짧은 리드(201∼209)를 LNA용의 입·출력 리드로서 사용한다.

다음으로, 도 1의 모식도, 도 6 및 도 7을 참조하면서, LNA 회로의 레이아웃에 대해 설명한다. 도 1에는, 칩 고정부(214)의 주면에 고정되며, 또한 패키지(215)로 밀봉된 IC 칩(213)의 LNA 회로(147) 부분 (일점 쇄선으로 둘러싸인 부 분)과, 패키지(215)의 내외에 걸쳐 연장되는 리드(201∼209, 144)와, 리드(201∼209, 144)와 패드(101∼109, 128)를 전기적으로 접속하는 와이어(211)와, 리드(201∼207)에 접속되는 정합 회로(134∼137)와, 이 정합 회로(134∼137)에 접속되는 단자(138∼141)와, 리드(209)에 접속되는 IC 칩(213) 외의 전원 라인(143) 및 IC 칩(213) 외의 그라운드 라인(142)을 도시한다.

LNA 회로(147)는, GSM 시스템에서 사용하는 저주파 밴드용 LNA(110)와, DCS1800 시스템에서 사용하는 고주파 밴드용 LNA(111)의 두 개의 LNA를 가진다. 양 LNA는 바이폴라 트랜지스터로 구성되어 있다. 또한, 저주파 밴드용 LNA(110)의 각 전극에는 정전 파괴 보호 회로(112∼114)가 접속되며, 고주파 밴드용 LNA(111)의 각 전극에는 정전 파괴 보호 회로(115∼117)가 접속되며, 저주파 밴드용 LNA(110) 및 고주파 밴드용 LNA(111)의 정전 파괴를 보호하도록 되어 있다.

저주파 밴드용 LNA(110) 및 고주파 밴드용 LNA(111)의 패드(101∼109)는 IC 칩(213)의 일변을 따라 그 변과 패드의 사이에 배선이 배치되지 않도록 배열됨과 함께, 변(119)의 중앙 부분에 설치되어 있다. 이것은 전술한 바와 같이 IC 칩(213)의 변(119)의 중앙 및 변(119)의 중앙 근처에 내측 단부를 향하게 하는 리드(201∼109, 144)는 외측 단부까지의 거리가 짧아, 기생 인덕턴스의 저감을 도모할 수 있기 때문이다.

또한, 저주파 밴드용 LNA(110) 및 고주파 밴드용 LNA(111)의 각 전극과 각 패드(101∼109)간에는, 각 전극과 각 패드(101∼109)를 전기적으로 접속하는 배선을 횡단하는 배선은 설치되지 않으며, 각 전극과 각 패드(101∼109)를 전기적으로 접속하는 배선이 가능한 짧아지도록 배려되어 있다. 이것은 배선의 기생 저항이나 기생 용량을 저감시켜 이득 및 잡음 특성을 양호하게 하기 위한 것이다.

LNA 회로(147)에 관한 패드(101∼109)는, 도 1에 도시한 바와 같이, 일렬로 패드(101)로부터 패드(109)의 순서로 배열되어 있다. 패드(101∼109)의 기능은 다음과 같다.

패드(101)는 저주파 밴드 LNA(110)의 출력 패드, 패드(102)는 저주파 밴드 LNA(110)의 그라운드 패드, 패드(103)는 저주파 밴드 LNA(110)의 입력 패드, 패드(104)는 고주파 밴드 LNA(111)의 제1 그라운드 패드, 패드(105)는 고주파 밴드 LNA(111)의 출력 패드, 패드(106)는 고주파 밴드 LNA(111)의 제2 그라운드 패드, 패드(107)는 고주파 밴드 LNA(111)의 입력 패드, 패드(108)는 LNA(111)의 바이어스 회로(118)와 정전 파괴 보호 회로(112∼117)의 전원 패드, 패드(109)는 LNA(111)의 바이어스 회로(118)와 정전 파괴 보호 회로(112∼117)의 그라운드 패드이다.

LNA 회로(147)의 그라운드 패드(102, 104, 106)는 LNA 바이어스 회로(118)와 정전 파괴 보호 회로(112∼117)의 그라운드 패드(109)와는 리드를 분리하여 와이어, 리드에서 생기는 기생 인덕턴스와, LNA 바이어스 회로(118) 및 정전 파괴 보호 회로(112∼117)의 기생 용량에 의한 발진을 방지하는 구조로 되어 있다.

패드(101∼109)에 대응하는 리드(201∼209)의 배열은, 도 1에 도시한 바와 같이, 변(119)을 따라 리드(201)로부터 리드(209)의 순서로 배열되어 있다. 리드(201∼209)의 기능은 다음과 같다.

리드(201)는 저주파 밴드 LNA(110)의 출력 리드, 리드(202)는 저주파 밴드 LNA(110)의 그라운드 리드, 리드(203)는 저주파 밴드 LNA(110)의 입력 리드, 리드(204)는 고주파 밴드 LNA(111)의 제1 그라운드 리드, 리드(205)는 고주파 밴드 LNA(111)의 출력 리드, 리드(206)는 고주파 밴드 LNA(111)의 제2 그라운드 리드, 리드(207)는 고주파 밴드 LNA(111)의 입력 리드, 리드(208)는 LNA(111)의 바이어스 회로(118)와 정전 파괴 보호 회로(112∼117)의 전원 리드, 리드(209)는 LNA(111)의 바이어스 회로(118)와 정전 파괴 보호 회로(112∼117)의 그라운드 리드이다.

그리고, 리드(201∼209)의 내측 단부와, 이것에 대응하는 패드(101∼109)는 도전성 와이어(211)로 전기적으로 접속되어 있다.

도 1에 도시한 바와 같이, LNA 회로(147) 보다 IC 칩(213)의 중심 가까이에는 수신계 회로(132) 및 송신계 회로(133)가 배치되어 있다. 도 1에는 LNA 회로(147) 이외의 수신계 회로(132)의 일부의 패드(126, 127)와, 송신계 회로(133)의 일부의 패드(128)가 도시되어 있다. 수신계 회로(132)의 일부의 패드(126, 127)는, 수신계의 그라운드 라인(145)과 수신계의 전원 라인(146)간에 두 개의 다이오드를 직렬로 접속한 정전 파괴 보호 회로(129, 130)에 각각 접속되어 있다. 즉, 수신계 회로(132)의 일부의 패드(126, 127)는 직렬로 접속된 두 개의 다이오드의 사이에 접속되어 있다. 마찬가지로, 송신계 회로(133)의 일부의 패드(128)는 송신계 그라운드 라인(122)과 송신계의 전원 라인(121)간에 정전 파괴 보호 회로(131)에 접속되어 있다.

도 1에서, 수신계의 그라운드 라인(145) 및 수신계의 전원 라인(146)은 각각 해칭으로 도시되어 있다.

도 1에서 리드(209)의 다음에 리드(144)가 나란히 도시되어 있다. 이 리드(144)는 송신계 회로(133)의 일부의 패드(128)에 와이어(211)를 거쳐 전기적으로 접속되어 있다.

리드(201)와 단자(138)간에는 저주파 밴드 LNA(110)의 출력 정합 회로(134)가 접속되며, 리드(203)와 단자(139)간에는 저주파 밴드 LNA(110)의 입력 정합 회로(135)가 접속되며, 리드(205)와 단자(140)간에는 고주파 밴드 LNA(111)의 출력 정합 회로(136)가 접속되며, 리드(207)와 단자(141)간에는 고주파 밴드 LNA(111)의 입력 정합 회로(137)가 배치되어 있다.

저주파 밴드 LNA(110)의 출력 정합 회로(134)는, 단자(138)로부터 고주파 신호를 출력하고, 전원 라인(143)으로부터의 전원 전압을 저주파 밴드용 LNA(110)의 콜렉터(12c)에 공급한다. 저주파 밴드 LNA(110)의 입력 정합 회로(135)는, 단자(139)보다 저주파 밴드용 LNA(110)의 베이스(13c)에 고주파 신호를 입력한다.

고주파 밴드 LNA(111)의 출력 정합 회로(136)는, 단자(140)로부터 고주파 신호를 출력하고, 전원 라인(143)으로부터의 전원 전압을 고주파 밴드용 LNA(111)의 콜렉터(12c)에 공급한다. 고주파 밴드 LNA(111)의 입력 정합 회로(137)는, 단자(141)보다 고주파 밴드용 LNA(111)의 베이스(13c)에 고주파 신호를 입력한다.

리드(202, 204, 206)는 저주파 밴드용 LNA(110) 및 고주파 밴드용 LNA(111)의 에미터(14c)에 전기적으로 접속되며, IC 외측에서 그라운드에 접속된다.

저주파 밴드용 LNA(110)의 베이스(13c)와 패드(103)의 사이, 및 에미터(14c)와 패드(102)의 사이의 고주파 배선(120a, 120b)을 최단으로 하도록, 저주파 밴드 용 LNA(110) (트랜지스터 부분)를 패드(101)로부터 패드(103)에 인접하게 배치한다. 고주파 밴드용 LNA(111)에서도 마찬가지로 패드(106, 107)에 고주파 밴드용 LNA(111) (트랜지스터 부분)를 인접하게 배치한다.

저주파 밴드용 LNA(110)를 보호하는 정전 파괴 보호 회로(112∼114)는, 각각 저주파 밴드용 LNA(110)의 옆에 배치되며, LNA(110)의 콜렉터(12c), 베이스(13c), 에미터(14c)에 접속된다. 고주파 밴드용 LNA(111)를 보호하는 정전 파괴 보호 회로(115∼117)도 마찬가지로 고주파 밴드용 LNA(111)의 옆에 배치된다.

바이어스 회로(118)도 저주파 밴드용 LNA(110) 및 고주파 밴드용 LNA(111)에 근접하게 배치되며, 파선으로 도시한 신호 라인(123a, 123b)에서 저주파 밴드용 LNA(110) 및 고주파 밴드용 LNA(111)에 접속된다.

저주파 밴드용 LNA(110)의 바이어스 저항(124)은, 바이어스 회로(118)로부터의 바이어스 전류를 바이어스 전압으로 변환하여 저주파 밴드용 LNA(110)에 공급한다. 고주파 밴드용 LNA(111)의 바이어스 저항(125)은, 바이어스 회로(118)로부터의 바이어스 전류를 바이어스 전압으로 변환하여 고주파 밴드용 LNA(111)에 공급한다.

정전 파괴 보호 회로(112∼117)와 바이어스 회로(118)에는, 송신계의 전원 라인(121)과 그라운드 라인(122)으로 전원을 공급한다. TDMA 시스템에서는, LNA(147)와 수신계(132)가 동작하고 있을 때, 송신계(133)는 동작하고 있지 않으므로, 전원계로부터의 잡음이 실리지 않는다. 이 전원은, 리드(208), 와이어(211), 전원 패드(108)와 연결되는 전원 라인, 및 리드(209), 와이어(211), 그라운드 패 드(109)와 연결되는 전원 라인을 거쳐 IC 칩(213)의 외부로부터 공급된다. 이들 전원 라인은 송신계 회로(133)에도 접속되어 있다.

도 6은 저주파 밴드용 LNA(110)를 구성하는 바이폴라 트랜지스터의 배선 패턴을 도시한 모식적 평면도이며, 도 7은 바이폴라 트랜지스터의 배선을 도시한 모식적 단면도이다.

도 7에 도시한 바와 같이, 바이폴라 트랜지스터는, P형 혹은 N형 반도체층(11)에 순차 형성되는 콜렉터 영역(12), 베이스 영역(13) 및 에미터 영역(14)과, 이들 각 영역에 접속되는 콜렉터 전극(12c) (제1 전극), 베이스 전극(13c) (제어 전극) 및 에미터 전극(14c) (제2 전극)에 의해 형성되어 있다 (도 6 참조). 도 6은 각 전극과 각 패드를 접속하는 고주파 배선(120a, 120b, 120c)을 도시한다.

또한, 도 7은 에미터 전극(14c)과 저주파 밴드 LNA(110)의 그라운드 패드(102)를 접속하는 고주파 배선(120b)의 배선 구조를 도시한다. 반도체층(11)의 표면은 다층의 절연막(15)이 형성되어 있다. 그리고, 이 절연막(15) 내와 표면에 걸쳐 3층의 도전층(16a, 16b, 16c)과, 각 도전층을 접속하는 도체로 이루어지는 콘택트 플러그(contact plug)(17a, 17b)가 설치되며, 이들에 의해 에미터 전극(14c), 고주파 배선(120b) 및 패드(102)가 형성되어 있다.

도전층(16a)은 최하층이 됨과 함께, 일부는 에미터 영역(14)에 접촉하여 에미터 전극(14c)을 구성한다. 도전층(16b)은 중간층이 되며, 콘택트 플러그(17a)를 거쳐 도전층(16a)에 전기적으로 접속됨과 함께, 콘택트 플러그(17b)를 거쳐 상층의 도전층(16c)과 전기적으로 접속된다. 도전층(16c)은 절연막(15)의 표면에 형성되 어 최상층의 도전층이 되고, 외측 단부는 폭이 넓어져 패드(102)를 형성하고 있다. 도전층(16a, 16b, 16c)은, 예를 들면 알루미늄층에 의해 형성된다.

도 6에 도시한 바와 같이, 베이스 전극(13c) 및 에미터 전극(14c)과 패드(103) 및 패드(102)간의 배선은 짧아져 고주파 배선(120a, 120b)을 구성하게 된다.

또한, 상기 반도체층(11)은, IC 칩(213)을 형성하는 실리콘으로 이루어지는 반도체 기판의 주면에 설치된 에피택셜(epitaxial)층의 전기적으로 절연 분리된 부분 등으로 구성되어 있다.

또, 특히 도시는 하지 않지만, 고주파 밴드용 LNA(111)도 그 배선 패턴은 상기 저주파용 LNA(110)와 근사한 패턴으로 되며, 레이아웃 상에서 최단으로 되는 배선 패턴이 채용된다. 고주파 밴드용 LNA(111)의 경우는, 와이어(211)와 리드(204, 206)의 기생 인덕턴스분을 저감시켜 고이득화를 도모하므로, 에미터는 패드[212(104, 106)]에 접속되어 있다.

다음으로, 도 1과 같이, LNA 회로(147)의 주변 송수신 회로의 레이아웃에 대해 간단히 설명한다. 수신계(132)의 전원 라인(146), 수신계(132)의 그라운드 라인(145)은, 여기서는 도시 생략한 전원 리드, 그라운드 리드로 IC 칩(213)의 외부와 접속되며, 수신계 회로(132)에 전원 전압을 공급한다. 수신 회로의 일부의 패드(126, 127)는, 여기서는 도시 생략한 리드에 와이어를 거쳐 접속되며, IC 칩(213)의 외부와 신호의 입출력을 행한다. 송신계(133)의 일부의 패드(128)는 리드(144)에 와이어(211)를 거쳐 접속되며, IC 칩(213)의 외부와 신호의 입출력을 행 한다. LNA 회로 이외의 회로는, IC 칩(213)의 변(119)으로부터 IC 칩(213)의 중심을 향하여, 그라운드 라인(122, 145), 정전 파괴 보호 회로(129∼131), 전원 라인(121, 146), 패드(126∼128), 송신계 회로(133) 혹은 수신계 회로(132), 신시사이저(310), IFVCO(325), 디바이더(307) 순서로 배치되어 있다.

도 1에서 도시한 수신계 회로(132)가 도 2의 고주파 밴드 수신 믹서(303a), 저주파 밴드 수신 믹서(303b), 다음 단의 믹서(304), 가변 이득 증폭기(305), 복조기(306)에 해당하며, 도 1의 송신계 회로(133)가 도 2의 변조기(308), 오프셋 PLL(309)에 해당한다.

본 실시예 1에 의하면, 이하의 효과를 가진다.

(1) 패드(101∼109)와 트랜지스터의 콜렉터(12c), 베이스(13c), 에미터(14c)의 사이에 저잡음 증폭기 이외의 배선이 설치되어 있지 않으므로, 콜렉터(12c), 베이스(13c), 에미터(14c)와 패드(101∼109)의 거리가 짧아지며, 배선 용량이 작아지며 이득이 높아짐과 함께, 배선 저항의 저감에 의해 잡음 특성이 양호해진다.

(2) IC 칩(213)의 변(119)과 패드(101∼109)의 사이에 배선이 설치되어 있지 않으므로, 패드(101∼109)와 리드(201∼209, 144)의 내측 단부를 전기적으로 접속하는 와이어(211)의 길이가 짧아지며, 와이어의 기생 인덕턴스 저감에 의해 잡음 특성과 이득 향상이 도모된다.

(3) LNA(210) (도 1에서는 도면 부호 110, 111로 도시함)는, 도 3에 도시한 바와 같이, 반도체 칩(213)의 일변 측에 존재하며, 그 변(119)의 중앙 부근에 배치 되어 있다. 리드(200∼209)를 사용하는 패키지 구조에서는, 변(119)의 중앙 부근에 배치되는 리드(200∼209)의 길이도 짧다. 이 결과, 각 패드(101∼109)와 패키지의 외측에 돌출하는 리드(200∼209)의 외측 단부까지의 거리가 짧아지며, 이득의 향상 및 잡음 특성의 향상을 도모할 수 있다.

(4) 패드(101∼109)로부터 연장되는 배선은 트랜지스터의 베이스와 상기 트랜지스터에 대해 설치되는 보호 다이오드(112∼117)의 한 쪽의 전극에 이어지는 배선 구조를 채용함에 따라, 회로 각 부분의 레이아웃의 설계가 용이해진다.

(5) 무선 통신 장치에서, 저잡음 증폭기(110, 111)는 수신계의 제1 스테이지의 회로에서, 극히 작은 수신 신호를 증폭하여 다음 단의 믹서(303a 또는 303b) 중 어느 하나에 신호를 보내므로, 수신계 전체의 특성을 크게 지배한다. 따라서, 본 실시예 1에 따르면, 저잡음 증폭기(47)는 고이득이고 저잡음이 되므로, 무선 통신 장치의 수신계의 전체의 특성을 향상시킬 수 있다.

(6) 상기한 (5)에 의해, 저잡음 증폭기(110, 111)의 이득, 잡음 특성이 양호하므로, 후속 단의 믹서(303a 또는 303b) 중 어느 하나 이후의 회로의 사양을 완화시킬 수 있게 되어, 회로 설계가 용이해진다.

(실시예 2)

도 8은 본 발명의 실시예 2인 듀얼 밴드 무선 통신 장치에서의 저잡음 증폭기(110, 111)가 조입된 반도체 집적 회로 디바이스의 일부를 도시한 모식도이고, 도 9는 본 실시예 2의 무선 통신 장치에 조입되는 IC 칩(213)에서의 저잡음 증폭 기(110)를 구성하는 바이폴라 트랜지스터의 배선 패턴을 도시한 모식적 평면도이다.

본 실시예 2는, 도 1에 도시한 실시예 1에서는, 저주파 밴드용 LNA(110)와 고주파 밴드용 LNA(111)간의 바이어스 회로(118)가 설치되는 부분에서는, LNA 회로(147)의 외주 부분이 평면 상 내측으로 홈(hollow)이 생기는 레이아웃으로 되어 있으나, 수신계 회로(132)나 송신계 회로(133)의 레이아웃 설계에서 상기한 평면적인 홈 영역이 유효하게 사용할 수 없는 경우도 있다. 즉, 이 평면적인 홈 영역은 불필요한 영역이 되고 만다.

그러므로, 본 실시예 2에서는 영역을 유효하게 이용한 레이아웃 설계를 용이하게 하는 LNA 회로(147)의 배치를 제공하는 것이다. 즉, 저주파 밴드용 LNA(110), 고주파 밴드용 LNA(111) 및 이들을 보호하는 보호 회로(112∼117)는 하나의 영역에 설치되어 있으나, 이 영역은 상기 반도체 칩 (IC 칩)(213)의 변(119)과, 이 변(119)에 대향하는 대향변(20), 및 상기 변(119)과 상기한 대향변(20)을 연결하는 대향변(21)으로 둘러싸인 윤곽을 가진다. 그러므로, 상기한 대향변(20)은 대향변(21)과 연결되므로 전원 라인(121), 그라운드 라인(122)을 단계적으로 변화되는 윤곽으로 한다. 이와 같은 윤곽으로 함으로써, 레이아웃의 영역을 유효하게 사용할 수 있다.

바꾸어 말하면, 각 신호 처리계의 증폭기(110, 111) 및 이 증폭기에 접속되는 보호 회로(112∼117)는 하나의 영역에 설치되며, 상기한 영역은, 상기한 반도체 칩의 변(119)과, 이 변(119)에 대향하는 대향변의 사이에 설치되어 있으므로, 상기 한 대향변에 가까운 영역의 변(20)은 전원 라인(121), 그라운드 라인(122)에 의해 단계적으로 변화하는 윤곽으로 형성하여 두는 것이다.

이와 같이 하면, 도 9에 도시한 바와 같이, 도 6에 비해, 송신계의 전원 라인(121)이나 그라운드 라인(122)은 복잡해지지만, LNA 회로(110)의 변(20) 측의 전원 라인이나 그라운드 라인의 절곡이, 도 6에 비해 복잡하지 않으므로, LNA(110)에 인접한 다른 회로의 레이아웃은 용이해진다.

또한, 대향변(20) 측의 전원 라인(121), 그라운드 라인(122)을 단계적으로 변화하는 레이아웃의 경우, 고주파 밴드용 LNA(111)나 저주파용 LNA(110)의 배선 패턴은 부득이하게 변경되어야 하여 배선 길이가 증대된다. 이 경우, 배선 길이의 증대는, 고주파 밴드용 LNA(111)에서는 저주파용 LNA(110)에 비해 작게 하고, 배선 길이 증대의 부담은 가능한 저주파용 LNA(110)에 지우도록 하는 것이, 각 통신 시스템의 고성능화를 위해 바람직하다.

(실시예 3)

도 10 및 도 11은 본 발명의 실시예 3이다. 도 10은 무선 통신 장치에 조입되는 CSP(Chip Size Package)에 조입하는 반도체 집적 회로 디바이스의 단면도이고, 도 11은 상기한 CSP에 조입하는 반도체 집적 회로 디바이스를 조입하는 다층 세라믹 기판 등을 도시한 레이아웃도이다.

CSP에서는 IC 칩(213)의 도시 생략한 패드에, 납땜 범프(bump)(601)를 설치하고, 이 납땜 범프(601)를 다층 세라믹 기판(603)의 표면의 도시 생략한 패드에 접착시켜 붙이며, IC 칩(213)과 다층 세라믹 기판(603)간에 충전재(602)를 흘려 넣 어 고정한 구조로 되어 있다. 또한, 다층 세라믹 기판(603)의 이면 (도 10의 하면)에는 랜드 플레인(land plane)(605)이 설치되어 있다. 다층 세라믹 기판(603)에 설치되는 비어 홀(via hole)과 이 비어 홀에 충전되어 형성된 배선(604)에 의해, IC 칩(213)의 패드와 다층 세라믹 기판(603)의 이면의 랜드 플레인(605)은 전기적으로 접속된다.

신호 입출력, 전원 공급은 랜드 플레인(605)으로부터 행해진다. 도면으로부터 알 수 있듯이, CSP는 QFP와 같이 와이어나 리드가 아니라, 대략 패드 바로 아래에서 신호를 입출력할 수 있으므로, 기생 인덕턴스를 저감시킬 수 있으며, 이득이나 잡음 특성이 개선된다.

도 11은 CSP를 이용한 LNA(110, 111)의 레이아웃예이다. 도 10과 같은 패키지 구조 때문에, 리드의 길이를 고려할 필요없이, 저주파 밴드용 LNA(110), 고주파 밴드용 LNA(111)는 IC 칩(213)의 변의 중앙 부분이 아니라, IC 칩(213)의 모서리이어도 된다. 모서리에 LNA(110, 111)를 배치함으로써, 1 변측에서 저주파 밴드 LNA(110)의 입출력을 행하고, 이 변에 직교하는 다른 변에서 고주파 밴드 LNA(111)의 입출력을 행할 수 있다.

도 11은 도 1의 LNA 회로(147)에서 도시한 저주파 밴드용 LNA(110), 고주파 밴드용 LNA(111) 및 정전 파괴 보호 회로(112∼114), 고주파 밴드용 LNA(111)의 정전 파괴 보호 회로(115∼117)와 CSP 외측에 부착되는 부품의 접속을 도시하고 있다. 랜드 플레인은 패드(101∼109)의 바로 아래로 한다. 패드(101∼109)로부터의 파선은, 랜드 플레인으로부터 CSP 아래에 설치된 배선을 나타낸다.

또, 도 1이나 도 8에 도시한 IC 칩(213)에서도 CSP의 적용은 가능하다. 이 경우, 와이어(211)나 리드(200∼209)는 불필요해지므로, 기생 인덕턴스의 저감이 가능해진다.

이상, 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않으며, 그 요지를 벗어나지 않는 범위에서 여러 가지의 변경이 가능함은 자명하다. 상기한 실시예에서는 트랜지스터로서 바이폴라 트랜지스터를 사용하였으나, 다른 트랜지스터, 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)나 HBT(Hetero Junction Bipolar Transistor)를 사용하여, 상기한 실시예와 유사한 효과를 얻을 수 있다.

또한, 본 발명은 트리플 밴드(triple band) 등 그리고 복수 밴드의 통신 시스템에도 적용할 수 있다.

이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경이 된 이용 분야인 GSM/DCS1800 방향성 무선 통신 장치에 적용한 경우에 대해 설명하였으나, 그것에 한정되지 않으며, 예를 들면 WCDMA(Wideband code division multiple access), cdmaOne 등의 수 ㎓대의 LNA를 가진 무선 통신 장치에도 마찬가지로 적용할 수 있다. 이들 무선 통신 장치에서는, 배선 용량과 배선 저항 및 기생 인덕턴스가 고주파 특성을 열화시키므로, 본 발명을 적용함으로써 배선 용량, 배선 저항, 기생 인덕턴스를 작게 할 수 있어, 고주파 특성의 향상을 도모할 수 있다. 또, CDMA는 송수신 동시 동작을 위해, LNA 바이어스 회로 및 정전 파괴 보호 회로의 전원계를 별도로 설치할 필요가 있다.

Claims

반도체 칩 상에 형성된 무선 통신용 반도체 집적 회로 디바이스로서,

증폭될 제1 신호가 상기 반도체 칩의 외부로부터 공급되는 증폭기를 갖고 상기 증폭기의 출력 신호를 수신하여 상기 출력 신호보다 낮은 주파수로 변환하기 위한 주파수 변환 회로를 갖는 수신 유닛

을 포함하고,

상기 반도체 칩의 주면(main surface)에는 상기 주면의 변을 따라 복수의 전극 단자가 설치되며,

상기 증폭기는 상기 제1 신호가 공급될 제어 전극과, 상기 제어 전극에 공급되는 신호에 따라 신호를 출력하는 제1 전극과, 전압이 인가되는 제2 전극을 포함하는 트랜지스터를 포함하고,

상기 트랜지스터의 상기 제어 전극, 상기 제1 전극 및 상기 제2 전극은 상대적으로 짧은 배선들을 거쳐 상기 전극 단자들과 각각 접속되며,

상기 전극 단자들 중 제1 전극 단자와 상기 트랜지스터의 상기 제1 전극 사이, 상기 전극 단자들 중 제2 전극 단자와 상기 트랜지스터의 상기 제2 전극 사이, 및 상기 전극 단자들 중 제3 전극 단자와 상기 트랜지스터의 상기 제어 전극 사이에 각각 접속되는 상기 배선들을 횡단하는 다른 배선이 설치되어 있지 않은 반도체 집적 회로 디바이스.
제1항에 있어서,

상기 반도체 칩은 상기 변과 상기 변에 대향하는 대향변을 가지며,

상기 변으로부터 상기 대향변을 향하여 상기 전극 단자들, 상기 트랜지스터, 상기 트랜지스터에 전압을 공급하는 배선이 순서대로 배치되어 있는 반도체 집적 회로 디바이스.
제1항에 있어서,

상기 트랜지스터의 제2 전극 단자에 인가되는 전압은 접지 전압이며,

상기 트랜지스터의 제2 전극 단자에 접지 전압을 공급하는 제2 전극 단자는 상기 트랜지스터에 대해 설치되는 정전 파괴 보호 회로들에 접지 전압을 공급하는 전극 단자들 중 하나와는 상이한 반도체 집적 회로 디바이스.
제1항에 있어서,

상기 반도체 집적 회로 디바이스는 송신 유닛을 가지며,

상기 송신 유닛에 전압을 공급하는 배선은 상기 증폭기에 대한 바이어스 회로 및 정전 파괴 보호 회로에 전압을 공급하는 배선과 동일한 전극 단자에 결합되어 있는 반도체 집적 회로 디바이스.
제2항에 있어서,

상기 증폭기는 상기 반도체 칩의 상기 변에 존재하며, 상기 변의 중앙 부근 에 배치되어 있는 반도체 집적 회로 디바이스.
제2항에 있어서,

상기 증폭기는 상기 반도체 칩의 상기 변과 상기 변과 교차하는 교차변에 의해 형성되는 모서리부에 배치되어 있는 반도체 집적 회로 디바이스.
제2항에 있어서,

상기 전극 단자들과 상기 반도체 칩의 상기 변 사이에 배선이 설치되어 있지 않은 반도체 집적 회로 디바이스.
제1항에 있어서,

상기 전극 단자로부터 연장되는 배선은 상기 트랜지스터의 제어 전극과 상기 트랜지스터에 대해 설치되는 보호 다이오드의 한쪽 전극에 연결되어 있는 반도체 집적 회로 디바이스.
제3항에 있어서,

상기 증폭기는 상기 반도체 칩의 상기 변과 상기 정전 파괴 보호 회로의 사이에 배치되는 반도체 집적 회로 디바이스.
제1항에 있어서,

상기 반도체 칩은, 상기 트랜지스터와 접속되어 있는 복수의 전극 단자에, 제1 배선을 거쳐 접속되는 정전 파괴 보호 회로를 갖고,

상기 전극 단자 중 상기 제1 전극 단자와 상기 트랜지스터의 상기 제1 전극 사이,

상기 전극 단자 중 상기 제2 전극 단자와 상기 트랜지스터의 상기 제2 전극 사이, 및

상기 전극 단자 중 상기 제3 전극 단자와 상기 트랜지스터의 상기 제어 전극 사이에 접속되는 상기 배선을 횡단하는 배선은 상기 제1 배선을 제외하고 존재하지 않는 반도체 집적 회로 디바이스.
제4항에 있어서,

상기 송신 유닛은 상기 반도체 칩의 외부로부터 송신 공급되는 제2 신호를 처리하기 위한 변조기를 포함하는 반도체 집적 회로 디바이스.
반도체 칩 상에 형성된 무선 통신용 반도체 집적 회로 디바이스로서,

상이한 주파수에 대한 복수의 수신 회로를 가지며,

상기 각 수신 회로는,

증폭될 제1 신호가 상기 반도체 칩의 외부로부터 공급되는 증폭기를 갖고 상기 증폭기의 출력 신호를 수신하고 상기 출력 신호의 주파수를 변환하기 위한 주파수 변환 회로를 갖는 수신 유닛

을 포함하고,

상기 반도체 칩의 주면에는 상기 주면의 변을 따라 복수의 전극 단자가 설치되며,

상기 각 증폭기는 상기 제1 신호가 공급될 제어 전극과, 상기 제어 전극에 공급되는 신호에 따라 신호를 출력하는 제1 전극과, 전압이 인가되는 제2 전극을 포함하는 트랜지스터를 포함하고,

상기 각 트랜지스터의 상기 제어 전극 및 상기 제1 전극과 상기 제2 전극은 배선을 거쳐 상기 전극 단자들에 각각 전기적으로 접속되며,

상기 각 증폭기에서는,

상기 전극 단자들 중 제1 전극 단자들과 상기 트랜지스터들의 상기 제1 전극들 사이,

상기 전극 단자들 중 제2 전극 단자들과 상기 트랜지스터들의 상기 제2 전극들 사이, 및

상기 전극 단자들 중 제3 전극 단자들과 상기 트랜지스터들의 상기 제어 전극들 사이에 각각 접속되는 상기 배선을 횡단하는 배선은 존재하지 않는 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 반도체 칩은 상기 변과 상기 변에 대향하는 대향변을 가지며,

상기 변으로부터 상기 대향변을 향하여 상기 전극 단자들, 상기 트랜지스터 들, 상기 트랜지스터에 전압을 공급하는 배선이 순서대로 배치되어 있는 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 트랜지스터들의 제2 전극들에 인가되는 전압은 접지 전압이며,

상기 트랜지스터들의 제2 전극들에 접지 전압을 공급하는 제2 전극 단자들은 상기 트랜지스터들에 대해 설치되는 정전 파괴 보호 회로들에 접지 전압을 공급하는 전극 단자들과는 상이한 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 수신 유닛의 상기 각 증폭기 및 상기 증폭기에 접속되는 상기 정전 파괴 보호 회로들은 하나의 영역에 설치되며,

상기 하나의 영역은 상기 반도체 칩의 상기 변을 따라 연장되는 변과, 상기 변에 대향하는 대향변, 및 상기 변과 상기 대향변을 연결하는 변들로 둘러싸인 윤곽을 가지고,

상기 대향변은 계단형으로 변화하는 윤곽의 전원 라인 및 그라운드 라인으로 형성되어 있는 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 각 증폭기는 저잡음 증폭기인 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 수신 유닛의 상기 각 증폭기 및 상기 증폭기에 접속되는 상기 정전 파괴 보호 회로들은 하나의 영역에 설치되며,

상기 하나의 영역은 상기 반도체 칩의 상기 변과 상기 변에 대향하는 대향변 간에 소정 간격으로 설치되며,

상기 대향변은 계단형으로 변화하는 윤곽의 전원 라인 및 그라운드 라인으로 형성되어 있는 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 반도체 집적 회로 디바이스는 송신 유닛을 가지며,

상기 송신 유닛에 전압을 공급하는 배선은 상기 증폭기에 대한 바이어스 회로 및 정전 파괴 보호 회로들에 전압을 공급하는 배선과 동일한 전극 단자에 연결되어 있는 반도체 집적 회로 디바이스.
제13항에 있어서,

상기 각 증폭기는 상기 반도체 칩의 상기 변에 존재하며, 상기 변의 중앙 부근에 배치되어 있는 반도체 집적 회로 디바이스.
제13항에 있어서,

상기 증폭기는 상기 반도체 칩의 상기 변과 상기 변과 교차하는 교차변에 의해 형성되는 모서리부에 배치되어 있는 반도체 집적 회로 디바이스.
제13항에 있어서,

상기 전극 단자들과 상기 반도체 칩의 상기 변 사이에 배선이 설치되어 있지 않은 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 전극 단자로부터 연장되는 배선은 상기 트랜지스터의 제어 전극과 상기 트랜지스터에 대해 설치되는 정전 파괴 보호 회로의 한쪽 전극에 연결되어 있는 반도체 집적 회로 디바이스.
제22항에 있어서,

상기 트랜지스터의 상기 제1 전극과 상기 제2 전극에 상기 트랜지스터에 대해 설치되는 정전 파괴 보호 회로가 접속되어 있는 반도체 집적 회로 디바이스.
제12항에 있어서,

상기 수신 유닛은, 상기 증폭기의 상기 트랜지스터와 접속되어 있는 복수의 전극 단자에, 제1 배선을 거쳐 접속되는 정전 파괴 보호 회로들을 갖고,

상기 전극 단자들 중 상기 제1 전극 단자들과 상기 트랜지스터들의 상기 제1 전극들 사이,

상기 전극 단자들 중 상기 제2 전극 단자들과 상기 트랜지스터들의 상기 제2 전극들 사이, 및

상기 전극 단자들 중 상기 제3 전극 단자들과 상기 트랜지스터들의 상기 제어 전극들 사이에 접속되는 상기 배선을 횡단하는 배선은 상기 제1 배선을 제외하고 존재하지 않는 반도체 집적 회로 디바이스.
제24항에 있어서,

상기 수신 유닛 중 어느 한쪽에서,

상기 전극 단자들 중 상기 제1 전극 단자들과 상기 트랜지스터들의 상기 제1 전극들 사이,

상기 전극 단자들 중 상기 제2 전극 단자들과 상기 트랜지스터들의 상기 제2 전극들 사이, 및

상기 전극 단자들 중 상기 제3 전극 단자들과 상기 트랜지스터들의 상기 제어 전극들 사이에 접속되는 상기 배선을 횡단하는 배선은 상기 제1 배선을 제외하고 존재하지 않는 반도체 집적 회로 디바이스.
제18항에 있어서,

상기 송신 유닛은 상기 반도체 칩의 외부로부터 송신 공급되는 제2 신호를 처리하기 위한 변조기를 포함하는 반도체 집적 회로 디바이스.