CN104517954A - 在两个衬底之间具有半导体芯片的晶体管布置 - Google Patents

在两个衬底之间具有半导体芯片的晶体管布置 Download PDF

Info

Publication number
CN104517954A
CN104517954A CN201410516443.6A CN201410516443A CN104517954A CN 104517954 A CN104517954 A CN 104517954A CN 201410516443 A CN201410516443 A CN 201410516443A CN 104517954 A CN104517954 A CN 104517954A
Authority
CN
China
Prior art keywords
semiconductor chip
mounting surface
substrate
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410516443.6A
Other languages
English (en)
Other versions
CN104517954B (zh
Inventor
张翠薇
J.赫格劳尔
R.奥特伦巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104517954A publication Critical patent/CN104517954A/zh
Application granted granted Critical
Publication of CN104517954B publication Critical patent/CN104517954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49105—Switch making

Abstract

本发明涉及在两个衬底之间具有半导体芯片的晶体管布置。一种电子器件包括第一衬底、第二衬底、第一半导体芯片以及第二半导体芯片，该第一半导体芯片包括晶体管、包括接合到第一衬底的第一安装表面和包括接合到第二衬底的第二安装表面，该第二半导体芯片包括接合到第一衬底的第一安装表面和包括接合到第二衬底的第二安装表面，其中该第一半导体芯片包括通孔，该通孔将第一半导体芯片的第一安装表面处的第一晶体管端子与第一半导体芯片的第二安装表面处的第二晶体管端子电耦合。

Description

在两个衬底之间具有半导体芯片的晶体管布置
技术领域
本发明涉及电子器件、电子功率器件和制造电子器件的方法。
背景技术
功率半导体芯片可以例如被集成到电子器件中。功率半导体芯片特别合适于电流和/或电压的切换或控制。
发明内容
可能存在提供具有高自由度的设计的电子器件的需要。
根据示例性实施例，提供电子器件，该电子器件包括：第一衬底；第二衬底；第一半导体芯片，该第一半导体芯片包括晶体管、包括接合到第一衬底的第一安装表面和包括接合到第二衬底的第二安装表面；以及第二半导体芯片，该第二半导体芯片包括接合到第一衬底的第一安装表面和包括接合到第二衬底的第二安装表面，其中该第一半导体芯片包括通孔，该通孔将第一半导体芯片的第一安装表面处的第一晶体管端子与第一半导体芯片的第二安装表面处的第二晶体管端子电耦合。
根据另一个示例性实施例，提供电子功率器件，该电子功率器件包括：第一衬底；第二衬底；第一半导体功率芯片，该第一半导体功率芯片包括第一晶体管、包括具有两个接合到第一衬底的晶体管端子的第一安装表面和包括具有一个接合到第二衬底的晶体管端子的第二安装表面；以及第二半导体功率芯片，该第二半导体功率芯片包括第二晶体管，包括具有两个接合到第一衬底的晶体管端子的第一安装表面和包括具有一个接合到第二衬底的晶体管端子的第二安装表面，其中，在与该安装表面正交的平面视图中，该第二衬底覆盖第一半导体功率芯片的整个第二安装表面和第二半导体功率芯片的整个第二安装表面。
根据又一个示例性实施例，提供制造电子器件的方法，其中该方法包括将第一半导体芯片的第一安装表面接合到第一衬底、将第二半导体芯片的第一安装表面接合到第一衬底、将第一半导体芯片的第二安装表面接合到第二衬底、将第二半导体芯片的第二安装表面接合到第二衬底、以及形成通孔，该通孔延伸经过该第一半导体芯片用于将在它的第一安装表面处的第一晶体管端子与在它的第二安装表面处的第二晶体管端子电耦合。
根据再一个示例性实施例，提供制造电子功率器件的方法，其中该方法包括将在包括第一晶体管的第一半导体功率芯片的第一安装表面处的两个晶体管端子接合到第一衬底、将第一半导体芯片的第二安装表面处的一个晶体管端子接合到第二衬底、将包括第二晶体管的第二半导体功率芯片的第一安装表面处的两个晶体管端子接合到第一衬底、将第二半导体芯片的第二安装表面处的一个晶体管端子接合到第二衬底、以及关于该第一半导体芯片和第二半导体芯片布置该第一衬底和该第二衬底，使得在与该安装表面正交的平面视图中，第一衬底延伸超过第一半导体功率芯片的整个第一安装表面和第二半导体功率芯片的整个第一安装表面，并且第二衬底覆盖第一半导体功率芯片的整个第二安装表面和第二半导体功率芯片的整个第二安装表面。
示例性实施例具有的优点是：由于半导体芯片中的一个的不同晶体管端子之间的芯片横向通孔连接要被连接在电子器件的两个衬底之间，所以能够忽略用于将这些端子连接的线接合。这进而允许对于电子器件的空间消耗的减少并且因此产生紧凑的设计和小的占用面积。用于将两个晶体管端子（诸如栅和源）耦合的在所提及的半导体芯片处的通孔的提供允许在不需要接合线的情况下电接触这个半导体芯片。
半导体芯片技术的设计规则可能要求在衬底与用于接触半导体芯片的线接合之间要有足够的间隔，使得线接合的忽略允许实现在空间上延伸超过所有半导体芯片边缘的衬底。因此，特别是具有半导体芯片的两个晶体管端子之间的通孔连接的半导体芯片具有关于最大芯片尺寸的宽松的要求以及因此增加的设计自由度。由于特别是将该半导体芯片配置为足够大的自由度，所以它的性能可以被提高和/或在电子器件的操作期间所生成的热的耗散可以被简化，因为能够通过这个半导体芯片更大的表面耗散热。
进一步示例性实施例的描述
在下面，将解释电子器件、电子功率器件和方法的进一步示例性实施例。
在实施例中，第一半导体芯片在它的第一安装表面处包括第三晶体管端子。第一晶体管端子和第三晶体管端子可以在第一安装表面处被彼此平行地布置，并且可以通过缺口相对于彼此被隔开。因此，三个晶体管端子中的两个可以被布置在第一安装表面处，然而，第三个可以被布置在相对的第二安装表面处。后面的晶体管端子可以覆盖整个第二安装表面。
在实施例中，第一半导体芯片的第一晶体管端子是栅端子，第一半导体芯片的第二晶体管端子是第一源/漏端子（即，源端子或漏端子），并且第一半导体芯片的第三晶体管端子是第二源/漏端子（即，源端子或漏端子）。第一和第二源/漏端子中的一个是源端子，然而另一个是漏端子。
在实施例中，第一半导体芯片的晶体管是n型晶体管，它的第一晶体管端子是栅端子，它的第二晶体管端子是源端子，并且它的第三晶体管端子是漏端子。替代地，该晶体管是p型晶体管。n型金属氧化物半导体场效应晶体管（MOSFET）可以是优选的，因为它能够以紧凑的方式被提供并具有快速切换性能。
在实施例中，第二半导体芯片包括进一步的晶体管。该进一步的晶体管可以没有位于第二半导体芯片的相对的安装表面或主表面上的进一步的晶体管的两个端子之间的通孔连接。
在实施例中，进一步的晶体管包括它的第一安装表面处的第一晶体管端子和第二晶体管端子以及在它的第二安装表面处的第三晶体管端子。第一晶体管端子可以是栅端子，第二晶体管端子可以是第一源/漏端子，并且第三晶体管端子可以是第二源/漏端子。
第二半导体芯片的第一晶体管端子和第二晶体管端子可以在第一安装表面处被彼此平行地布置，并且可以通过缺口相对于彼此被隔开，然而，第三个可以被布置在相对的第二安装表面处。后面的晶体管端子可以覆盖第二半导体芯片的整个第二安装表面。
在实施例中，进一步的晶体管是n型晶体管，它的第一晶体管端子是栅端子，它的第二晶体管端子是源端子，并且它的第三晶体管端子是漏端子。替代地，该进一步的晶体管是p型晶体管。n型金属氧化物半导体场效应晶体管（MOSFET）可以是优选的，因为它能够以紧凑的方式被提供并具有快速切换性能。
在替代实施例中，第二半导体芯片包括二极管。该二极管的阳极端子可以被接合到第一衬底并且该二极管的阴极端子被接合到第二衬底。换言之，该二极管的阳极端子和阴极端子可以位于第二半导体芯片的相对的主表面上。
在实施例中，电子器件被配置为半桥，其中第一半导体芯片的晶体管被配置为高压侧开关并且第二半导体芯片包括分派的低压侧开关。在图6中示出关于如何能够构成半桥的示例。
在实施例中，第一衬底包括引线框，该引线框具有用于将第一半导体芯片和第二半导体芯片的第一安装表面电连接的多个导电连接元件（并且因此还将第一安装表面处的晶体管端子电连接）。通过这样的引线框，在它们各自的第一安装表面上的半导体芯片的端子能够被电连接到电子的外围，例如印刷电路板（PCB），在印刷电路板上要安装整个电子器件。出于封装的目的，该引线框的部分可以与半导体芯片一起被过模制，然而，引线框的另一部分可以在这样的模制的结构外延伸，以便产生与电子的外围的接触。作为引线框的替代，第一衬底还可以被实现为任何其他种类的重新布线或电重新分配的结构，例如作为芯片载体。
在实施例中，第二衬底是接合夹（例如，其可以以悬臂式的样式被连接到第一衬底，例如，通过连接臂被非对称地连接到第一衬底）。夹接合技术是半导体芯片和引线框之间通过夹的线接合连接的替代，并且例如，可以通过（例如，铜的）固态桥被实现，该固态桥可以被连接（例如，通过焊膏被焊接）到各个半导体芯片和/或引线框。由于紧凑的封装，这允许了适当的封装电阻、有效的热传递和快速的切换性能。
在实施例中，接合夹由导热和导电的材料（例如，铜）制成。这样的选择确保接合夹不仅提供（一个或多个）半导体芯片与第一衬底之间的电连接，而且有效地有助于在电子器件的操作期间所生成的热的耗散。
在实施例中，接合夹覆盖第一半导体芯片的整个第二安装表面（并且特别地，甚至可以延伸超过第一半导体芯片的第二安装表面的整个周围）并且覆盖第二半导体芯片的整个第二安装表面（并且特别地，甚至可以延伸超过第二半导体芯片的第二安装表面的整个周围）。换言之，所有外部确定第二衬底的界限的边缘可以延伸超过第一半导体芯片和第二半导体芯片的边缘。所以，在所描述的实施例中，半导体芯片的边缘不会横向突出（即，在平面视图中）超过第二衬底。当在第一半导体芯片中通过实现导电贯穿芯片通孔来忽略第一半导体芯片与第一衬底之间的线接合（特别地，当被实现为引线框时）时（将图7的常规体系结构与根据图8的改进的体系结构比较），这个线接合的忽略使得有可能增加第二衬底（特别地，被实现为接合夹）的表面，因此其可以延伸超过两个半导体芯片的整个第二安装表面。如果期望，这使得也有可能增加第一半导体芯片的尺寸，其简化和改进该电子器件的降温能力。
在实施例中，第一衬底（特别地，当被配置为引线框时）延伸超过第一半导体芯片的整个第一安装表面和第二半导体芯片的整个第一安装表面。换言之，所有外部确定第一衬底的界限的边缘可以延伸超过第一半导体芯片和第二半导体芯片的边缘。所以，在所描述的实施例中，半导体芯片的边缘将不会横向突出超过第一衬底。
在实施例中，半导体芯片将不会与相应的（一个或多个）衬底重叠，但是可以特别地被完全嵌入在衬底之间。
在实施例中，电子器件被配置为功率器件，并且第一半导体芯片和第二半导体芯片对应地被配置为功率芯片（特别地为功率晶体管）。电子器件可以被使用于动力的应用，例如在汽车的领域中。在一个实施例中，电子器件被配置为用于控制连接的引擎的操作的引擎控制单元，诸如内燃机或电动机。因此，电子器件在自动化的应用的领域中能够被使用，在自动化的应用的领域中实现了一个或多个引擎。例如，电子器件可以被使用于汽车的应用诸如车辆的驱动引擎或马达的控制、车辆的车窗升降马达、车门中的中央门锁系统的驱动引擎等的控制。在另一个实施例中，电子器件可以能够控制引擎驱动的机械工具，诸如钻孔机械、螺栓点火工具等。在又一个示例性实施例中，电子器件也可以能够控制无引擎的系统，诸如车辆闪光系统等。
在实施例中，该器件包括驱动单元（诸如，微控制器），该驱动单元被安装在第一衬底上并且被配置用于驱动第一半导体芯片和第二半导体芯片中的至少一个。该驱动单元可以通过线接合被电连接到由第一半导体芯片、第二半导体芯片以及第一衬底上的至少一个导电焊盘组成的组中的至少一个。该至少一个导电焊盘可以至少部分地在模制的结构以外延伸，以便到电子器件的电子外围是外部可连接的。所以，可以实现紧凑的设计。
在实施例中，电子器件被配置为由级联功率级、半桥、多个半桥、H桥和电引擎控制器组成的组中的至少一个。然而，许多其他的应用也是可能的。
在实施例中，该器件进一步包括至少第三半导体芯片，该第三半导体芯片包括接合到第一衬底的第一安装表面并且包括接合到第二衬底的第二安装表面。该第三半导体芯片还可以具有晶体管，该晶体管可以具有或可以不具有将栅端子耦合到该晶体管中的源/漏端子的通孔。利用三个半导体功率芯片的配置，提供级联的功率级是可能的。
在实施例中，该器件进一步包括第三衬底、第三半导体芯片和第四半导体芯片，该第三半导体芯片包括接合到第一衬底的第一安装表面并且包括接合到第三衬底的第二安装表面，该第四半导体芯片包括接合到第一衬底的第一安装表面并且包括接合到第三衬底的第二安装表面。第三半导体芯片和/或第四半导体芯片也可以具有晶体管，该晶体管可以具有或可以不具有用于将栅端子耦合到相应的晶体管中的源/漏端子的通孔。利用四个半导体功率芯片的配置，提供H桥是可能的。半导体芯片中的两个可以被安装在第一衬底与第二衬底之间，然而，半导体芯片中的其他两个可以被安装在第一衬底与第三衬底之间。在这样的实施例中，所有三个衬底可以被实现为引线框。
在实施例中，该器件包括模制结构，该模制结构至少部分地密封至少第一半导体芯片和第二半导体芯片。在本申请的上下文中，术语“模制的结构”可以特别地指示铸模，该铸模能够通过在半导体芯片上面淀积它以液体或粒状的形式被供应，该半导体芯片包含它的电接触结构的部分，并且该铸模能够随后被硬化或被固化，使得半导体芯片表面的至少部分和电接触结构表面的至少部分被模制的材料覆盖。然后，模制的结构可以形成产生的电子器件的外部表面的至少部分。该模制的材料可以是塑料材料，如果期望或要求，该塑料材料具有嵌入在其中的填充颗粒用于调节塑料材料的材料性质（例如，用于增加热导率）。这样的模制不仅将各种部件彼此机械固定，而且提供包含它的电接触结构的半导体芯片的坚固性成分，并且也能够有助于模制的结构的热消除能力。
在实施例中，所提到的晶体管的任何一个可以是场效应晶体管，特别是金属氧化物半导体场效应晶体管（MOSFET）。其他类型的晶体管对于某种应用来说也可以被使用，例如双极型晶体管。考虑到它们特别快速地切换性能，场效应晶体管对于切换操作来说可以是优选的。
在实施例中，第一半导体芯片和第二半导体芯中的至少一个通过倒装芯片技术被安装到第一衬底。在这个上下文中，术语“倒装芯片技术”意味着一个功率电极（诸如源电极或漏电极）被布置靠近栅电极，即，在包含场效应晶体管的功率半导体芯片的相同的安装表面上，并且这些两个并列的电极被安装在电子器件的底部衬底（特别优选地配置为引线框的第一衬底）上。
从下面的描述和所附权利要求并结合附图，本发明的上述和其他的对象、特征和优点将变得显而易见，其中相同的参考标号指示相同的部分或元件。
附图说明
附图被包含以提供对本发明的示例性实施例的进一步理解以及构成本说明书的部分并且图示本发明的示例性实施例。
附图中：
图1示出根据示例性实施例的配置为包含驱动器的倒装芯片功率级的电子器件的侧视图。
图2示出图1的电子器件的平面视图。
图3示出图1和图2的电子器件的等价电路。
图4示出具有在其中被配置为图1的电子电路的低压侧开关所实现的晶体管的半导体芯片。
图5示出具有在其中被配置为图1的电子电路的高压侧开关所实现的晶体管的半导体芯片。
图6是具有布置在半桥电路下游的负载的半桥电路的示意性视图。
图7示出实现图6的半桥电路的电子功能的常规的电子器件的平面视图。
图8示出根据示例性实施例的并被配置为倒装芯片功率级并且实现图6的半桥电路的电子功能的电子器件的平面视图。
图9至图16示出在实行制造根据示例性实施例的电子器件的方法期间所获得的不同结构的侧视图。
图17是级联的功率级的示意性视图。
图18示出根据示例性实施例的并被配置为倒装芯片功率级并且实现图17的级联的功率级电路的电子功能的电子器件的平面视图。
图19示出图18的电子器件的示意性侧视图。
图20是H桥的示意性视图。
图21至图24示出根据示例性实施例的并被配置为倒装芯片功率级并且实现图20的H桥电路的电子功能的电子器件的不同三维视图。
图25示出根据示例性实施例的电子器件的侧视图，其中第一半导体芯片实现高压侧晶体管开关并且第二半导体芯片实现二极管，在作为第一衬底的引线框与作为第二衬底的接合夹之间将该第一半导体芯片和该第二半导体芯片连接。
图26示出图25的电子器件的等价电路。
具体实施方式
附图中的图示是示意性的并不按比例绘制。
在参考附图将更详细地描述示例性实施例之前，将概述某些一般的考虑，基于此已开发了示例性实施例。
通过实现倒装芯片功率级，能够实现大的板空间减少。例如，倒装芯片功率级的概念能够减少可实现的占用面积直到4×6mm2，或能够在相同的占用面积内将最大可能的芯片尺寸增加~50％（6×6mm2）。
因此，示例性实施例提供基于多倒装芯片技术的具有共同夹的多芯片模块。这样的多芯片模块可以配备共同夹和贯穿硅通孔。这样的多芯片模块可以附加地或替代地配备用于功率芯片的共同夹和具有线接合重新分配的集成的驱动器电路。配备共同夹的这样的多芯片模块可以附加地或替代地被配置为多个半桥。根据示例性实施例的多芯片模块可以附加地或替代地配备共同夹和封装顶侧接触。
基于多倒装芯片技术中的具有共同夹体系结构的这样的多芯片模块，与通过线接合的标准栅接触相比，能够增加高压侧开关的最大芯片尺寸。
除了增加芯片尺寸的机会以外，共同夹的这个封装概念也能够被使用于更复杂电路，像级联的功率级（例如，被配置为具有一个高压侧开关和两个低压侧开关的半桥）。
图1示出根据示例性实施例的配置为倒装芯片功率级的电子器件100的侧视图。图2示出图1的电子器件100的平面视图，并且特别示出功率级包含驱动器200。
电子器件100被配置为电子功率器件并且包括实现为引线框的第一衬底102、实现为横向连接到第一衬底102的接合夹的第二衬底104（见连接臂150）、第一半导体芯片106和第二半导体芯片112。
第一半导体芯片106被配置为半导体功率芯片并且包括场效应晶体管。第一半导体芯片106具有接合到第一衬底102的第一安装表面108（或主表面）和具有接合到第二衬底104的第二安装表面110（或主表面）。第一半导体芯片106也包括由导电材料制成的导电贯穿硅通孔118、该导电贯穿硅通孔118垂直延伸经过第一半导体芯片106的基体并且将栅端子与源端子电耦合，该栅端子在第一半导体芯片106的第一安装表面108处作为第一晶体管端子120，该源端子在第一半导体芯片106的第二安装表面110处作为第二晶体管端子122。第一半导体芯片106包括在它的第一安装表面108处作为第三晶体管端子124的漏端子。第一半导体芯片106的场效应晶体管这里被实现为n型MOSFET并且形成由电子器件100所构成的半桥的高压侧开关。
第二半导体芯片112被配置为另一个半导体功率芯片并且包括接合到第一衬底102的第一安装表面114和包括接合到第二衬底104的第二安装表面116。第二半导体芯片112包括进一步的场效应晶体管。这个进一步的场效应晶体管包括在它的第一安装表面114处作为第一晶体管端子126的栅端子、作为第二晶体管端子128的源端子以及在它的第二安装表面116处作为第三晶体管端子130的漏端子。该进一步的场效应晶体管这里被实现为n型MOSFET并且形成由电子器件100所构成的半桥的低压侧开关。
实现为引线框的第一衬底102具有多个导电连接元件132至135，该多个导电连接元件132至135用于在第一半导体芯片106和第二半导体芯片112的第一安装表面108、114处分别将晶体管端子120、124、126、128电连接。连接元件132是低压侧开关栅连接、连接元件133是地连接、连接元件134是输入电压连接、连接元件135是高压侧开关栅连接并且开关负载接触136可以被耦合到负载。第一半导体芯片106和第二半导体芯片112的第二安装表面110、116处的晶体管端子122、130通过导电的第二衬底104被彼此电连接。
实现为导电和导热的铜接合夹的第二衬底104以悬臂式的样式经由连接臂150被连接到第一衬底102。
虽然在图1中未示出，但是电子器件100包括模制的结构，该模制的结构将第一半导体芯片106和第二半导体芯片112密封并且将第一衬底102和/或第二衬底104部分地或全部地密封。能够在晶片级上执行衬底102、104之间的半导体芯片106、112的安装。还能够在晶片级上执行模制。之后，晶片封装可以被分成个别的电子芯片100（例如，通过锯切或钻孔）。
在图2的平面视图中（与半导体芯片106、112的平面安装表面108、110、114、116正交），第二衬底104覆盖第一半导体芯片106的整个第二安装表面110和第二半导体芯片112的整个第二安装表面116。因此，构成半导体衬底104的接合夹横跨或覆盖第一半导体芯片106的整个第二安装表面110并且横跨或覆盖第二半导体芯片112的整个第二安装表面116。被配置为引线框的第一衬底102也横跨或延伸超过第一半导体芯片106的整个第一安装表面108和第二半导体芯片112的整个第一安装表面114。换言之，所有确定第一衬底102的界限的外部边缘可以延伸超过第一半导体芯片106和第二半导体芯片112的边缘。因此，在所描述的实施例中，半导体芯片106、112的周围边缘不会横向突出超过第一衬底102。
能够从图2中得到，电子器件100包括驱动单元200，该驱动单元200被安装在第一衬底102上并且被配置用于驱动第一半导体芯片106和第二半导体芯片112以执行所希望的功率切换操作。驱动单元200（其在半导体技术中可以是处理器）通过多个线接合202被电连接到第一半导体芯片106、到第二半导体芯片112以及到导电焊盘204，该导电焊盘204用于将电子器件100电连接到电子的外围（未示出）。例如，导电焊盘204能够被使用作为用于微控制器的逻辑连接。
图3示出图1和图2的电子器件100的等价电路。负载（在图3中未示出）要被连接到输出端子300。
图4示出被配置为图1的电子电路100的低压侧开关的半导体芯片112。图5示出被配置为图1的电子电路100的高压侧开关的半导体芯片106。与图4和图5中的开关的取向相比，两个开关都被倒装用于在电子器件100中将它们安装在第一衬底102与第二衬底104之间。
在被实现为半桥的电子器件100的操作期间，操作为漏端子的第二半导体芯片112的第三晶体管端子130被操作为高电压接触，能够存在到该高电压接触的在20V与2kV之间的范围中（特别是在20V与200V之间的范围中）的电压。操作为源端子的第二半导体芯片112的第二晶体管端子128是低电压接触，例如，其能够被连接到地。操作为栅端子的第二半导体芯片112的第一晶体管端子126也是低电压接触，能够在操作期间施加对于地的几伏特（例如10V）的电压到该低电压接触。
图6是具有布置在半桥电路下游的负载606的半桥电路的示例性视图。
电感600能够充当能量储存构件，该能量储存构件储存取决于负载606消耗的能量的电能量的数量。电容602支持负载所定义的电平处的电压电平（例如，2.5V至40V）。
图7示出实现图6的半桥电路的电子功能的常规的电子器件700的平面视图。
在图7的平面视图中，在引线框706与接合夹708之间将被配置为高压侧开关的第一半导体芯片702与被配置为半桥的低压侧开关的第二半导体芯片704连接。因为第一半导体芯片702通过线接合710被连接到引线框706，所以设计规则可以要求接合夹708可以不覆盖第一半导体芯片702的整个表面。这是从关于因为线接合应力引起的最小管芯厚度的限制中产生的。因此，存在关于电子器件700的顶侧的约束以及因而降温面积的约束。另一个设计规则相关的限制从接合夹708与线接合710之间所要求的空隙所产生。有关第一半导体芯片702的尺寸（也在操作期间它对电子器件700的降温的贡献方面）的限制是特别明确的，因为在示出的配置中第一半导体芯片702具有比第二半导体芯片704更小的面积。它的原因是：相应的半导体芯片702、704的有源状态之间占空比是这样的：在导通的状态下第二半导体芯片704（低电压侧开关）比第一半导体芯片702（高电压侧开关，例如，在导通的状态下是25％的操作时间）更长（例如，75％的操作时间）。
图8示出根据示例性实施例的并被配置为倒装芯片功率级并且与图7相比以改进的方式实现图6的半桥电路的电子功能的电子器件100的平面视图。
在这个与半导体芯片106、112的安装表面108、110、114、116正交的平面视图中，构成第二衬底104的接合夹覆盖第一半导体芯片106的整个第二安装表面110和第二半导体芯片112的整个第二安装表面116。对比图7，有可能增加第一半导体芯片106的面积而不违反设计规则，因为线接合710现在被忽略并且由通孔118（对比图1，在图8中未示出）所替代。因此，电子器件100的降温性能显著地优于电子器件700的降温性能。
形式为第二半导体芯片112的倒装低压侧开关，不像第一半导体芯片106那样，它不包括通孔108并且经由开关负载接触136被接触到开关负载606。形式为第一半导体芯片106的高压侧开关经由开关负载接触136也被接触到开关负载606。
图9至图16示出在实行制造根据示例性实施例的电子器件100的方法期间所获得的不同结构的侧视图。
图9示出实现为引线框的第一衬底102的侧视图。
为了获得图10中所示出的结构，通过分配器1002在第一衬底102上施加焊膏的点1000。
为了获得图11中所示出的结构，通过焊膏的点1000将第一半导体芯片106和第二半导体芯片112接合到第一衬底102。
为了获得图12中所示出的结构，在第一衬底102上、在第一半导体芯片106上和在第二半导体芯片112上施加焊膏的附加点1200。
为了获得图13中所示出的结构，形式为接合夹的第二衬底104（被实现为金属架，其在现成的电子器件100的操作期间能够被使用作为用于短时降温的热容）经由连接臂150和焊膏的点1200被连接到第一衬底102、到第一半导体芯片106和到第二半导体芯片112。
为了获得图14中所示出的结构，使用加热器1400在提高的温度下对图13的结构进行回火使得焊料材料熔化并且各种部件被永久地彼此连接。形成金属间相位使得确立稳固接合的和导电的连接。
为了获得图15中所示出的结构，对图14的结构进行固化。
为了获得图16中所示出的结构，通过加热器1400在提高的温度下对图15的结构再次进行回火。
在用于形成模制的结构的附加的模制工序之后（未示出），获得根据示例性实施例的电子器件100。
图17是级联的功率级的示意性视图。为了实现这个级联的功率级，除了半导体芯片106、112之外，还实施实现为进一步低压侧开关的第三半导体芯片1700。
图18示出根据示例性实施例的并被配置为倒装芯片功率级并且实现图17的级联的功率级电路的电子功能的电子器件100的平面视图。对比图1，该电子器件进一步包括第三半导体芯片1700，该第三半导体芯片1700包括接合到第一衬底102的第一安装表面并且包括接合到第二衬底106的第二安装表面。低压侧开关（对比半导体芯片112、1700）和高压侧开关（对比半导体芯片106）两者都被倒装（即，在底部侧上具有两个晶体管端子），并且仅高压侧开关包括用于将它的栅极连接到它的源极的通孔118。
因此，除了上述所提到的对于作为高压侧开关的第一半导体芯片106增加的芯片尺寸的机会以外，作为第二衬底104的共同夹的所描述的封装概念还能够被使用于构成更复杂电路（像级联的功率级那样，即具有一个高压侧开关和两个低压侧开关的半桥）。
图19以示意性图示的方式示出图18的电子器件100的侧视图，其中三个半导体芯片106、112、1700被连接在作为第一衬底102的引线框与作为第二衬底104的接合夹之间。
图20是H桥的示意性视图。
图20的H桥是多半桥的示例，即两个半桥的组合，除了封装顶侧接触之外，其能够被使用于到像驱动或DC/DC转换那样的应用的直接接触。
图21至图24示出根据示例性实施例的并被配置为倒装芯片功率级并且实现图20的H桥电路的电子功能的电子器件100的不同三维视图。
除了第一衬底102（被实现为引线框）和第二衬底104（在本实施例中还被实现为引线框）之外，电子器件100包括第三衬底2100（也被实现为引线框）、包括接合到第一衬底102的第一安装表面并且包括接合到第三衬底2100的第二安装表面的第三半导体芯片2000、以及包括接合到第一衬底102的第一安装表面并且包括接合到第三衬底2100的第二安装表面的第四半导体芯片2002。第三半导体芯片2000可以被配置为第一半导体芯片106（即，作为具有通孔118的高压侧开关），并且第四半导体芯片2002可以被配置为第二半导体芯片112（即，作为没有通孔118的低压侧开关）。总之，提供通过参考数字2200、2202、2204、2206指示的四个栅连接。
图25示出根据示例性实施例的电子器件100的侧视图，其中第一半导体芯片106实现高压侧晶体管开关并且第二半导体芯片112实现二极管，在作为第一衬底102的引线框与作为第二衬底104的接合夹之间将该第一半导体芯片106和该第二半导体芯片112连接。
在包括第二半导体芯片112的二极管中，该二极管的阳极端子2502被接合到第一衬底102并且二极管的阴极端子2500被接合到第二衬底104。
与图1的实施例相比，图25的实施例使用代替晶体管基的低压侧开关的二极管。这样的二极管在异步整流方面可以替代场效应晶体管的切换性能。
图26示出图25的电子器件100的等价电路，也对比图6。
应当注意的是，术语“包括”不排除其他元件或特征并且“一”或“一个”不排除复数。还可以组合与不同实施例联合的所描述的元件。还应当注意的是，参考标记不应被理解为限制权利要求的范围。而且，本申请的范围不旨在由说明书中所描述的工艺、机械、制造、材料的成分、手段、方法和步骤的特定的实施例所限制。相应地，所附权利要求旨在在它们的范围内包含这样的工艺、机械、制造、材料的成分、手段、方法或步骤。

Claims (20)

1.一种电子器件，包括：
第一衬底；
第二衬底；
第一半导体芯片，所述第一半导体芯片包括晶体管、接合到第一衬底的第一安装表面和接合到第二衬底的第二安装表面；
第二半导体芯片，所述第二半导体芯片包括接合到第一衬底的第一安装表面和包括接合到第二衬底的第二安装表面；
其中所述第一半导体芯片包括通孔，所述通孔将在第一半导体芯片的第一安装表面处的第一晶体管端子与在第一半导体芯片的第二安装表面处的第二晶体管端子电耦合。
2.根据权利要求1的所述器件，其中所述第一半导体芯片包括在它的第一安装表面处的第三晶体管端子。
3.根据权利要求2的所述器件，其中所述第一晶体管端子是栅端子，所述第二晶体管端子是第一源/漏端子，并且所述第三晶体管端子是第二源/漏端子。
4.根据权利要求1的所述器件，其中所述第二半导体芯片包括进一步晶体管。
5.根据权利要求4的所述器件，其中所述进一步的晶体管包括在它的第一安装表面处的第一晶体管端子和第二晶体管端子以及在它的第二安装表面处的第三晶体管端子。
6.根据权利要求5的所述器件，其中所述进一步的晶体管的第一晶体管端子是栅端子，所述进一步的晶体管的第二晶体管端子是第一源/漏端子，并且所述进一步的晶体管的第三晶体管端子是第二源/漏端子。
7.根据权利要求1的所述器件，其中所述第二半导体芯片包括二极管，所述二极管具有阴极和阳极。
8.根据权利要求1的所述器件，其中所述电子器件被配置为半桥，其中所述晶体管被配置为高压侧开关并且所述第二半导体芯片包括分派的低压侧开关。
9.根据权利要求1的所述器件，其中所述第一衬底包括引线框，所述引线框具有用于将第一半导体芯片的第一安装表面与第二半导体芯片的第一安装表面电连接的多个导电连接元件。
10.根据权利要求1的所述器件，其中第二衬底是接合夹，特别是以悬臂式的样式连接到第一衬底的接合夹。
11.根据权利要求10的所述器件，其中所述接合夹由导热和导电的材料制成。
12.根据权利要求10的所述器件，其中所述接合夹覆盖第一半导体芯片的整个第二安装表面并且覆盖第二半导体芯片的整个第二安装表面。
13.根据权利要求1的所述器件，包括驱动单元，所述驱动单元被安装在第一衬底上并且被配置用于驱动第一半导体芯片和第二半导体芯片中的至少一个。
14.根据权利要求1的所述器件，被配置为由半桥、级联功率级、多半桥、H桥和电引擎控制器组成的组中的至少一个。
15.一种电子功率器件，包括：
第一衬底；
第二衬底；
第一半导体功率芯片，所述第一半导体功率芯片包括第一晶体管、具有两个接合到第一衬底的晶体管端子的第一安装表面和具有一个接合到第二衬底的晶体管端子的第二安装表面；
第二半导体功率芯片，所述第二半导体功率芯片包括第二晶体管、具有两个接合到第一衬底的晶体管端子的第一安装表面和具有一个接合到第二衬底的晶体管端子的第二安装表面；
其中，在与所述安装表面正交的平面视图中，所述第二衬底覆盖第一半导体功率芯片的整个第二安装表面和第二半导体功率芯片的整个第二安装表面。
16.根据权利要求15的所述器件，其中所述第二衬底是接合夹。
17.根据权利要求15的所述器件，其中所述第一半导体功率芯片包括通孔，所述通孔与所述安装表面正交地延伸经过所述第一半导体功率芯片并且将在第一半导体功率芯片的第一安装表面处的晶体管端子中的一个与在第一半导体功率芯片的第二安装表面处的晶体管端子电耦合。
18.根据权利要求17的所述器件，其中通过通孔耦合的第一安装表面处的晶体管端子是栅端子，并且其中通过通孔耦合的第二安装表面处的晶体管端子是源/漏端子。
19.根据权利要求15的所述器件，其中所述半导体功率芯片被彼此连接来形成半桥。
20.一种制造电子器件的方法，其中所述方法包括：
将第一半导体芯片的第一安装表面接合到第一衬底；
将第二半导体芯片的第一安装表面接合到第一衬底；
将第一半导体芯片的第二安装表面接合到第二衬底；
将第二半导体芯片的第二安装表面接合到第二衬底；
形成通孔，所述通孔延伸经过所述第一半导体芯片用于将在它的第一安装表面处的第一晶体管端子与在它的第二安装表面处的第二晶体管端子电耦合。
CN201410516443.6A 2013-10-02 2014-09-30 在两个衬底之间具有半导体芯片的晶体管布置 Active CN104517954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/044,232 US9806029B2 (en) 2013-10-02 2013-10-02 Transistor arrangement with semiconductor chips between two substrates
US14/044232 2013-10-02
US14/044,232 2013-10-02

Publications (2)

Publication Number Publication Date
CN104517954A true CN104517954A (zh) 2015-04-15
CN104517954B CN104517954B (zh) 2017-10-03

Family

ID=52673295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410516443.6A Active CN104517954B (zh) 2013-10-02 2014-09-30 在两个衬底之间具有半导体芯片的晶体管布置

Country Status (3)

Country Link
US (1) US9806029B2 (zh)
CN (1) CN104517954B (zh)
DE (1) DE102014113787B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427724A (zh) * 2017-09-01 2019-03-05 英飞凌科技股份有限公司 具有三端子夹具的晶体管封装
CN110993579A (zh) * 2019-11-25 2020-04-10 南京矽力杰半导体技术有限公司 电源模块的封装结构
CN111211096A (zh) * 2020-01-10 2020-05-29 珠海格力电器股份有限公司 一种芯片模块封装结构和封装方法
CN112992835A (zh) * 2019-12-17 2021-06-18 珠海格力电器股份有限公司 半导体装置及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
CN105552075B (zh) * 2016-01-22 2018-06-22 成都芯源系统有限公司 一种减少系统环路寄生电感的半导体器件
DE102017101185B4 (de) 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
EP3355349B1 (en) 2017-01-26 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Efficient heat removal from component carrier with embedded diode
US9978672B1 (en) * 2017-05-24 2018-05-22 Infineon Technologies Ag Transistor package with terminals coupled via chip carrier
JP6892796B2 (ja) * 2017-07-07 2021-06-23 新光電気工業株式会社 電子部品装置及びその製造方法
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004018477A1 (de) * 2004-04-16 2005-11-03 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleitermodul
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US20070262346A1 (en) * 2006-05-10 2007-11-15 Ralf Otremba Electronic Component and a Method for its Production
US20080048342A1 (en) * 2006-04-28 2008-02-28 Chuan Cheah Multi-chip module
EP1965619A2 (en) * 2007-03-01 2008-09-03 Delphi Technologies, Inc. Compression connection for vertical IC packages
CN102099919A (zh) * 2008-07-15 2011-06-15 马克西姆综合产品公司 具有用于栅极的贯通本体通路的纵型mosfet
CN102915987A (zh) * 2011-08-05 2013-02-06 英飞凌科技股份有限公司 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275089A1 (en) * 2004-06-09 2005-12-15 Joshi Rajeev D Package and method for packaging an integrated circuit die
DE102006012739B3 (de) * 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
US8264065B2 (en) 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
US9391046B2 (en) 2011-05-20 2016-07-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming 3D semiconductor package with semiconductor die stacked over semiconductor wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004018477A1 (de) * 2004-04-16 2005-11-03 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleitermodul
US20080048342A1 (en) * 2006-04-28 2008-02-28 Chuan Cheah Multi-chip module
US20070262346A1 (en) * 2006-05-10 2007-11-15 Ralf Otremba Electronic Component and a Method for its Production
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
EP1965619A2 (en) * 2007-03-01 2008-09-03 Delphi Technologies, Inc. Compression connection for vertical IC packages
CN102099919A (zh) * 2008-07-15 2011-06-15 马克西姆综合产品公司 具有用于栅极的贯通本体通路的纵型mosfet
CN102915987A (zh) * 2011-08-05 2013-02-06 英飞凌科技股份有限公司 半导体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427724A (zh) * 2017-09-01 2019-03-05 英飞凌科技股份有限公司 具有三端子夹具的晶体管封装
CN109427724B (zh) * 2017-09-01 2022-10-14 英飞凌科技股份有限公司 具有三端子夹具的晶体管封装
CN110993579A (zh) * 2019-11-25 2020-04-10 南京矽力杰半导体技术有限公司 电源模块的封装结构
CN112992835A (zh) * 2019-12-17 2021-06-18 珠海格力电器股份有限公司 半导体装置及其制备方法
CN112992835B (zh) * 2019-12-17 2022-08-30 珠海格力电器股份有限公司 半导体装置及其制备方法
CN111211096A (zh) * 2020-01-10 2020-05-29 珠海格力电器股份有限公司 一种芯片模块封装结构和封装方法

Also Published As

Publication number Publication date
DE102014113787A1 (de) 2015-04-02
DE102014113787B4 (de) 2019-12-19
US9806029B2 (en) 2017-10-31
US20150092375A1 (en) 2015-04-02
CN104517954B (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
CN104517954A (zh) 在两个衬底之间具有半导体芯片的晶体管布置
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
JP6764807B2 (ja) 半導体モジュール
US9854708B2 (en) Unit for semiconductor device
US8115294B2 (en) Multichip module with improved system carrier
US9641102B2 (en) Semiconductor device
KR101375502B1 (ko) 전력용 반도체 모듈
US9088226B2 (en) Power module for converting DC to AC
CN104321869A (zh) 半导体功率模块和装置
CN104425472A (zh) 电子器件
DE102019202038B4 (de) Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
CN105932887A (zh) 功率转换器
US20150206864A1 (en) Semiconductor Device
CN110021590A (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN105682358A (zh) 包括印刷电路板和金属工件的器件
CN103996667A (zh) 具有旁路功能的半导体器件及其方法
US11329000B2 (en) Package for a multi-chip power semiconductor device
JP7060099B2 (ja) 半導体モジュール
US20170257037A1 (en) Power semiconductor package and applications
CN219553614U (zh) 一种半导体电路和散热器
CN212209492U (zh) 功率模块
KR20230095546A (ko) 전력반도체모듈 및 그 제조방법
KR20230092516A (ko) 양면 방열 전력반도체모듈 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant