CN111211096A - 一种芯片模块封装结构和封装方法 - Google Patents
一种芯片模块封装结构和封装方法 Download PDFInfo
- Publication number
- CN111211096A CN111211096A CN202010026814.8A CN202010026814A CN111211096A CN 111211096 A CN111211096 A CN 111211096A CN 202010026814 A CN202010026814 A CN 202010026814A CN 111211096 A CN111211096 A CN 111211096A
- Authority
- CN
- China
- Prior art keywords
- chip
- lead frame
- bonding material
- chip module
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 58
- 239000004033 plastic Substances 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims description 37
- 239000010949 copper Substances 0.000 claims description 37
- 239000003822 epoxy resin Substances 0.000 claims description 33
- 229920000647 polyepoxide Polymers 0.000 claims description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 25
- 239000002313 adhesive film Substances 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 239000005022 packaging material Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000003292 glue Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003116 impacting effect Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片模块封装结构和封装方法，芯片模块封装结构包括：引线框架(4)，能够承载芯片(6)于其上；导电板(2)，设置于芯片(6)的上方、且能与芯片(6)电连接，芯片(6)的周围填充设置有塑封料(8)，导电板(2)和引线框架(4)均横向延伸，且在不与芯片(6)相对的位置、导电板(2)和引线框架(4)之间的塑封料(8)中开设有导电通道(7)，导电通道(7)能将导电板(2)与引线框架(4)之间电连接。通过本发明能够有效地将导电板与引线框架之间电连接起来，确保导电板与引线框架之间能够完成稳定的电连接，解决了芯片模块中无法保证芯片的持续稳定的供电等技术问题。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种芯片模块封装结构和封装方法。
背景技术
随着半导体器件技术的发展，半导体器件一直在往高性能、高可靠性和小型化的方向发展，对于封装的功率器件散热问题是首要需要解决的，因为其将直接影响着功率器件的可靠性及性能。目前功率半导体一般采用铜板连接以此来保证封装前器件的整体稳定性，铜板的下半部分在工艺制程中会有偏差导致单边的稳定性、匹配性会受到影响，由此会引发溢胶的问题，导致铜板与引线框架之间的电连接不稳定，无法保证芯片的持续稳定的供电，随着使用时间延长器件可靠性会受到冲击性的打击。而且铜桥的制程工艺麻烦且匹配性不能保证；单边铜桥贴附的水平性不稳；高温反偏可靠性的芯片和树脂之间匹配问题。
由于现有技术中的芯片模块中铜板的下半部分在工艺制程中会有偏差导致单边的稳定性、匹配性会受到影响，由此会引发溢胶的问题，导致铜板与引线框架之间的电连接不稳定，无法保证芯片的持续稳定的供电等技术问题，因此本发明研究设计出一种芯片模块封装结构和封装方法。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的芯片模块中铜板的下半部分在工艺制程中会有偏差导致单边的稳定性、匹配性会受到影响，导致铜板与引线框架之间的电连接不稳定，无法保证芯片的持续稳定的供电的缺陷，从而提供一种芯片模块封装结构和封装方法。
本发明提供一种芯片模块封装结构，其包括：
引线框架，能够承载芯片于其上；
导电板，设置于所述芯片的上方、且能与所述芯片电连接，所述芯片的周围填充设置有塑封料；
所述导电板和所述引线框架均横向延伸，且在不与所述芯片相对的位置、所述导电板和所述引线框架之间的所述塑封料中开设有导电通道，所述导电通道能将所述导电板与所述引线框架之间电连接。
优选地，
所述导电板为铜板；和/或，所述导电通道中通入锡材料。
优选地，
所述塑封料为环氧树脂。
优选地，
所述导电板的上端还设置有电镀层。
优选地，
所述导电板和所述芯片之间还设置有第一结合材；和/或，所述引线框架和所述芯片之间还设置有第二结合材。
优选地，
所述第一结合材的材料为锡或银，所述第二结合材的材料为锡或银。
优选地，
所述导电板和所述芯片之间、且位于所述芯片的端面上还设置有环氧树脂胶膜。
本发明还提供一种芯片模块的封装方法，其使用前任一项所述的芯片模块封装结构对芯片进行封装。
优选地，
第一步在导线框架上印刷结合材；第二步在芯片的正面贴附带开窗的环氧树脂胶膜；第三步将芯片放置在结合材表面；第四步进行高温固化结合材及环氧树脂胶膜，使框架和芯片结合；第五步在芯片开窗内和框架管脚进行点胶；第六步将导电板焊接在结合材上；第七步进行高温固化结合材，使导电板与芯片及框架管脚结合。
优选地，
第八步进行环氧树脂第一次塑封，此次塑封在加工时会预留一条注锡通道；第九步是注锡，把预留下来的通道填满锡；第十步进行电镀提高可焊性；最后一步把电镀层进行打磨平整。
本发明提供的一种芯片模块封装结构和封装方法具有如下有益效果：
本发明通过将导电片和引线框架之间不设置芯片的位置处的塑封料中开设导电通道，能够有效地将导电板与引线框架之间电连接起来，确保导电板与引线框架之间能够完成稳定的电连接，解决了芯片模块中由于铜板的下半部分在工艺制程中会有偏差导致单边的稳定性、匹配性会受到影响，由此会引发溢胶的问题，导致铜板与引线框架之间的电连接不稳定，无法保证芯片的持续稳定的供电等技术问题，且制作简单方便；改善铜板贴附的水平性，提高整体器件可靠性；芯片可定制选取匹配的环氧树脂胶膜，不受整体的环氧树脂影响可靠性。
附图说明
图1是本发明的芯片模块封装结构的内部结构示意图。
图中附图标记表示为：
1、电镀层；2、导电板；3、环氧树脂胶膜；4、引线框架；51、第一结合材；52、第二结合材；6、芯片；7、导电通道；8、塑封料。
具体实施方式
如图1所示，本发明提供一种芯片模块封装结构，其包括：
引线框架4，能够承载芯片6于其上；
导电板2，设置于所述芯片6的上方、且能与所述芯片6电连接，所述芯片6的周围填充设置有塑封料8，
所述导电板2和所述引线框架4均横向延伸，且在不与所述芯片6相对的位置、所述导电板2和所述引线框架4之间的所述塑封料8中开设有导电通道7，所述导电通道7能将所述导电板2与所述引线框架4之间电连接。
本发明通过将导电片和引线框架之间不设置芯片的位置处的塑封料中开设导电通道，能够有效地将导电板与引线框架之间电连接起来，确保导电板与引线框架之间能够完成稳定的电连接，解决了芯片模块中由于铜板的下半部分在工艺制程中会有偏差导致单边的稳定性、匹配性会受到影响，由此会引发溢胶的问题，导致铜板与引线框架之间的电连接不稳定，无法保证芯片的持续稳定的供电等技术问题，且制作简单方便；改善铜板贴附的水平性，提高整体器件可靠性；芯片可定制选取匹配的环氧树脂胶膜，不受整体的环氧树脂影响可靠性。
本发明基于铜板的封装结构，通过采用工艺制造是预留一个注锡通道，可根据芯片大小以及整体封装稳定性确定通道粗细，在第一次塑封后留一个在框架上的注锡通道，以此来连接铜板，确保电性能的连接。由于铜板结构较易制程，且稳定性、匹配性都有了较大的提高。
优选地，
所述导电板2为铜板；和/或，所述导电通道7中通入锡材料。这是本发明的导电板和导电通道的优选结构形式，通过铜板能够起到有效导电的作用，锡材料能够起到有效导电、将引线框架的电导至铜板并导至芯片中的作用，保持电连接的稳定性。
优选地，
所述塑封料8为环氧树脂。所述环氧树脂在熔融状态下将芯片及内部结构包裹起来，提供物理和电气保护，防止外部环境的冲击，其中引线框架及铜桥框架背面皆局部露出。
优选地，
所述导电板2的上端还设置有电镀层1。电镀是在模封之后的一道工序，是把裸露出来的金属表面(包括铜板以及引线框架的外露部分)利用电解原理镀上一层锡，提高器件的可焊性、光滑性，防止磨损。
优选地，
所述导电板2和所述芯片6之间还设置有第一结合材51；和/或，所述引线框架4和所述芯片6之间还设置有第二结合材52。通过所述结合材实现芯片背面电极与引线框架连接和芯片正面电极与铜桥框架(导电板)结合。
优选地，
所述第一结合材51的材料为锡或银，所述第二结合材52的材料为锡或银。这是本发明的两个结合材的优选材料。
优选地，
所述导电板2和所述芯片6之间、且位于所述芯片6的端面上还设置有环氧树脂胶膜3。所述环氧树脂含胶膜常温下具备胶膜的柔韧性和可贴附性，在高温固化状态可改变环氧树脂胶膜特性，具备一定抗压强度、绝缘性，提供物理和电气保护，防止外部环境冲击芯片。
本发明还提供一种芯片模块的封装方法，其使用前任一项所述的芯片模块封装结构对芯片进行封装。
本发明通过将导电片和引线框架之间不设置芯片的位置处的塑封料中开设导电通道，能够有效地将导电板与引线框架之间电连接起来，确保导电板与引线框架之间能够完成稳定的电连接，解决了芯片模块中由于铜板的下半部分在工艺制程中会有偏差导致单边的稳定性、匹配性会受到影响，由此会引发溢胶的问题，导致铜板与引线框架之间的电连接不稳定，无法保证芯片的持续稳定的供电等技术问题，且制作简单方便；改善铜板贴附的水平性，提高整体器件可靠性；芯片可定制选取匹配的环氧树脂胶膜，不受整体的环氧树脂影响可靠性。
优选地，
第一步在导线框架上印刷结合材；第二步在芯片的正面贴附带开窗的环氧树脂胶膜；第三步将芯片放置在结合材表面；第四步进行高温固化结合材及环氧树脂胶膜，使框架和芯片结合；第五步在芯片开窗内和框架管脚进行点胶；第六步将导电板焊接在结合材上；第七步进行高温固化结合材，使导电板与芯片及框架管脚结合。
优选地，
第八步进行环氧树脂第一次塑封，此次塑封在加工时会预留一条注锡通道；第九步是注锡，把预留下来的通道填满锡；第十步进行电镀提高可焊性；最后一步把电镀层进行打磨平整。
本发明提供一种铜桥双面散热的芯片封装结构及其构造方法，包括引线框架4：所述引线框架作为集成电路的芯片载体，与铜桥实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件；铜板(导电板2):所述铜板是实现芯片电性能连接和器件双面散热关键结构件；环氧树脂(塑封料8)：所述环氧树脂在熔融状态下将芯片及内部结构包裹起来，提供物理和电气保护，防止外部环境的冲击，其中引线框架及铜桥框架背面皆局部露出；结合材(包括第一结合材51和第二结合材52)：所述结合材实现芯片背面电极与引线框架连接和芯片正面电极与铜桥框架结合；芯片6：所述为集成电路；环氧树脂胶膜3：所述环氧树脂含胶膜常温下具备胶膜的柔韧性和可贴附性，在高温固化状态可改变环氧树脂胶膜特性，具备一定抗压强度、绝缘性，提供物理和电气保护，防止外部环境冲击芯片。
第一步在导线框架上印刷结合材。第二步在晶圆的正面贴附带开窗的环氧树脂胶膜，保护芯片关键的环区等界面。第三步将芯片放置在结合材表面。第四步进行高温固化结合材及环氧树脂胶膜，使框架和芯片结合。第五步在芯片开窗内和框架管脚进行点胶。第六步将铜桥焊接在结合材上。第七步进行高温固化结合材，使铜桥与芯片及框架管脚结合。第八步进行环氧树脂第一次塑封，此次塑封在加工时会预留一条注锡通道。第九步是注锡，把预留下来的通道填满锡，确保芯片与铜板是有电性能的连接。第十步进行电镀提高可焊性。最后一步把电镀层进行打磨，使得表面光滑、平整。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
Claims (10)
1.一种芯片模块封装结构，其特征在于：包括：
引线框架(4)，能够承载芯片(6)于其上；
导电板(2)，设置于所述芯片(6)的上方、且能与所述芯片(6)电连接，所述芯片(6)的周围填充设置有塑封料(8)，
所述导电板(2)和所述引线框架(4)均横向延伸，且在不与所述芯片(6)相对的位置、所述导电板(2)和所述引线框架(4)之间的所述塑封料(8)中开设有导电通道(7)，所述导电通道(7)能将所述导电板(2)与所述引线框架(4)之间电连接。
2.根据权利要求1所述的芯片模块封装结构，其特征在于：
所述导电板(2)为铜板；和/或，所述导电通道(7)中通入锡材料。
3.根据权利要求1或2所述的芯片模块封装结构，其特征在于：
所述塑封料(8)为环氧树脂。
4.根据权利要求1-3中任一项所述的芯片模块封装结构，其特征在于：
所述导电板(2)的上端还设置有电镀层(1)。
5.根据权利要求1-4中任一项所述的芯片模块封装结构，其特征在于：
所述导电板(2)和所述芯片(6)之间还设置有第一结合材(51)；和/或，所述引线框架(4)和所述芯片(6)之间还设置有第二结合材(52)。
6.根据权利要求5所述的芯片模块封装结构，其特征在于：
所述第一结合材(51)的材料为锡或银，所述第二结合材(52)的材料为锡或银。
7.根据权利要求1-6中任一项所述的芯片模块封装结构，其特征在于：
所述导电板(2)和所述芯片(6)之间、且位于所述芯片(6)的端面上还设置有环氧树脂胶膜(3)。
8.一种芯片模块的封装方法，其特征在于：使用权利要求1-7中任一项所述的芯片模块封装结构对芯片进行封装。
9.根据权利要求8所述的封装方法，其特征在于：
第一步在导线框架上印刷结合材；第二步在芯片的正面贴附带开窗的环氧树脂胶膜；第三步将芯片放置在结合材表面；第四步进行高温固化结合材及环氧树脂胶膜，使框架和芯片结合；第五步在芯片开窗内和框架管脚进行点胶；第六步将导电板焊接在结合材上；第七步进行高温固化结合材，使导电板与芯片及框架管脚结合。
10.根据权利要求9所述的封装方法，其特征在于：
第八步进行环氧树脂第一次塑封，此次塑封在加工时会预留一条注锡通道；
第九步是注锡，把预留下来的通道填满锡；第十步进行电镀提高可焊性；最后一步把电镀层进行打磨平整。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010026814.8A CN111211096A (zh) | 2020-01-10 | 2020-01-10 | 一种芯片模块封装结构和封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010026814.8A CN111211096A (zh) | 2020-01-10 | 2020-01-10 | 一种芯片模块封装结构和封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111211096A true CN111211096A (zh) | 2020-05-29 |
Family
ID=70788790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010026814.8A Pending CN111211096A (zh) | 2020-01-10 | 2020-01-10 | 一种芯片模块封装结构和封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111211096A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361045A (zh) * | 2022-03-16 | 2022-04-15 | 合肥矽迈微电子科技有限公司 | 基于半导体封装的深孔加工工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104517954A (zh) * | 2013-10-02 | 2015-04-15 | 英飞凌科技奥地利有限公司 | 在两个衬底之间具有半导体芯片的晶体管布置 |
| CN105609424A (zh) * | 2015-12-24 | 2016-05-25 | 江苏长电科技股份有限公司 | 一种框架外露的夹芯封装工艺方法 |
| CN108878297A (zh) * | 2018-07-20 | 2018-11-23 | 合肥矽迈微电子科技有限公司 | 芯片封装结构及其制备方法 |
| CN110223924A (zh) * | 2019-07-15 | 2019-09-10 | 珠海格力电器股份有限公司 | 一种晶圆级封装方法和晶圆 |
-
2020
- 2020-01-10 CN CN202010026814.8A patent/CN111211096A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104517954A (zh) * | 2013-10-02 | 2015-04-15 | 英飞凌科技奥地利有限公司 | 在两个衬底之间具有半导体芯片的晶体管布置 |
| CN105609424A (zh) * | 2015-12-24 | 2016-05-25 | 江苏长电科技股份有限公司 | 一种框架外露的夹芯封装工艺方法 |
| CN108878297A (zh) * | 2018-07-20 | 2018-11-23 | 合肥矽迈微电子科技有限公司 | 芯片封装结构及其制备方法 |
| CN110223924A (zh) * | 2019-07-15 | 2019-09-10 | 珠海格力电器股份有限公司 | 一种晶圆级封装方法和晶圆 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361045A (zh) * | 2022-03-16 | 2022-04-15 | 合肥矽迈微电子科技有限公司 | 基于半导体封装的深孔加工工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101155231B1 (ko) | 광반도체소자 탑재용 패키지 및 이것을 이용한 광반도체장치 | |
| US5504372A (en) | Adhesively sealed metal electronic package incorporating a multi-chip module | |
| US6498055B2 (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
| TWI420695B (zh) | 化合物半導體元件之封裝模組結構及其製造方法 | |
| US20110031608A1 (en) | Power device package and method of fabricating the same | |
| US20100294358A1 (en) | Semiconductor package | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| TW201250942A (en) | Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| JP2004327556A (ja) | 半導体装置及びその製造方法 | |
| CN111211096A (zh) | 一种芯片模块封装结构和封装方法 | |
| CN107305879B (zh) | 半导体器件及相应的方法 | |
| CN115832147A (zh) | 一种堆叠类封装体结构、工艺及发光芯片器件 | |
| CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN101499444B (zh) | 散热型多穿孔半导体封装构造 | |
| CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN206595258U (zh) | 一种集成ic的表面贴装式rgb‑led封装模组 | |
| CN212303698U (zh) | 一种具有高配光性能的led发光组件 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2013135077A (ja) | 半導体パッケージ用基板、半導体パッケージ、およびそれらの製造方法 | |
| CN217334014U (zh) | 半导体器件 | |
| CN213242536U (zh) | 一种数码产品芯片封装底座 | |
| TWI223879B (en) | Package stack module with vertical conductive wires inside molding compound |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200529 |