CN117476585A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN117476585A
CN117476585A CN202310768344.6A CN202310768344A CN117476585A CN 117476585 A CN117476585 A CN 117476585A CN 202310768344 A CN202310768344 A CN 202310768344A CN 117476585 A CN117476585 A CN 117476585A
Authority
CN
China
Prior art keywords
conductive pattern
control
switching element
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310768344.6A
Other languages
English (en)
Inventor
坂井琢磨
五十岚征辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117476585A publication Critical patent/CN117476585A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明的半导体模块包括第1开关元件；与第1开关元件串联连接的第2开关元件；具有在俯视时在第1方向上彼此相对的第1边和第2边、在与第1方向交叉的第2方向上彼此相对的第3边和第4边，并收纳第1开关元件和第2开关元件的壳体；设置在壳体的第1边侧的正极端子、负极端子；设置在壳体的第2边侧的输出端子；设置在壳体的第3边侧的第1开关元件的第1控制端子、第1开关元件的第1感测端子、第2开关元件的第2控制端子、第2开关元件的第2感测端子；配置有第1开关元件，并与正极端子连接的第1导电图案；配置有第2开关元件，并与输出端子连接的第2导电图案；以及与负极端子和第2开关元件连接，并设置在第4边侧的第3导电图案。

Description

半导体模块
技术领域
本发明涉及半导体模块。
背景技术
例如，已知专利文献1至4中记载的包括半导体芯片的半导体模块。
现有技术文献
专利文献
专利文献1：日本专利特开2013-118336号公报
专利文献2：日本专利特开2007-116840号公报
专利文献3：日本专利特开2018-101734号公报
专利文献4：日本专利特开2009-177040号公报
发明内容
发明所要解决的技术问题
然而，在半导体模块中，在导电图案中流过的电流(主电流)变化较大时，由于电磁感应的影响(噪声)，有时会成为半导体模块误动作的原因。
本发明是鉴于上述的现有问题而完成的，其目的是提供一种能够抑制误动作的半导体模块。
用于解决技术问题的技术手段
用于解决上述问题的本发明的半导体模块包括：第1开关元件；与所述第1开关元件串联连接的第2开关元件；壳体，该壳体具有在俯视时在第1方向上彼此相对的第1边和第2边、在与所述第1方向交叉的第2方向上彼此相对的第3边和第4边，并收纳所述第1开关元件和所述第2开关元件；设置在所述壳体的所述第1边侧的正极端子、负极端子；设置在所述壳体的所述第2边侧的输出端子；设置在所述壳体的所述第3边侧的所述第1开关元件的第1控制端子、所述第1开关元件的第1感测端子、所述第2开关元件的第2控制端子、所述第2开关元件的第2感测端子；配置有所述第1开关元件，并与所述正极端子连接的第1导电图案；配置有所述第2开关元件，并与所述输出端子连接的第2导电图案；以及与所述负极端子和所述第2开关元件连接，并设置在所述第4边侧的第3导电图案。
发明效果
根据本发明，能提供一种能够抑制误动作的半导体模块。
附图说明
图1是示出比较例的半导体模块10的内部结构的俯视图。
图2是示出图1的半导体模块10的等效电路的图。
图3是在图2的用虚线包围的部分中产生电磁感应时的说明图。
图4是示出实施方式1的半导体模块1的内部结构的俯视图。
图5是半导体模块1的沿Y方向的剖视图。
图6是示出图4的半导体模块1的等效电路的图。
图7是示出实施方式2的半导体模块1A的内部结构的俯视图。
图8是示出图7的半导体模块1A的等效电路的图。
图9A是实施方式3的侧视图，图9B是立体图，图9C是俯视图。
图10A是示出实施方式3的变形例的结构的侧视图，图10B是立体图，图10C是俯视图。
图11是示出实施方式3的另一个变形例的图。
具体实施方式
根据本说明书及附图的记载，至少明确了以下事项。
这里，对各附图中所示的相同或等同的结构要素、构件等标注相同的标号，并适当地省略重复的说明。另外，在本实施方式中，“连接”是指电连接的状态，除非另有说明。因此，对于“连接”，不仅包括两个部件经由布线连接的情况，例如还包括例如经由电阻连接的情况。
＝＝＝＝＝实施方式1＝＝＝＝＝
<<半导体模块的结构>>
本实施方式的半导体模块是例如应用于功率转换装置等，并且具有构成逆变器电路等的半导体芯片的功率模块。在说明本实施方式的半导体模块之前，首先说明比较例。
<比较例>
图1是示出比较例的半导体模块10的内部结构的俯视图。图2是示出图1的半导体模块10的等效电路的图。图3是在图2的用虚线包围的部分中产生电磁感应时的说明图。
如图1所示，半导体模块10在俯视时具有大致四边形的形状。
这里的“四边形”是指例如包括正方形、长方形、梯形、平行四边形等在内的由四个边组成的形状。另外，“大致四边形”例如也可以至少一部分的角相对于边倾斜地切除。此外，“大致四边形”中，在边的一部分可以设有切口(凹部)、突起(凸部)。
在下面的说明中，如图所示，将沿半导体模块的短边方向的方向设为X方向，将沿长边方向的方向(与X方向交叉的方向)设为Y方向。另外，将与X方向以及Y方向正交(交叉)的方向设为Z方向(参照图5等)。在各方向上，将图中的箭头朝向的方向设为“正侧(+侧)”，将其相反方向设为“负侧(-侧)”。另外，将Z方向的正侧设为“上”，将负侧设为“下”。图1是从上方观察半导体模块10时得到的图，通过透过后述的壳体12的上表面来图示出内部的结构。然而，为了说明，图示出了框体12的各边(边12a～12d)。
比较例的半导体模块10包括壳体12、基板14、15、半导体芯片Q1～Q6、二极管D1～D6、正极端子C1、负极端子E2、输出端子E1C2、控制端子G1、G2、以及感测端子E11、E22。
壳体12(盖部)收纳构成半导体模块10的各个构件(半导体芯片Q1～Q6等)。壳体12在俯视时为四边形，并且具有在Y方向上相互相对的两个边(正侧的边12a和负侧的边12b)和在X方向上相互相对的两个边(负侧的边12c和正侧的边12d)。
正极端子C1、负极端子E2设置在壳体12的边12a侧的部位上。
此外，输出端子E1C2设置在边12b侧的部位。
此外，控制端子G1、感测端子E11设置在边12c侧的部位上，控制端子G2和感测端子E22设置在边12d侧的部位上。控制端子G1是用于控制(导通关断控制)设置在基板15上的半导体芯片Q1～Q3的端子。感测端子E11是用于半导体芯片Q1～Q3的感测发射极的端子(成为确定驱动/停止半导体芯片Q1～Q3时的栅极、发射极间电位时的发射极电位的端子)。控制端子G2是用于控制(导通关断控制)设置在基板14上的半导体芯片Q4～Q6的端子，感测端子E22是用于半导体芯片Q4～Q6的感测发射极的端子(成为确定驱动/停止半导体芯片Q4～Q6时的栅极、发射极间电位时的发射极电位的端子)。
基板14、15例如是DCB(Direct Copper Bonding：直接铜键合)基板或AMB(ActiveMetal Brazing：活性金属钎焊)基板，并且在绝缘板上形成铜(Cu)或铝(Al)等的导电图案。导电图案PA、PB、PC、PD形成在基板14的上表面(即，正面)上，导电图案PE、PF、PG、PH形成在基板15的上表面上。此外，基板14配置在边12a侧(正极端子C1、负极端子E2侧)，基板15配置在边12b侧(输出端子E1C2侧)。
导电图案PA经由布线构件W连接到正极端子C1，并且配置成包围导电图案PB的X方向负侧的区域。布线构件W例如是接合线，其材质可以是金、铜、铝、金合金、铜合金、铝合金中的任意一种或它们的组合。在本实施方式中，规定的导电图案与规定的端子之间、以及规定的导电图案与其他导电图案之间等经由接合线(布线构件W)连接，但是下面将适当地省略对“经由接合线”的说明。还可以将接合线简称为“导线”。
导电图案PB设置在导电图案PA和导电图案PC之间，并连接到基板15的导电图案PF。此外，半导体芯片Q4～Q6和二极管D4～D6配置在导电图案PB的正面上。
导电图案PC连接到负极端子E2，并且配置成包围导电图案PB的X方向正侧的区域的一部分。此外，导电图案PC连接到感测端子E22和负极端子E2。
导电图案PD是用于连接控制端子G2和半导体芯片Q4～Q6的栅极电极的图案。导电图案PD主要沿Y方向配置在控制端子G2和导电图案PC之间。导电图案PD连接到控制端子G2和半导体芯片Q4～Q6的各个栅极电极。
导电图案PE连接到基板14的导电图案PA。此外，半导体芯片Q1～Q3和二极管D1～D3配置在导电图案PE的上表面(正面)。
导电图案PF设置在比导电图案PE更靠X方向正侧，并且连接到输出端子E1C2和基板14的导电图案PB。
导电图案PG是用于连接控制端子G1和半导体芯片Q1～Q3的栅极电极的图案，并连接到控制端子G1和半导体芯片Q1～Q3的各栅极电极。
导电图案PH连接到感测端子E11和导电图案PF。
半导体芯片Q1～Q6是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)，分别具有栅极电极、发射极电极、集电极电极。其中，栅极电极和发射极电极形成在各个半导体芯片的一个表面(这里是上表面)，集电极形成在另一个表面(这里是下表面)。
半导体芯片Q1～Q3是用于上臂的开关元件，并且配置在基板15的导电图案PE上。在本实施方式中，半导体芯片Q1～Q3的各个集电极电极经由焊料等的导电性材料(未图示出)连接到导电图案PE。
半导体芯片Q4～Q6是用于下臂的开关元件，并且配置在基板14的导电图案PB上。在本实施方式中，半导体芯片Q4～Q6的各个集电极电极经由焊料等导电性材料(未图示出)连接到导电图案PE。
二极管D1～D6是FWD(Free Wheeling Diode：回流二极管)，并且分别与半导体芯片Q1～Q6并联设置。在二极管D1～D6的一个面(这里是上表面)形成阳极，在另一个面(这里是下表面)形成阴极。
二极管D1～D3设置在基板15的导电图案PE上。在本实施方式中，二极管D1～D3的阴极经由焊料等导电性材料(未图示出)连接到基板15的导电图案PE。此外，二极管D1的阳极连接到半导体芯片Q1的发射极电极和导电图案PF。此外，半导体芯片Q2的发射极电极连接到二极管D2的阳极和导电图案PF。此外，二极管D3的阳极连接到半导体芯片Q3的发射极电极和导电图案PF。
此外，二极管D4～D6配置在基板14的导电图案PB上。
在本实施方式中，二极管D4～D6的阴极经由焊料等导电性材料(未图示出)连接到基板14的导电图案PB。此外，半导体芯片Q4的发射极电极连接到二极管D4的阳极和导电图案PC。此外，二极管D5的阳极连接到半导体芯片Q5的发射极电极和导电图案PC。此外，半导体芯片Q6的发射极电极连接到二极管D6的阳极和导电图案PC。
根据以上结构，控制端子G1的电压经由导电图案PG被施加到半导体芯片Q1～Q3的栅极电极。而且，若半导体芯片Q1～Q3导通，则有电流流过正极端子C1→导电图案PA→导电图案PE→半导体芯片Q1～Q3→导电图案PF→输出端子E1C2。
此外，控制端子G2的电压经由导电图案PD被施加到半导体芯片Q4～Q6的栅极电极。而且，若半导体芯片Q4～Q6导通，则在输出端子E1C2→导电图案PF→导电图案PB→半导体芯片Q4～Q6→导电图案PC→负极端子E2的路径中有电流流过。
这里，例如，如图3所示，在电流与导电图案(这里是导电图案PC和PD)平行地流过的情况下，若流过导电图案PC的电流的时间变化较大，则由于电磁感应(互感)的磁耦合，有时会在导电图案PD中产生反向偏置方向的电压。该电磁感应(例如，图2的放大图中记载的电磁感应)有时会对半导体芯片Q6的栅极电压造成影响(噪声)，可能导致半导体芯片Q6误动作。此处，尽管这里对半导体芯片Q6进行了举例说明，但关于其它半导体芯片也同样可能由于电磁感应而进行误动作。
因此，在本实施方式中，能通过改变布局的设定来抑制误动作。
＜本实施方式＞
图4是示出实施方式1的半导体模块1的内部结构的俯视图。图5是半导体模块1的沿Y方向的剖视图。图6是示出图4的半导体模块1的等效电路的图。在本实施方式中，也与比较例同样地，规定彼此正交(交叉)的X方向、Y方向和Z方向。图4是从上方观察半导体模块1时得到的图，通过使后述的壳体2的上表面透过来图示出内部的结构。然而，为了说明，图示出了框体2的各边(边2a～2d)。另外，在本实施方式中，Y方向相当于“第1方向”，X方向相当于“第2方向”，Z方向相当于“第3方向”。
半导体模块1包括壳体2、基座基板3、基板4、5、半导体芯片Q1～Q6、二极管D1～D6、正极端子C1、负极端子E2、输出端子E1C2、控制端子G1、G2、以及感测端子E11、E22。另外，有时对与比较例具有相同结构的部分赋予相同标号，并省略说明。
基板3是由Al、Cu等形成的导电性较高的大基板，在俯视时具有与后述的壳体2同样的形状(大致四边形)。在图4中，为方便起见，使基座基板3的平面形状与壳体2的平面形状(边2a～2d)相匹配。散热翅片(未图示出)等设置在基座基板3的下侧(Z方向负侧)。此外，基板4、基板5、壳体2(盖部)等配置在基座基板3上。基座基板3相当于“第1基板”。
基板4例如是DCB基板或AMB基板，导电图案(Cu、Al等)形成在夹有由绝缘物(氧化铝、AIN、SiN等)形成的绝缘板40的两侧。具体地，图4所示的导电图案(导电图案P1等)形成在绝缘板40的上侧，半导体芯片Q1～Q3和二极管D1～D3配置在导电图案P1上。后面将描述基板4上的导电图案。此外，导电图案P40形成在绝缘板40的下侧，导电图案P40连接到基座基板3。基座基板4相当于“第2基板。”
基板5也具有与基板4相同的结构(DCB基板或AMB基板)。图4所示的导电图案P22等形成在基板5的绝缘板50的上侧，半导体芯片Q4～Q6和二极管D4～D6配置在导电图案P22上。后面将描述基板5上的导电图案。此外，导电图案P50形成在绝缘板50的下侧，导电图案P50连接到基座基板3。基座基板5相当于“第3基板。”
壳体2(盖部)收纳构成半导体模块1的各个构件(半导体芯片Q1～Q6等)。具体地，如图5所示，本实施方式的壳体2安装在基座基板3上，并且与基座基板3一起收纳各部件。壳体2在俯视时呈大致四边形，并且具有在Y方向上彼此相对的2个边(边2a和边2b)和在X方向上彼此相对的2个边(边2c和边2d)。壳体2的边2a相当于“第1边”，边2b相当于“第2边”。此外，边2c相当于“第3边”，边2d相当于“第4边”。
正极端子C1、负极端子E2设置在壳体2的边2a侧的部位上。此外，输出端子E1C2设置在边2b侧的部位。在本实施方式的半导体模块1中，设置2个输出端子E1C2。因此，输出端子E1C2的面积大于正极端子C1和负极端子E2各自的面积。由此能流过较大的电流。另外，图4中的2个输出端子E1C2可以设置成一体。
此外，在本实施方式的半导体模块1中，控制端子G1、G2以及感测端子E11、E22设置在边2c侧的部位。更具体地，控制端子G1和感测端子E11设置在与基板4相邻的部位(比Y方向的中央更靠近正侧)，控制端子G2和感测端子E22设置在与基板5相邻的部位(比Y方向的中央更靠近负侧)。控制端子G1相当于“第1控制端子”，控制端子G2相当于“第2控制端子”。另外，感测端子E11相当于“第1感测端子”，感测端子E22相当于“第2感测端子”。
(关于基板4侧的结构)
如图4所示，导电图案P1、P21、P32以及控制导电图案P4、P5设置在基板4上(绝缘板40上)。
导电图案P1连接到正极端子C1。此外，半导体芯片Q1～Q3和二极管D1～D3配置在导电图案P1上。半导体芯片Q1～Q3和二极管D1～D3配置成沿Y方向交替配置。由此能使发热分散。另外，半导体芯片Q1～Q3构成上臂侧的开关元件，该上臂侧的开关元件相当于“第1开关元件”。此外，导电图案P1相当于“第1导电图案”。
在本实施方式中，将IGBT用作半导体芯片，如图5所示，栅极电极和发射极电极被设置在上表面(正面)上，集电极电极被设置在下表面(背面)上。然而，半导体芯片不限于IGBT，例如也可以是MOSFET。在MOSFET的情况下，栅极电极和源极电极被设置在上表面上，漏极电极被设置在下表面上。
半导体芯片Q1～Q3的集电极和二极管D1～D3的阴极经由焊料等导电性材料(未图示出)连接到导电图案P1。此外，二极管D1的阳极连接到半导体芯片Q1的发射极电极和导电图案P21。此外，半导体芯片Q2的发射极电极连接到二极管D2的阳极和导电图案P21。此外，二极管D3的阳极连接到半导体芯片Q3的发射极电极和导电图案P21。
导电图案P21与基板5的导电图案P22彼此连接，并且与导电图案P22一起构成导电图案P2。导电图案P2相当于“第2导电图案”，导电图案P21相当于“第1部位”，导电图案P22相当于“第2部位”。
导电图案P32连接到负极端子E2。导电图案P32与基板5的导电图案P31彼此连接，并且与导电图案P31一起构成导电图案P3。导电图案P3相当于“第3导电图案”，导电图案P31相当于“第3部位”，导电图案P32相当于“第4部位”。
控制导电图案P4是用于连接控制端子G1和半导体芯片Q1～Q3的各个栅极电极的图案。控制导电图案P4配置在比导电图案P1更靠近X方向负侧(边2c侧)上，并且形成为在Y方向上细长的图案。控制导电图案P4的长边方向(Y方向)长度大于半导体芯片Q1～Q3中配置在最靠近Y方向正侧(边2a侧)的半导体芯片Q1的栅极电极的几何中心与配置在最靠近Y方向负侧(边2b侧)的半导体芯片Q3的栅极电极的几何中心之间的距离H1。由此，能将控制导电图案P4和各个半导体芯片(半导体芯片Q1～Q3)的栅极电极沿X方向(与主电流的流动方向垂直地)连接。半导体芯片Q1～Q3(和半导体芯片Q4～Q6)的栅极电极相当于“控制电极”，控制导电图案P4相当于“第1控制导电图案”。另外，所谓“几何中心”，例如是俯视时的控制电极的形状的中心。
控制导电图案P5是用于连接感测端子E11和半导体芯片Q1～Q3的各个发射极电极的图案。控制导电图案P5在控制导电图案P4的旁边(在控制导电图案P4和导电图案P1之间)形成为与控制导电图案P4相同的形状。
在基板4上，将上述各个图案从X方向的负侧朝向正侧，按照控制导电图案P4、控制导电图案P5、导电图案P1、导电图案P21(P2)、导电图案P32(P3)的顺序进行配置。导电图案P1中的虚线表示设置有到半导体芯片Q1～Q3的栅极电极或发射极的导线(布线构件W)的区域与未设置有该导线的区域之间的边界。在比虚线更靠近X方向负侧主要流过用于控制半导体芯片Q1～Q3的电流，在比虚线更靠近X方向正侧(导电图案P3等)主要流过半导体芯片Q1～Q3、Q4～Q6导通所产生的电流(主电流)。
(关于基板5侧的结构)
如图4所示，导电图案P22、P31以及控制导电图案P6、P7设置在基板5上(绝缘板50上)。
导电图案P22连接到2个输出端子E1C2。此外，半导体芯片Q4～Q6和二极管D4～D6配置在导电图案P22上。
此外，半导体芯片Q4～Q6构成下臂侧的开关元件。该下臂侧的开关元件相当于“第2开关元件”，并与上臂侧的开关元件(第1开关元件)串联连接。
半导体芯片Q4～Q6的集电极电极和二极管D4～D6的阴极经由焊料等导电性材料(未图示出)连接到导电图案P22。此外，二极管D4的阳极连接到半导体芯片Q4的发射极电极和导电图案P31。此外，半导体芯片Q5的发射极电极连接到二极管D5的阳极和导电图案P31。此外，二极管D6的阳极连接到半导体芯片Q6的发射极电极和导电图案P31。
如上所述，导电图案P31与基板4的导电图案P32连接，并且与导电图案P32一起构成导电图案P3。
控制导电图案P6是用于连接控制端子G2和半导体芯片Q4～Q6的各个栅极电极的图案。控制导电图案P6配置在比导电图案P22(P2)更靠近X方向负侧(边2c侧)上，并且形成为在Y方向上细长的图案。控制导电图案P6的长边方向(Y方向)的长度大于半导体芯片Q4～Q6中配置在最靠近Y方向正侧(边2a侧)的半导体芯片Q4的栅极电极的几何中心与配置在最靠近Y方向负侧(边2b侧)的半导体芯片Q6的栅极电极的几何中心之间的距离H2。由此，能沿X方向连接控制导电图案P6和各个半导体芯片(半导体芯片Q4～Q6)的栅极电极。另外，控制导电图案P6相当于“第2控制导电图案”。
控制导电图案P7是用于连接感测端子E22和半导体芯片Q4～Q6的各个发射极电极的图案。控制导电图案P7在控制导电图案P6的旁边(在控制导电图案P6和导电图案P22之间)形成为与控制导电图案P6相同的形状。
在基板5上，将上述各个图案从X方向的负侧朝向正侧，按照控制导电图案P6、控制导电图案P7、导电图案P1、导电图案P22(P2)、导电图案P31(P3)的顺序进行配置。导电图案P22中的虚线与基板4同样地表示设置有到半导体芯片Q4～Q6的栅极电极或发射极的导线(布线构件W)的区域与未设置有该导线的区域之间的边界。
根据以上结构，控制端子G1的电压经由控制导电图案P4被施加到半导体芯片Q1～Q3的栅极电极。而且，若半导体芯片Q1～Q3导通，则有电流流过正极端子C1→导电图案P1→半导体芯片Q1～Q3→导电图案P21→导电图案P22→输出端子E1C2。
此外，控制端子G2的电压经由控制导电图案P6被施加到半导体芯片Q4～Q6的栅极电极。而且，若半导体芯片Q4～Q6导通，则在输出端子E1C2→导电图案P22→半导体芯片Q4～Q6→导电图案P31→导电图案P32→负极端子E2的路径中有电流流过。
在本实施方式中，相对于比较例，在不改变基板尺寸的情况下改变端子和导电图案的布局。具体地，将控制端子G1、G2以及感测端子E11、E22设置在壳体2的边2c侧。而且，导电图案P1配置有半导体芯片Q1～Q3并且与正极端子C1连接，导电图案P2配置有半导体芯片Q4～Q6并且与输出端子E1C2连接，导电图案P3与负极端子E2和半导体芯片Q4～Q6连接，并且设置在壳体2的边2D侧。由此，能使流过主电流的图案(导电图案P3)与控制端子G1、G2等远离，因此能减少电磁感应的影响，能抑制误动作。
＝＝＝＝＝实施方式2＝＝＝＝＝
图7是示出实施方式2的半导体模块1A的内部结构的俯视图。图8是示出图7的半导体模块1A的等效电路的图。在图7和图8中，对与实施方式1相同的结构的部分赋予相同的标号，并省略说明。
实施方式2的半导体模块1A分别在控制端子G1和感测端子E11之间、控制端子G2和感测端子E22之间设置有用于去除共模噪声的共模铁芯7。另外，共模铁芯7相当于“滤波器”。通过设置共模铁芯7，能抑制控制端子G1(G2)和感测端子E11(E22)这两个端子上的噪声，因而能高精确地确定开关的定时。
另外，在实施方式2的半导体模块1A中，半导体芯片Q1～Q6和二极管D1～D6的配置与上述实施方式不同。具体地，在基板4中，半导体芯片Q1～Q3配置在导电图案P1的X方向负侧，并且分别在Y方向上排列。此外，二极管D1～D3配置在X方向正侧，并且分别在Y方向上排列。通过这样配置，能进一步地使栅极发射极布线远离流过主电流的图案(图7中的虚线的位置比图4的位置更靠近X方向负侧)。即，能使其更不容易受到电磁感应的影响。
另外，对于基板5侧也是同样，因此省略说明。
＝＝＝＝＝实施方式3＝＝＝＝＝
图9A是实施方式3的侧视图，图9B是立体图，图9C是俯视图。
这里，局部地简化半导体模块的结构并示出。另外，对与实施方式1对应的部分赋予相同标号，并省略说明。另外，下面对基板4侧进行说明，但对基板5侧也是同样。
如图9A所示，在实施方式3中，控制导电图案P4、P5以及导电图案P1～P3形成在另一个基板上。具体地，控制导电图案P4、P5形成在控制基板4A上，导电图案P1～P3形成在主电路基板4B上。此外，控制基板4A和主电路基板4B配置在基座基板3上，控制导电图案P4、P5与导电图案P1～P3形成在同一平面上。
主电路基板4B是与上述实施方式的基板4同样的基板(DCB基板等)。主电路基板4B相当于“基板”。
控制基板4A是与主电路基板4B不同种类的基板(例如，印刷基板)，并且是比主电路基板4B成本更低的基板。
如图9B、图9C所示，通过将半导体芯片和二极管元件配置在主电路基板4B(DCB基板等)上，能确保散热性。此外，通过将不太需要散热性的控制导电图案P4、P5配置在低成本的控制基板4A(印刷基板)上，能削减成本。
图10A是示出实施方式3的变形例的结构的侧视图，图10B是立体图，图10C是俯视图。另外，图10B、图10C分别仅示出与图9B、图9C对应的部分。
在该变形例中，控制导电图案P4、P5形成在控制基板4A上，导电图案P1～P3形成在主电路基板4B上。
然而，在该变形例中，如图10A、图10B所示，控制基板4A配置在Z方向上远离主电路基板4B的位置(比主电路基板4B更靠近上方)。具体地，基座100设置在控制端子G1的内侧的侧面上，控制基板4A配置在该基座100上。由此，通过使控制部(控制导电图案P4、P5)朝上侧分离，能有效地抑制电磁感应的影响。
此外，在该变形例中，如图10B、图10C所示，控制基板4A和主电路基板4B具有在俯视时重叠的重叠区域R。由此，图10C中的X方向上的长度L2比图9C中的长度L1更短(L2＜L1)。由此，能减小俯视时的基板面积，能减小模块尺寸。在这种情况下，也能抑制来自主电流的电磁感应的影响。
图11是示出实施方式3的另一个变形例的图。在该变形例中，半导体芯片Q1、Q3的栅极电极设置在X方向正侧(壳体2的边2D侧)上。由此，在俯视时，控制基板4A与半导体芯片Q1、Q3的一部分重叠。
由此，与图10C的情况相比，能增大重叠区域R，图11中的X方向上的长度L3比实施方式3(图10C)中的L2更短(L3＜L2＜L1)。由此，能进一步缩小模块尺寸。
＝＝＝总结＝＝＝
以上说明了本实施方式的半导体模块1。
半导体模块1包括串联连接的第1开关元件(半导体芯片Q1～Q3)和第2开关元件(半导体芯片Q4～Q6)、壳体2、正极端子C1、负极端子E2、输出端子E1C2、控制端子G1、G2、感测端子E11、E22、以及导电图案P1～P3。壳体2具有在俯视时在X方向上彼此相对的边2a、2b，以及沿Y方向上彼此相对的边2c、2d，并且收纳第1开关元件和第2开关元件。正极端子C1和负极端子E2设置在壳体2的边2a侧，输出端子E1C2设置在壳体2的边2b侧。将控制端子G1、G2以及感测端子E11、E22设置在壳体2的边2c侧。导电图案P1配置有第1开关元件并且与正极端子C1连接，导电图案P2配置有第2开关元件并且与输出端子E1C2连接，导电图案P3与负极端子E2和第2开关元件连接，并且设置在壳体2的边2D侧。
由此，能使流过主电流的图案(第3图案)与控制端子G1、G2等远离，因此能减少电磁感应的影响，能抑制误动作。
此外，在半导体模块1中设置有2个输出端子E1C2，在俯视时，输出端子E1C2的面积大于正极端子C1和负极端子E2各自的面积。
由此，能大量地获得流过输出端子E1C2的电流。
此外，具有用于连接控制端子G1和半导体芯片Q1～Q3的控制导电图案P4、以及用于连接控制端子G2和半导体芯片Q4～Q6的控制导电图案P6，控制导电图案P4配置在比导电图案P1更靠近边2c侧(X方向负侧)，控制导电图案P6配置在比导电图案P2更靠近边2c侧。
由此，能够变得难以受主电流的电磁感应的影响。
此外，控制导电图案P4在长边方向(Y方向)上的长度大于半导体芯片Q1的栅极电极的几何中心与Q3的栅极电极的几何中心之间的距离H1，控制导电图案P6在长边方向(Y方向)上的长度大于半导体芯片Q4的栅极电极的几何中心与半导体芯片Q6的栅极电极的几何中心之间的距离H2。
由此，控制导电图案P4和半导体芯片Q1～Q3以及控制导电图案P6和半导体芯片Q4～Q6可以沿X方向(与流过主电流的方向正交的方向)连接。
另外，在实施方式3的变形例中，控制导电图案P4设置在控制基板4A上，导电图案P1～P3设置在主电路基板4B上，在Z方向上控制基板4A配置在远离主电路基板4B的位置处。
由此，能够有效地抑制电磁感应的影响。
另外，在实施方式3的变形例中，控制基板4A和主电路基板4B具有在俯视时重叠的重叠区域R。
由此，能进一步缩小模块尺寸。
在实施方式3的另一个变形例中，重叠区域R中包括半导体芯片Q1～Q3的至少一部分。
由此，能进一步缩小模块尺寸。
此外，在实施方式3的另一个变形例中，半导体芯片Q1～Q3的栅极电极设置在各个半导体芯片的X方向正侧(壳体2的边2D侧)。
由此，能增大重复领域R，缩小模块尺寸。
另外，在实施方式2中，在控制端子G1和感测端子E11之间、控制端子G2和感测端子E22之间设置有用于去除共模噪声的共模铁芯7。
由此，能使栅极电流和发射极电流以相同的值进行动作，能抑制外部磁场的影响。
此外，实施方式1的半导体模块1具有导电性的基座基板3以及基座基板3上的基板4和基板5。导电图案P2包括彼此连接的导电图案P21和导电图案P22，导电图案P3包括彼此连接的导电图案P31和导电图案P32。基板4具有导电图案P1、导电图案P21、导电图案P32、半导体芯片Q1～Q3，基板5具有导电图案P22、导电图案P31、半导体芯片Q4～Q5。
因此，能通过各个基板(基板4、5)减小电磁感应的影响。
此外，在基板4上，沿X方向按控制导电图案P4、导电图案P1、导电图案P21、导电图案P32的顺序进行配置，在基板5上，沿X方向按照控制导电图案P6、导电图案P22、导电图案P31的顺序进行配置。
由此，能够变得难以受主电流的电磁感应的影响。
此外，正极端子C1连接到导电图案P1，输出端子E1C2连接到导电图案P22，负极端子E2连接到导电图案P32。
由此，电流能流过各个导电图案。
上述实施方式是为了便于理解本发明，而不是为了限定地解释本发明。另外，本发明可以在不脱离其主旨的情况下进行变更或改进，并且本发明当然包含其等同发明。
在上述实施方式中，半导体模块的形状(俯视时的形状)是大致四边形，但是可以不是四边形。例如，也可以是具有5个以上边的形状。
尽管在上述实施方式中设置了控制导电图案P4、P5，但是可以通过布线构件W直接连接控制端子G1和半导体芯片Q1～Q3的栅极电极、以及感测端子E11和半导体芯片Q1～Q3的发射极电极(对于基板5侧也同样)。
另外，在上述实施方式中，上臂侧和下臂侧的开关元件分别由多个(3个)半导体芯片(半导体芯片Q1～Q3、Q4～Q6)构成，但是这不限于此，可以是2个以下(例如1个)，也可以是4个以上。
标号说明
1、1A、10半导体模块
2、12壳体
2a～2d、12a～12d边
3基座基板
4、14基板
4A控制基板
4B主电路基板
5、15基板
7共模铁芯
Q1～Q6半导体芯片
D1～D6二极管
C1正极端子
E2负极端子
E1C2输出端子
G1、G2控制端子
E11、E22感测端子
PA～PG、P1～P3、P31、P32、P21、P22导电图案
P4～P7控制导电图案。

Claims (12)

1.一种半导体模块，其特征在于，包括：
第1开关元件；
与所述第1开关元件串联连接的第2开关元件；
壳体，该壳体具有在俯视时在第1方向上彼此相对的第1边和第2边、在与所述第1方向交叉的第2方向上彼此相对的第3边和第4边，并收纳所述第1开关元件和所述第2开关元件；
设置在所述壳体的所述第1边侧的正极端子、负极端子；
设置在所述壳体的所述第2边侧的输出端子；
设置在所述壳体的所述第3边侧的所述第1开关元件的第1控制端子、所述第1开关元件的第1感测端子、所述第2开关元件的第2控制端子、所述第2开关元件的第2感测端子；
配置有所述第1开关元件，并与所述正极端子连接的第1导电图案；配置有所述第2开关元件，并与所述输出端子连接的第2导电图案；以及与所述负极端子和所述第2开关元件连接，并设置在所述第4边侧的第3导电图案。
2.如权利要求1所述的半导体模块，其特征在于，
在俯视时，所述输出端子的面积大于所述正极端子和所述负极端子各自的面积。
3.如权利要求1所述的半导体模块，其特征在于，包括：
第1控制导电图案，该第1控制导电图案用于连接所述第1控制端子和所述第1开关元件；以及
第2控制导电图案，该第2控制导电图案用于连接所述第2控制端子和所述第2开关元件，
所述第1控制导电图案配置在比所述第1导电图案更靠近所述第3边侧，所述第2控制导电图案配置在比所述第2导电图案更靠近第3边侧。
4.如权利要求3所述的半导体模块，其特征在于，
所述第1开关元件和所述第2开关元件分别包括多个半导体芯片，
所述第1控制导电图案的长边方向上的长度大于所述第1开关元件的多个所述半导体芯片中的配置在所述第1边侧的半导体芯片的控制电极的几何中心与配置在所述第2边侧的半导体芯片的控制电极的几何中心之间的距离，
所述第2控制导电图案的长边方向上的长度大于所述第2开关元件的多个所述半导体芯片中的配置在所述第1边侧的半导体芯片的控制电极的几何中心与配置在所述第2边侧的半导体芯片的控制电极的几何中心之间的距离。
5.如权利要求3或4所述的半导体模块，其特征在于，
所述第1控制导电图案和所述第2控制导电图案形成在控制基板上，
所述第1导电图案至所述第3导电图案形成在基板上，
在与所述第1方向和所述第2方向交叉的第3方向上，所述控制基板配置在远离所述基板的位置。
6.如权利要求5所述的半导体模块，其特征在于，
所述控制基板和所述基板具有在俯视时重叠的重叠区域。
7.如权利要求6所述的半导体模块，其特征在于，
所述重叠区域中包括所述第1开关元件和所述第2开关元件中的至少一部分。
8.如权利要求7所述的半导体模块，其特征在于，
所述第1开关元件和第2开关元件分别包括半导体芯片，
所述半导体芯片的控制电极设置在所述半导体芯片的所述第4边侧。
9.如权利要求1所述的半导体模块，其特征在于，
在所述第1控制端子和所述第1感测端子之间、所述第2控制端子和所述第2感测端子之间，分别设置有用于去除共模噪声的滤波器。
10.如权利要求1所述的半导体模块，其特征在于，包括：
具有导电性的第1基板；以及
所述第1基板上的第2基板和第3基板，
所述第2导电图案包括彼此连接的第1部位和第2部位，
所述第3导电图案包括彼此连接的第3部位和第4部位，
所述第2基板具有所述第1导电图案、所述第1部位、第4部位、所述第1开关元件，
所述第3基板具有所述第2部位、所述第3部位、所述第2开关元件。
11.如权利要求10所述的半导体模块，其特征在于，包括：
第1控制导电图案，该第1控制导电图案用于连接所述第1控制端子和所述第1开关元件；以及
第2控制导电图案，该第2控制导电图案用于连接所述第2控制端子和所述第2开关元件，
在所述第2基板上，沿所述第2方向，按照所述第1控制导电图案、所述第1导电图案、所述第1部位、所述第4部位的顺序进行配置，
在所述第3基板上，沿所述第2方向，按照所述第2控制导电图案、所述第2部位、所述第3部位的顺序进行配置。
12.如权利要求11所述的半导体模块，其特征在于，
所述正极端子连接到所述第1导电图案，
所述输出端子连接到所述第2部位，
所述负极端子连接到所述第4部位。
CN202310768344.6A 2022-07-29 2023-06-27 半导体模块 Pending CN117476585A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-121519 2022-07-29
JP2022121519A JP2024018291A (ja) 2022-07-29 2022-07-29 半導体モジュール

Publications (1)

Publication Number Publication Date
CN117476585A true CN117476585A (zh) 2024-01-30

Family

ID=89635318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310768344.6A Pending CN117476585A (zh) 2022-07-29 2023-06-27 半导体模块

Country Status (3)

Country Link
US (1) US20240038750A1 (zh)
JP (1) JP2024018291A (zh)
CN (1) CN117476585A (zh)

Also Published As

Publication number Publication date
JP2024018291A (ja) 2024-02-08
US20240038750A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US8461623B2 (en) Power semiconductor module
JP3847676B2 (ja) パワー半導体装置
WO2018142863A1 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP4532303B2 (ja) 半導体モジュール
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP6973406B2 (ja) 半導体モジュール
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US7279963B2 (en) Low inductance semiconductor device having half-bridge configuration
CN112166500A (zh) 半导体装置
EP4224523A2 (en) Stray inductance reduction in power semiconductor device modules
JP7428017B2 (ja) 半導体モジュール
JP4977430B2 (ja) 半導体装置
US11742333B2 (en) Semiconductor module
CN114300435A (zh) 半导体模块
CN117476585A (zh) 半导体模块
US20200098673A1 (en) Semiconductor device
JPH11177021A (ja) 半導体スイッチの電極構造
EP4270477A2 (en) Power module and method for manufacturing a power module
WO2023090072A1 (ja) 半導体装置
US20240178194A1 (en) Semiconductor module
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造
US20240234267A1 (en) Semiconductor device
WO2023233936A1 (ja) 半導体モジュール
CN116613117A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination