JP2002368018A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002368018A JP2002368018A JP2001176142A JP2001176142A JP2002368018A JP 2002368018 A JP2002368018 A JP 2002368018A JP 2001176142 A JP2001176142 A JP 2001176142A JP 2001176142 A JP2001176142 A JP 2001176142A JP 2002368018 A JP2002368018 A JP 2002368018A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- solder
- recess
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 256
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims description 58
- 238000005476 soldering Methods 0.000 abstract description 35
- 239000010409 thin film Substances 0.000 abstract description 18
- 230000000694 effects Effects 0.000 description 12
- 238000003825 pressing Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
(57)【要約】
【課題】 半導体チップの一面側をリードフレームの一
面側に半田接続してなる半導体装置において、半導体チ
ップとリードフレームとの位置決めの容易化、半田付け
における複雑な追加工程の不要化、半田付け時における
半導体チップの浮き上がり防止を図る。 【解決手段】 半導体チップは、その一部が半導体チッ
プの一面側から薄膜化されており、半導体チップの一面
における厚さの厚い部分が凸部、厚さの小さい部分が凹
部となっており、リードフレーム２０の一面２１には、
半導体チップの凸部が挿入可能な溝状の窪み部２５が設
けられ、窪み部２５の底部には、半導体チップの凸部に
接するように、窪み部２５の底部から一段高くなった段
差部２６が３箇所以上形成されており、段差部２６の高
さは、半導体チップの凹部の底面とリードフレーム２０
の一面２１との間に隙間が形成されるように設定されて
いる。
面側に半田接続してなる半導体装置において、半導体チ
ップとリードフレームとの位置決めの容易化、半田付け
における複雑な追加工程の不要化、半田付け時における
半導体チップの浮き上がり防止を図る。 【解決手段】 半導体チップは、その一部が半導体チッ
プの一面側から薄膜化されており、半導体チップの一面
における厚さの厚い部分が凸部、厚さの小さい部分が凹
部となっており、リードフレーム２０の一面２１には、
半導体チップの凸部が挿入可能な溝状の窪み部２５が設
けられ、窪み部２５の底部には、半導体チップの凸部に
接するように、窪み部２５の底部から一段高くなった段
差部２６が３箇所以上形成されており、段差部２６の高
さは、半導体チップの凹部の底面とリードフレーム２０
の一面２１との間に隙間が形成されるように設定されて
いる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の性能
を向上させるために薄膜化された半導体チップをリード
フレーム上に半田接続してなる半導体装置およびその製
造方法に関する。
を向上させるために薄膜化された半導体チップをリード
フレーム上に半田接続してなる半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】この種の半導体装置は、半導体チップの
一面側とリードフレームの一面側とを半田を用いて接続
してなるものである。近年、半導体素子の性能（ＯＮ抵
抗、周波数特性、放熱性等）を向上させるために、半導
体チップの薄膜化（例えば１００μｍ以下）が進められ
ている。しかし、単純にチップを薄膜化しただけでは、
チップが反ったり、破損したりするという問題がある。
一面側とリードフレームの一面側とを半田を用いて接続
してなるものである。近年、半導体素子の性能（ＯＮ抵
抗、周波数特性、放熱性等）を向上させるために、半導
体チップの薄膜化（例えば１００μｍ以下）が進められ
ている。しかし、単純にチップを薄膜化しただけでは、
チップが反ったり、破損したりするという問題がある。
【０００３】この問題に対して、例えば、特開平６−３
３４１９７号公報では、次のようにしている。半導体チ
ップを、その素子部のみが半導体チップの一面側から薄
膜化され、半導体チップの一面における厚さの厚い部分
が凸部、半導体チップの一面における厚さの小さい部分
が凹部となっているものとする。そして、半導体チップ
の凹部に金属を埋め込み、半導体チップの強度向上を図
っている。
３４１９７号公報では、次のようにしている。半導体チ
ップを、その素子部のみが半導体チップの一面側から薄
膜化され、半導体チップの一面における厚さの厚い部分
が凸部、半導体チップの一面における厚さの小さい部分
が凹部となっているものとする。そして、半導体チップ
の凹部に金属を埋め込み、半導体チップの強度向上を図
っている。
【０００４】しかしながら、上記公報では、リードフレ
ームの一面へ、半導体チップの一面側を半田付けするた
めに、チップ一面の凹部に選択的に金属を埋めなければ
ならず、製造工程が複雑になってしまう。
ームの一面へ、半導体チップの一面側を半田付けするた
めに、チップ一面の凹部に選択的に金属を埋めなければ
ならず、製造工程が複雑になってしまう。
【０００５】また、従来における、半導体チップをリー
ドフレーム上へ半田接続する方法（半導体装置の製造方
法）を、図１２に示す。一面側に電極（裏面電極）１８
が形成された半導体チップＪ１０の一面Ｊ１１側に半田
３０を配設した（図１２（ａ）、（ｂ））後、別体の位
置決め治具Ｋ１０を用いて、リードフレームＪ２０の一
面Ｊ２１に半導体チップＪ１０を搭載する（図１２
（ｃ））。
ドフレーム上へ半田接続する方法（半導体装置の製造方
法）を、図１２に示す。一面側に電極（裏面電極）１８
が形成された半導体チップＪ１０の一面Ｊ１１側に半田
３０を配設した（図１２（ａ）、（ｂ））後、別体の位
置決め治具Ｋ１０を用いて、リードフレームＪ２０の一
面Ｊ２１に半導体チップＪ１０を搭載する（図１２
（ｃ））。
【０００６】この後、半田３０を溶融（リフロー）・固
化することで半田接続がなされ、半導体装置が製造され
る。このように、従来においては、リードフレームと半
導体チップとを位置合わせするために、別体の位置決め
治具が必要となり、手間がかかる。
化することで半田接続がなされ、半導体装置が製造され
る。このように、従来においては、リードフレームと半
導体チップとを位置合わせするために、別体の位置決め
治具が必要となり、手間がかかる。
【０００７】また、半田を冷却して固化すると、半導体
チップが薄膜化されているため、図１３（ａ）に示す様
に、軽量化された半導体チップＪ１０が半田３０によっ
て浮き上がり、半田３０の厚みに偏りが生じたり、図１
３（ｂ）に示す様に、冷却による半田３０の収縮等に伴
う熱応力に起因して、半導体チップＪ１０が凸形状に反
ったりする。これらのことから、半導体チップの平行度
を確保することができない。
チップが薄膜化されているため、図１３（ａ）に示す様
に、軽量化された半導体チップＪ１０が半田３０によっ
て浮き上がり、半田３０の厚みに偏りが生じたり、図１
３（ｂ）に示す様に、冷却による半田３０の収縮等に伴
う熱応力に起因して、半導体チップＪ１０が凸形状に反
ったりする。これらのことから、半導体チップの平行度
を確保することができない。
【０００８】ちなみに、特開平１０−７４７７８号公報
では、半導体チップの裏面（リードフレームとの接続
面）に凹部を設けたり、チップ側面（端面）にノッチを
設け、該凹部やノッチを、リードフレーム側に形成され
た凸部と機械的に噛み合わせることで、上記した半導体
チップの浮き上がりや反りを抑制することが提案されて
いる。
では、半導体チップの裏面（リードフレームとの接続
面）に凹部を設けたり、チップ側面（端面）にノッチを
設け、該凹部やノッチを、リードフレーム側に形成され
た凸部と機械的に噛み合わせることで、上記した半導体
チップの浮き上がりや反りを抑制することが提案されて
いる。
【０００９】しかしながら、半導体チップの薄膜化が進
むと、半導体チップの裏面に形成する凹部の深さを十分
に確保することは難しく、また、半導体チップの側面に
ノッチを形成することは難しくなる。その結果、リード
フレームの凸部との噛み合わせが不十分となり、半導体
チップの浮き上がりや反りを抑制する効果は小さくなっ
てしまう。
むと、半導体チップの裏面に形成する凹部の深さを十分
に確保することは難しく、また、半導体チップの側面に
ノッチを形成することは難しくなる。その結果、リード
フレームの凸部との噛み合わせが不十分となり、半導体
チップの浮き上がりや反りを抑制する効果は小さくなっ
てしまう。
【００１０】
【発明が解決しようとする課題】このように、従来にお
いては、半導体チップとリードフレームとの位置決めに
手間がかかること、リードフレームへの半導体チップの
半田付けにおいて複雑な追加工程を要すること、半田付
け時において半導体チップが浮き上がること、半田付け
時において熱応力に起因した半導体チップの反りが発生
すること、といった諸問題がある。
いては、半導体チップとリードフレームとの位置決めに
手間がかかること、リードフレームへの半導体チップの
半田付けにおいて複雑な追加工程を要すること、半田付
け時において半導体チップが浮き上がること、半田付け
時において熱応力に起因した半導体チップの反りが発生
すること、といった諸問題がある。
【００１１】そこで、本発明は、上記した諸問題のうち
少なくとも１つを解決できるような新規な半導体装置お
よびその製造方法を提供することを目的とする。
少なくとも１つを解決できるような新規な半導体装置お
よびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、半導体チップ（１０）
の一面（１１）側とリードフレーム（２０）の一面（２
１）側とを半田（３０）を用いて接続してなる半導体装
置において、半導体チップは、その一部が半導体チップ
の一面側から薄膜化されており、半導体チップの一面に
おける厚さの厚い部分が凸部（１５）、半導体チップの
一面における厚さの小さい部分が凹部（１６）となって
おり、リードフレームの一面には、半導体チップの凸部
が挿入可能な溝状の窪み部（２５）が設けられ、窪み部
の底部には、半導体チップの凸部に接するように、窪み
部の底部から一段高くなった段差部（２６）が少なくと
も３箇所形成されており、段差部の高さは、半導体チッ
プの凹部の底面とリードフレームの一面との間に隙間が
形成されるように設定されていることを特徴とする。
め、請求項１に記載の発明では、半導体チップ（１０）
の一面（１１）側とリードフレーム（２０）の一面（２
１）側とを半田（３０）を用いて接続してなる半導体装
置において、半導体チップは、その一部が半導体チップ
の一面側から薄膜化されており、半導体チップの一面に
おける厚さの厚い部分が凸部（１５）、半導体チップの
一面における厚さの小さい部分が凹部（１６）となって
おり、リードフレームの一面には、半導体チップの凸部
が挿入可能な溝状の窪み部（２５）が設けられ、窪み部
の底部には、半導体チップの凸部に接するように、窪み
部の底部から一段高くなった段差部（２６）が少なくと
も３箇所形成されており、段差部の高さは、半導体チッ
プの凹部の底面とリードフレームの一面との間に隙間が
形成されるように設定されていることを特徴とする。
【００１３】それによれば、半導体チップ（１０）は、
薄膜部としての凹部（１６）に素子部を形成することが
でき、半導体素子の性能を向上させるという薄膜化の効
果を発揮することができる。
薄膜部としての凹部（１６）に素子部を形成することが
でき、半導体素子の性能を向上させるという薄膜化の効
果を発揮することができる。
【００１４】そして、この半導体チップには厚肉部であ
る凸部（１５）が形成され、一方、リードフレーム（２
０）の一面（２１）には、当該凸部が挿入可能な溝状の
窪み部（２５）が形成されているから、これら凸部と窪
み部とを一致させることにより、従来のように、位置決
め治具を用いることがなくなり、半導体チップとリード
フレームとの位置決めを容易に行うことができる。
る凸部（１５）が形成され、一方、リードフレーム（２
０）の一面（２１）には、当該凸部が挿入可能な溝状の
窪み部（２５）が形成されているから、これら凸部と窪
み部とを一致させることにより、従来のように、位置決
め治具を用いることがなくなり、半導体チップとリード
フレームとの位置決めを容易に行うことができる。
【００１５】また、リードフレーム（２０）の一面（２
１）において、窪み部（２５）の底部に、半導体チップ
（１０）の凸部（１５）に接するように、窪み部の底部
から一段高くなった段差部（２６）が少なくとも３箇所
形成されているため、半導体チップは、各段差部に接触
し、少なくとも３点以上の段差部にて平面的に支持され
る。
１）において、窪み部（２５）の底部に、半導体チップ
（１０）の凸部（１５）に接するように、窪み部の底部
から一段高くなった段差部（２６）が少なくとも３箇所
形成されているため、半導体チップは、各段差部に接触
し、少なくとも３点以上の段差部にて平面的に支持され
る。
【００１６】また、段差部（２６）と半導体チップ（１
０）との間の余分な半田（３０）は、半田付け時に、段
差部の外周囲の窪み部（２５）に押し出されるため、半
田による半導体チップの浮き上がりを防止することがで
きる。
０）との間の余分な半田（３０）は、半田付け時に、段
差部の外周囲の窪み部（２５）に押し出されるため、半
田による半導体チップの浮き上がりを防止することがで
きる。
【００１７】また、段差部（２６）の高さが、半導体チ
ップ（１０）の凹部（１６）の底面とリードフレーム
（２０）の一面（２１）との間に隙間が形成されるよう
に設定されているため、当該隙間に半田を充填すること
ができ、半導体チップの凹部の底面とリードフレームと
の電気的及び機械的な接続を十分に確保することができ
る。なお、半導体チップの凹部に充填された半田も、余
分なものは、半田付け時に、リードフレームの窪み部へ
押し出されるため、半田による半導体チップの浮き上が
りは生じない。
ップ（１０）の凹部（１６）の底面とリードフレーム
（２０）の一面（２１）との間に隙間が形成されるよう
に設定されているため、当該隙間に半田を充填すること
ができ、半導体チップの凹部の底面とリードフレームと
の電気的及び機械的な接続を十分に確保することができ
る。なお、半導体チップの凹部に充填された半田も、余
分なものは、半田付け時に、リードフレームの窪み部へ
押し出されるため、半田による半導体チップの浮き上が
りは生じない。
【００１８】それによって、上記した半導体素子が形成
される薄膜部であり装置上、重要な部分である半導体チ
ップの凹部も、半田を介してリードフレームに支持さ
れ、強度は確保される。そのため、従来のように、半導
体チップの凹部に選択的に金属を埋め込む等の複雑な工
程が不要となる。
される薄膜部であり装置上、重要な部分である半導体チ
ップの凹部も、半田を介してリードフレームに支持さ
れ、強度は確保される。そのため、従来のように、半導
体チップの凹部に選択的に金属を埋め込む等の複雑な工
程が不要となる。
【００１９】以上のように、本発明によれば、半導体チ
ップとリードフレームとの位置決めを容易にできるこ
と、リードフレームへの半導体チップの半田付けにおい
て複雑な追加工程を不要にすること、半田付け時におけ
る半導体チップの浮き上がりを防止することが可能な半
導体装置を提供することができる。
ップとリードフレームとの位置決めを容易にできるこ
と、リードフレームへの半導体チップの半田付けにおい
て複雑な追加工程を不要にすること、半田付け時におけ
る半導体チップの浮き上がりを防止することが可能な半
導体装置を提供することができる。
【００２０】また、請求項２に記載の発明では、半導体
チップ（１０）の一面（１１）側とリードフレーム（２
０）の一面（２１）側とを半田（３０）を用いて接続し
てなる半導体装置において、半導体チップは、その一部
が半導体チップの一面側から薄膜化されており、半導体
チップの一面における厚さの厚い部分が凸部（１５）、
半導体チップの一面における厚さの小さい部分が凹部
（１６）となっており、リードフレームの一面には、半
導体チップの凸部が挿入可能な溝状の窪み部（２５）が
設けられ、窪み部の底部には、半導体チップの凸部に接
するように、窪み部の底部から一段高くなっており且つ
窪み部の溝幅よりも幅の狭い突起部（２７）が少なくと
も３箇所形成されており、突起部の高さは、半導体チッ
プの凹部の底面とリードフレームの一面との間に隙間が
形成されるように設定されていることを特徴とする。
チップ（１０）の一面（１１）側とリードフレーム（２
０）の一面（２１）側とを半田（３０）を用いて接続し
てなる半導体装置において、半導体チップは、その一部
が半導体チップの一面側から薄膜化されており、半導体
チップの一面における厚さの厚い部分が凸部（１５）、
半導体チップの一面における厚さの小さい部分が凹部
（１６）となっており、リードフレームの一面には、半
導体チップの凸部が挿入可能な溝状の窪み部（２５）が
設けられ、窪み部の底部には、半導体チップの凸部に接
するように、窪み部の底部から一段高くなっており且つ
窪み部の溝幅よりも幅の狭い突起部（２７）が少なくと
も３箇所形成されており、突起部の高さは、半導体チッ
プの凹部の底面とリードフレームの一面との間に隙間が
形成されるように設定されていることを特徴とする。
【００２１】本発明は、上記請求項１に記載の半導体装
置における段差部を、窪み部（２５）の底部から一段高
くなっており且つ窪み部の溝幅よりも幅の狭い突起部
（２７）に置き換えたものである。
置における段差部を、窪み部（２５）の底部から一段高
くなっており且つ窪み部の溝幅よりも幅の狭い突起部
（２７）に置き換えたものである。
【００２２】本発明によれば、上記請求項１の発明と同
様の作用効果を発揮するとともに、上記段差部に代え
て、半導体チップとの接触面積がより小さい突起部を設
けたものとしているので、半田付け時に、突起部（２
７）と半導体チップ（１０）との間の余分な半田（３
０）が、突起部の外周囲の窪み部（２５）に押し出され
やすくなる。
様の作用効果を発揮するとともに、上記段差部に代え
て、半導体チップとの接触面積がより小さい突起部を設
けたものとしているので、半田付け時に、突起部（２
７）と半導体チップ（１０）との間の余分な半田（３
０）が、突起部の外周囲の窪み部（２５）に押し出され
やすくなる。
【００２３】また、請求項３に記載の発明では、半導体
チップ（１０）には、半導体チップの一面（１１）側か
ら薄膜化された部分が複数個分割されて形成されてお
り、各々の薄膜化された部分の間は、半導体チップの凸
部（１５ａ）として構成されていることを特徴とする。
チップ（１０）には、半導体チップの一面（１１）側か
ら薄膜化された部分が複数個分割されて形成されてお
り、各々の薄膜化された部分の間は、半導体チップの凸
部（１５ａ）として構成されていることを特徴とする。
【００２４】本発明は、半導体チップにおいて、薄膜化
された部分（薄膜部）が、分割して２箇所以上必要な場
合、あるいは、非常に広い面積の薄膜部が形成されてい
て或る部分で補強する必要がある場合に、有効なもので
ある。
された部分（薄膜部）が、分割して２箇所以上必要な場
合、あるいは、非常に広い面積の薄膜部が形成されてい
て或る部分で補強する必要がある場合に、有効なもので
ある。
【００２５】この場合も、分割された各薄膜部間が、厚
肉部である凸部（１５）として形成されるので、リード
フレーム（２０）の一面（２１）側にも、各薄膜部間の
凸部に対応して窪み部が形成されることは勿論である。
そして、本発明においても、上記請求項１または請求項
２の発明と同様の効果が得られる。
肉部である凸部（１５）として形成されるので、リード
フレーム（２０）の一面（２１）側にも、各薄膜部間の
凸部に対応して窪み部が形成されることは勿論である。
そして、本発明においても、上記請求項１または請求項
２の発明と同様の効果が得られる。
【００２６】また、請求項４に記載の発明は、請求項１
ないし３のいずれか１つに記載の半導体装置を製造する
方法であって、半導体チップ（１０）の一面（１１）側
に半田（３０）を配設した後、押さえ治具（Ｋ１）を用
いて、半導体チップにおける一面とは反対側の他面（１
２）の全域を一定の力で加圧しつつ、半導体チップの一
面とリードフレーム（２０）の一面（２１）とを圧着さ
せ、この圧着状態にて半田の溶融及び固化を行うことを
特徴とする。
ないし３のいずれか１つに記載の半導体装置を製造する
方法であって、半導体チップ（１０）の一面（１１）側
に半田（３０）を配設した後、押さえ治具（Ｋ１）を用
いて、半導体チップにおける一面とは反対側の他面（１
２）の全域を一定の力で加圧しつつ、半導体チップの一
面とリードフレーム（２０）の一面（２１）とを圧着さ
せ、この圧着状態にて半田の溶融及び固化を行うことを
特徴とする。
【００２７】上記したように、半田付け時において熱応
力に起因する半導体チップの反りは、半導体チップの他
面側へ凸となる反りであるが、本発明の製造方法では、
半導体チップにおける一面とは反対側の他面の全域を一
定の力で加圧しつつ、半導体チップの一面とリードフレ
ームの一面とを圧着させた状態にて半田の溶融及び固化
を行うから、この加圧によって、上記半導体チップの反
りを防止できる。
力に起因する半導体チップの反りは、半導体チップの他
面側へ凸となる反りであるが、本発明の製造方法では、
半導体チップにおける一面とは反対側の他面の全域を一
定の力で加圧しつつ、半導体チップの一面とリードフレ
ームの一面とを圧着させた状態にて半田の溶融及び固化
を行うから、この加圧によって、上記半導体チップの反
りを防止できる。
【００２８】従って、本製造方法によれば、上記請求項
１〜３の発明の効果を発揮できるとともに、半田付け時
において熱応力に起因する半導体チップの反りを防止可
能な半導体装置の製造方法を提供することができる。
１〜３の発明の効果を発揮できるとともに、半田付け時
において熱応力に起因する半導体チップの反りを防止可
能な半導体装置の製造方法を提供することができる。
【００２９】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【００３０】
【発明の実施の形態】（第１実施形態）以下、本発明を
図に示す実施形態について説明する。図１は、本発明の
第１実施形態に係る半導体チップ１０の外観斜視図、図
２において、（ａ）、（ｂ）は、本実施形態に係るリー
ドフレーム２０の、それぞれ第１の例、第２の例を示す
平面図、（ｃ）は（ａ）及び（ｂ）中のＡ−Ａ’断面
図、（ｄ）は（ａ）中のＢ−Ｂ’断面図、（ｅ）は
（ｂ）中のＣ−Ｃ’断面図である。なお、図２（ａ）、
（ｂ）中のハッチングは、識別のためのもので断面を示
すものではない。
図に示す実施形態について説明する。図１は、本発明の
第１実施形態に係る半導体チップ１０の外観斜視図、図
２において、（ａ）、（ｂ）は、本実施形態に係るリー
ドフレーム２０の、それぞれ第１の例、第２の例を示す
平面図、（ｃ）は（ａ）及び（ｂ）中のＡ−Ａ’断面
図、（ｄ）は（ａ）中のＢ−Ｂ’断面図、（ｅ）は
（ｂ）中のＣ−Ｃ’断面図である。なお、図２（ａ）、
（ｂ）中のハッチングは、識別のためのもので断面を示
すものではない。
【００３１】また、図３は、本実施形態に係る半導体装
置、すなわち、半導体チップ１０の一面１１側とリード
フレーム２０の一面２１側とが半田３０を用いて接続し
てなる構造を示す断面図である。
置、すなわち、半導体チップ１０の一面１１側とリード
フレーム２０の一面２１側とが半田３０を用いて接続し
てなる構造を示す断面図である。
【００３２】図３において、（ａ）は上記第１の例のリ
ードフレーム２０を用いたもので、上記図２（ａ）中の
Ｂ−Ａ’断面に相当するものであり、（ｂ）は上記第２
の例のリードフレーム２０を用いたもので、上記図２
（ｂ）中のＣ−Ａ’断面に相当するものである。
ードフレーム２０を用いたもので、上記図２（ａ）中の
Ｂ−Ａ’断面に相当するものであり、（ｂ）は上記第２
の例のリードフレーム２０を用いたもので、上記図２
（ｂ）中のＣ−Ａ’断面に相当するものである。
【００３３】図１に示す様に、半導体チップ１０は矩形
平板形状をなし、その中央部が半導体チップ１０の一面
１１側から薄膜化されており、半導体チップ１０の一面
１１における厚さの厚い部分（厚肉部）が凸部１５、半
導体チップ１０の一面１１における厚さの小さい部分
（薄膜部）が凹部１６となっている。
平板形状をなし、その中央部が半導体チップ１０の一面
１１側から薄膜化されており、半導体チップ１０の一面
１１における厚さの厚い部分（厚肉部）が凸部１５、半
導体チップ１０の一面１１における厚さの小さい部分
（薄膜部）が凹部１６となっている。
【００３４】半導体チップ１０の薄膜部においては、半
導体チップ１０の一面１１とは反対側の他面１２側に、
例えばトランジスタ等の半導体素子（図示せず）が形成
されており、当該薄膜部は、半導体チップ１０における
素子部形成領域となっている。そして、図示例では、凸
部１５は、半導体チップ１０の一面１１において、半導
体チップ１０の外周部に矩形枠状に形成されている。
導体チップ１０の一面１１とは反対側の他面１２側に、
例えばトランジスタ等の半導体素子（図示せず）が形成
されており、当該薄膜部は、半導体チップ１０における
素子部形成領域となっている。そして、図示例では、凸
部１５は、半導体チップ１０の一面１１において、半導
体チップ１０の外周部に矩形枠状に形成されている。
【００３５】このような半導体チップ１０は例えばシリ
コン基板より構成され、凹部１６は、半導体チップ１０
の一面１１側から異方性エッチングを施す等により形成
される。また、限定するものではないが、半導体チップ
１０の凹部１６（薄膜部）の厚さは、例えば１００μｍ
以下であり、凸部１５（厚肉部）の厚さは、例えば３０
０μｍ〜４００μｍ程度とすることができる。
コン基板より構成され、凹部１６は、半導体チップ１０
の一面１１側から異方性エッチングを施す等により形成
される。また、限定するものではないが、半導体チップ
１０の凹部１６（薄膜部）の厚さは、例えば１００μｍ
以下であり、凸部１５（厚肉部）の厚さは、例えば３０
０μｍ〜４００μｍ程度とすることができる。
【００３６】そして、図３に示す様に、半導体チップ１
０は、その一面１１の略全域に裏面電極（例えばＴｉ／
Ｎｉの２層構造のもの）１８が形成された状態で、半田
３０を介して、リードフレーム２０の一面２１側と、電
気的、機械的に接続されている。
０は、その一面１１の略全域に裏面電極（例えばＴｉ／
Ｎｉの２層構造のもの）１８が形成された状態で、半田
３０を介して、リードフレーム２０の一面２１側と、電
気的、機械的に接続されている。
【００３７】一方、図２及び図３に示す様に、リードフ
レーム２０は、第１および第２の例共に、その一面２１
に半導体チップ１０の凸部１５が挿入可能な矩形溝状の
窪み部２５が設けられた平面矩形の段付き板状をなして
いる。
レーム２０は、第１および第２の例共に、その一面２１
に半導体チップ１０の凸部１５が挿入可能な矩形溝状の
窪み部２５が設けられた平面矩形の段付き板状をなして
いる。
【００３８】窪み部２５の底部には、半導体チップ１０
の凸部１５に接するように（図３参照）、窪み部２５の
底部から一段高くなった段差部２６が４箇所形成されて
いる。なお、図２（ａ）、（ｂ）の平面図中には、段差
部２６の表面には斜線ハッチングが施してある。
の凸部１５に接するように（図３参照）、窪み部２５の
底部から一段高くなった段差部２６が４箇所形成されて
いる。なお、図２（ａ）、（ｂ）の平面図中には、段差
部２６の表面には斜線ハッチングが施してある。
【００３９】第１の例のリードフレーム２０では、段差
部２６は、矩形溝状の窪み部２５の４つの隅部に形成さ
れており（図２（ａ）参照）、第２の例のリードフレー
ム２０では、段差部２６は、矩形溝状の窪み部２５の４
つの辺部に形成されている（図２（ｂ）参照）。なお、
段差部２６は少なくとも３箇所以上形成されていれば良
い。
部２６は、矩形溝状の窪み部２５の４つの隅部に形成さ
れており（図２（ａ）参照）、第２の例のリードフレー
ム２０では、段差部２６は、矩形溝状の窪み部２５の４
つの辺部に形成されている（図２（ｂ）参照）。なお、
段差部２６は少なくとも３箇所以上形成されていれば良
い。
【００４０】そして、図３に示す様に、第１および第２
の例のリードフレーム２０において、段差部２６の高さ
は、半導体チップ１０の凹部１６の底面とリードフレー
ム２０の一面２１との間に、隙間が形成されるように設
定されている。
の例のリードフレーム２０において、段差部２６の高さ
は、半導体チップ１０の凹部１６の底面とリードフレー
ム２０の一面２１との間に、隙間が形成されるように設
定されている。
【００４１】この隙間は、半田３０が充填可能な程度の
大きさであり、図３に示す様に、半導体チップ１０の凹
部１６の底面とリードフレーム２０の一面２１との間に
は、半田３０が充填されて、凹部１６とリードフレーム
２０の一面２１とを接合している。
大きさであり、図３に示す様に、半導体チップ１０の凹
部１６の底面とリードフレーム２０の一面２１との間に
は、半田３０が充填されて、凹部１６とリードフレーム
２０の一面２１とを接合している。
【００４２】このようなリードフレーム２０は、Ｃｕ
（銅）にＮｉ（ニッケル）をメッキしたものよりなり、
平板素材にプレス加工を施す等により、上記窪み部２
５、段差部２６が形成された段付き板状に形成される。
（銅）にＮｉ（ニッケル）をメッキしたものよりなり、
平板素材にプレス加工を施す等により、上記窪み部２
５、段差部２６が形成された段付き板状に形成される。
【００４３】次に、本実施形態のリードフレーム２０を
用いた半導体装置の製造方法について、図４を参照して
述べる。図４（ａ）〜（ｄ）は、上記第２の例に準じて
本実施形態の製造方法を示すものであり、上記図２
（ｂ）中のＣ−Ａ’断面に対応した断面にて示すもので
ある。なお、第１の例の製造方法も、以下同様である。
用いた半導体装置の製造方法について、図４を参照して
述べる。図４（ａ）〜（ｄ）は、上記第２の例に準じて
本実施形態の製造方法を示すものであり、上記図２
（ｂ）中のＣ−Ａ’断面に対応した断面にて示すもので
ある。なお、第１の例の製造方法も、以下同様である。
【００４４】まず、上述したように、半導体プロセスに
より他面（表面）１２側に半導体素子を形成し、一面
（裏面）１１側から異方性エッチング等により凹部１６
を形成した半導体チップ１０を用意する（半導体チップ
形成工程）。
より他面（表面）１２側に半導体素子を形成し、一面
（裏面）１１側から異方性エッチング等により凹部１６
を形成した半導体チップ１０を用意する（半導体チップ
形成工程）。
【００４５】そして、図４（ａ）に示す様に、この半導
体チップ１０の一面１１の略全域に、上記裏面電極１８
を形成する（裏面電極形成工程）。裏面電極１８は、例
えば、スパッタ法により、Ｔｉ層（例えば厚さ２５０ｎ
ｍ）の上にＮｉ層（例えば厚さ５５０ｎｍ）を積層した
Ｔｉ／Ｎｉより構成することができる。なお、ここまで
の工程は、通常ウェハ状態で行い、裏面電極形成後、ダ
イシングカットして半導体チップとする。
体チップ１０の一面１１の略全域に、上記裏面電極１８
を形成する（裏面電極形成工程）。裏面電極１８は、例
えば、スパッタ法により、Ｔｉ層（例えば厚さ２５０ｎ
ｍ）の上にＮｉ層（例えば厚さ５５０ｎｍ）を積層した
Ｔｉ／Ｎｉより構成することができる。なお、ここまで
の工程は、通常ウェハ状態で行い、裏面電極形成後、ダ
イシングカットして半導体チップとする。
【００４６】次に、図４（ｂ）に示す様に、半導体チッ
プ１０の一面１１側の略全域に半田３０を配設する（迎
えハンダ工程）。次に、図４（ｃ）に示す様に、コレッ
ト（チップ吸引治具）Ｋ１を用いて、真空ポンプ等の吸
引により、半導体チップ１０をその他面１２側から拾い
上げ、半導体チップ１０の凸部１５とリードフレーム２
０の窪み部２５とを位置合わせする（位置決め工程）。
プ１０の一面１１側の略全域に半田３０を配設する（迎
えハンダ工程）。次に、図４（ｃ）に示す様に、コレッ
ト（チップ吸引治具）Ｋ１を用いて、真空ポンプ等の吸
引により、半導体チップ１０をその他面１２側から拾い
上げ、半導体チップ１０の凸部１５とリードフレーム２
０の窪み部２５とを位置合わせする（位置決め工程）。
【００４７】このとき、コレットＫ１は、本発明でいう
押さえ治具に相当し、図４（ｃ）に示す様に、半導体チ
ップ１０の他面１２の全域に接触している。そして、コ
レット（押さえ治具）Ｋ１を下方に移動させ、半導体チ
ップ１０の凸部１５をリードフレーム２０の窪み部２５
へ挿入する。
押さえ治具に相当し、図４（ｃ）に示す様に、半導体チ
ップ１０の他面１２の全域に接触している。そして、コ
レット（押さえ治具）Ｋ１を下方に移動させ、半導体チ
ップ１０の凸部１５をリードフレーム２０の窪み部２５
へ挿入する。
【００４８】引き続き、コレットＫ１によって、半導体
チップ１０の他面１２の全域を一定の力で下方へ加圧し
つつ、半導体チップ１０の一面１１とリードフレーム２
０の一面２１とを圧着させる。すると、半田３０を介し
て、半導体チップ１０の凸部１５と、リードフレーム２
０の窪み部２５内の段差部２６とが圧着する。
チップ１０の他面１２の全域を一定の力で下方へ加圧し
つつ、半導体チップ１０の一面１１とリードフレーム２
０の一面２１とを圧着させる。すると、半田３０を介し
て、半導体チップ１０の凸部１５と、リードフレーム２
０の窪み部２５内の段差部２６とが圧着する。
【００４９】続いて、この圧着状態にて半田３０を加熱
して溶融させ、さらに、圧着状態にて、半田３０を冷却
して固化させる（半田付け工程）。この半田付け工程に
よって、半田３０が固化して、半導体チップ１０の一面
側とリードフレーム２０の一面２１側とが半田接続され
る。この状態を、図４（ｄ）に示す。
して溶融させ、さらに、圧着状態にて、半田３０を冷却
して固化させる（半田付け工程）。この半田付け工程に
よって、半田３０が固化して、半導体チップ１０の一面
側とリードフレーム２０の一面２１側とが半田接続され
る。この状態を、図４（ｄ）に示す。
【００５０】この半田付け工程においては、半田３０の
厚さが図４（ｃ）から図４（ｄ）に示すように変化す
る。すなわち、段差部２６と半導体チップ１０との間の
余分な半田３０は、半田付け時に溶融して、段差部２６
の外周囲の窪み部２５に押し出される。また、半導体チ
ップ１０の凹部１６に充填された半田３０も、余分なも
のは、半田付け時に溶融して、リードフレーム２０の窪
み部（段差部２６の無い部分の窪み部）２５へ押し出さ
れる。
厚さが図４（ｃ）から図４（ｄ）に示すように変化す
る。すなわち、段差部２６と半導体チップ１０との間の
余分な半田３０は、半田付け時に溶融して、段差部２６
の外周囲の窪み部２５に押し出される。また、半導体チ
ップ１０の凹部１６に充填された半田３０も、余分なも
のは、半田付け時に溶融して、リードフレーム２０の窪
み部（段差部２６の無い部分の窪み部）２５へ押し出さ
れる。
【００５１】以上の工程の後、半導体チップ１０の他面
１２からコレットＫ１を取り外す。こうして、上記図３
に示すような本実施形態の第１及び第２の例としての半
導体装置ができあがる。
１２からコレットＫ１を取り外す。こうして、上記図３
に示すような本実施形態の第１及び第２の例としての半
導体装置ができあがる。
【００５２】ところで、本実施形態によれば、半導体チ
ップ１０は、薄膜部としての凹部１６に素子部を形成す
ることができ、半導体素子の性能を向上させるという薄
膜化の効果を十分に発揮することができる。
ップ１０は、薄膜部としての凹部１６に素子部を形成す
ることができ、半導体素子の性能を向上させるという薄
膜化の効果を十分に発揮することができる。
【００５３】そして、半導体チップ１０には厚肉部であ
る凸部１５が形成され、一方、リードフレーム２０の一
面２１には、凸部１５が挿入可能な溝状の窪み部２５が
形成されているから、これら凸部１５と窪み部２５とを
一致させることにより、従来のように、別体の位置決め
治具を用いることがなくなり、半導体チップ１０とリー
ドフレーム２０との位置決めを容易に行うことができ
る。
る凸部１５が形成され、一方、リードフレーム２０の一
面２１には、凸部１５が挿入可能な溝状の窪み部２５が
形成されているから、これら凸部１５と窪み部２５とを
一致させることにより、従来のように、別体の位置決め
治具を用いることがなくなり、半導体チップ１０とリー
ドフレーム２０との位置決めを容易に行うことができ
る。
【００５４】また、リードフレーム２０の一面２１にお
いて、窪み部２５の底部に、半導体チップ１０の凸部１
５に接するように、窪み部２５の底部から一段高くなっ
た段差部２６が少なくとも３箇所（上記例では４箇所）
形成されているため、半導体チップ１０は、各段差部２
６に接触し、少なくとも３点以上の段差部２６にて平面
的に支持される。
いて、窪み部２５の底部に、半導体チップ１０の凸部１
５に接するように、窪み部２５の底部から一段高くなっ
た段差部２６が少なくとも３箇所（上記例では４箇所）
形成されているため、半導体チップ１０は、各段差部２
６に接触し、少なくとも３点以上の段差部２６にて平面
的に支持される。
【００５５】また、段差部２６と半導体チップ１０との
間の余分な半田３０は、半田付け時に溶融して、段差部
２６の外周囲の窪み部２５に押し出されるため、半田３
０による半導体チップ１０の浮き上がりを防止すること
ができる。
間の余分な半田３０は、半田付け時に溶融して、段差部
２６の外周囲の窪み部２５に押し出されるため、半田３
０による半導体チップ１０の浮き上がりを防止すること
ができる。
【００５６】また、段差部２６の高さが、半導体チップ
１０の凹部１６の底面とリードフレーム２０の一面２１
との間に隙間が形成されるように設定されているため、
当該隙間に半田３０を充填することができ、半導体チッ
プ１０の凹部１６の底面とリードフレーム２０の一面２
１との電気的及び機械的な接続を十分に確保することが
できる。
１０の凹部１６の底面とリードフレーム２０の一面２１
との間に隙間が形成されるように設定されているため、
当該隙間に半田３０を充填することができ、半導体チッ
プ１０の凹部１６の底面とリードフレーム２０の一面２
１との電気的及び機械的な接続を十分に確保することが
できる。
【００５７】それによって、薄膜部であり装置上、重要
な素子部である半導体チップ１０の凹部１６も、半田３
０を介してリードフレーム２０に支持され、強度は確保
される。そのため、従来のように、半導体チップの凹部
に選択的に金属を埋め込む等の複雑な工程が不要とな
る。
な素子部である半導体チップ１０の凹部１６も、半田３
０を介してリードフレーム２０に支持され、強度は確保
される。そのため、従来のように、半導体チップの凹部
に選択的に金属を埋め込む等の複雑な工程が不要とな
る。
【００５８】なお、上述したように、半導体チップ１０
の凹部１６に充填された半田３０も、余分なものは、上
記半田付け工程時に、リードフレーム２０の窪み部２５
へ押し出されるため、半田３０による半導体チップ１０
の浮き上がりは生じない。
の凹部１６に充填された半田３０も、余分なものは、上
記半田付け工程時に、リードフレーム２０の窪み部２５
へ押し出されるため、半田３０による半導体チップ１０
の浮き上がりは生じない。
【００５９】以上のように、本実施形態の半導体装置に
よれば、半導体チップ１０とリードフレーム２０との位
置決めの容易化、リードフレーム２０への半導体チップ
１０の半田付けにおいて複雑な追加工程が不要になるこ
と、半田付け時における半導体チップ１０の浮き上がり
の防止、といった各種の効果を実現することができる。
よれば、半導体チップ１０とリードフレーム２０との位
置決めの容易化、リードフレーム２０への半導体チップ
１０の半田付けにおいて複雑な追加工程が不要になるこ
と、半田付け時における半導体チップ１０の浮き上がり
の防止、といった各種の効果を実現することができる。
【００６０】また、上記した本実施形態の半導体装置の
製造方法によれば、半導体チップ１０における一面１１
とは反対側の他面１２の全域を一定の力で加圧しつつ、
半導体チップ１０の一面１１とリードフレーム２０の一
面２１とを圧着させた状態にて半田３０の溶融及び固化
を行うようにしている。
製造方法によれば、半導体チップ１０における一面１１
とは反対側の他面１２の全域を一定の力で加圧しつつ、
半導体チップ１０の一面１１とリードフレーム２０の一
面２１とを圧着させた状態にて半田３０の溶融及び固化
を行うようにしている。
【００６１】上記したように、半田付け時において熱応
力に起因する半導体チップの反りは、半導体チップの他
面（半田とは反対側の面）側へ凸となる反りであるが、
本製造方法では、上記した半導体チップ１０の他面１２
の全域を一定の力で加圧するによって、半導体チップ１
０の反りを防止することができる。
力に起因する半導体チップの反りは、半導体チップの他
面（半田とは反対側の面）側へ凸となる反りであるが、
本製造方法では、上記した半導体チップ１０の他面１２
の全域を一定の力で加圧するによって、半導体チップ１
０の反りを防止することができる。
【００６２】従って、本実施形態の半導体装置を上記し
た製造方法を用いて製造することにより、上記した各種
の効果に加えて、さらに、半田付け時において熱応力に
起因する半導体チップ１０の反りを防止した半導体装置
を提供することができる。
た製造方法を用いて製造することにより、上記した各種
の効果に加えて、さらに、半田付け時において熱応力に
起因する半導体チップ１０の反りを防止した半導体装置
を提供することができる。
【００６３】（第２実施形態）本発明の第２実施形態に
係るリードフレーム２０を図５に、半導体装置を図６に
示す。本実施形態は、上記第１実施形態に示した半導体
装置における段差部２６を、窪み部２５の底部から一段
高くなっており且つ窪み部２５の溝幅よりも幅の狭い突
起部２７に置き換えたものであり、他の部分は第１実施
形態と同一である。
係るリードフレーム２０を図５に、半導体装置を図６に
示す。本実施形態は、上記第１実施形態に示した半導体
装置における段差部２６を、窪み部２５の底部から一段
高くなっており且つ窪み部２５の溝幅よりも幅の狭い突
起部２７に置き換えたものであり、他の部分は第１実施
形態と同一である。
【００６４】図５において、（ａ）、（ｂ）は、本実施
形態に係るリードフレーム２０の、それぞれ第１の例、
第２の例を示す平面図、（ｃ）は（ａ）及び（ｂ）中の
Ａ−Ａ’断面図、（ｄ）は（ａ）中のＢ−Ｂ’断面図、
（ｅ）は（ｂ）中のＣ−Ｃ’断面図である。なお、図５
（ａ）、（ｂ）中のハッチングは、識別のためのもので
断面を示すものではない。
形態に係るリードフレーム２０の、それぞれ第１の例、
第２の例を示す平面図、（ｃ）は（ａ）及び（ｂ）中の
Ａ−Ａ’断面図、（ｄ）は（ａ）中のＢ−Ｂ’断面図、
（ｅ）は（ｂ）中のＣ−Ｃ’断面図である。なお、図５
（ａ）、（ｂ）中のハッチングは、識別のためのもので
断面を示すものではない。
【００６５】また、図６は、本実施形態の第２の例のリ
ードフレーム２０を用いて、半導体チップ１０の一面１
１側とリードフレーム２０の一面２１側とが半田３０を
用いて接続してなる半導体装置を示す断面図である。こ
の図６は、上記図５（ｂ）中のＣ−Ｃ’断面に相当する
ものである。
ードフレーム２０を用いて、半導体チップ１０の一面１
１側とリードフレーム２０の一面２１側とが半田３０を
用いて接続してなる半導体装置を示す断面図である。こ
の図６は、上記図５（ｂ）中のＣ−Ｃ’断面に相当する
ものである。
【００６６】図５に示す様に、本実施形態の第１の例の
リードフレーム２０は、上記第１実施形態の第１の例の
リードフレーム２０において、段差部２６を突起部２７
に置き換えたものであり、本実施形態の第２の例のリー
ドフレーム２０は、上記第１実施形態の第２の例のリー
ドフレーム２０において、段差部２６を突起部２７に置
き換えたものである。なお、図５（ａ）、（ｂ）の平面
図中には、突起部２７の表面には斜線ハッチングが施し
てある。
リードフレーム２０は、上記第１実施形態の第１の例の
リードフレーム２０において、段差部２６を突起部２７
に置き換えたものであり、本実施形態の第２の例のリー
ドフレーム２０は、上記第１実施形態の第２の例のリー
ドフレーム２０において、段差部２６を突起部２７に置
き換えたものである。なお、図５（ａ）、（ｂ）の平面
図中には、突起部２７の表面には斜線ハッチングが施し
てある。
【００６７】上記第１実施形態における段差部２６は、
窪み部２５の所定領域において、窪み部２５の溝幅と同
じ幅の分、窪み部２５の底部が一段と高くなっていた
が、本実施形態の突起部２７は、図５からわかるよう
に、窪み部２５の所定領域において、窪み部２５の底部
から一段高くなっているとともに、窪み部２５の溝幅よ
りも幅の狭いものとなっている。
窪み部２５の所定領域において、窪み部２５の溝幅と同
じ幅の分、窪み部２５の底部が一段と高くなっていた
が、本実施形態の突起部２７は、図５からわかるよう
に、窪み部２５の所定領域において、窪み部２５の底部
から一段高くなっているとともに、窪み部２５の溝幅よ
りも幅の狭いものとなっている。
【００６８】そして、図６に示す様に、上記図１に示し
た半導体チップ１０を用いてリードフレーム２０に半田
接続した半導体装置においては、半導体チップ１０の凸
部１５が、リードフレーム２０の突起部２７に接した状
態で支持されている。
た半導体チップ１０を用いてリードフレーム２０に半田
接続した半導体装置においては、半導体チップ１０の凸
部１５が、リードフレーム２０の突起部２７に接した状
態で支持されている。
【００６９】また、突起部２７の高さは、半導体チップ
１０の凹部１６の底面とリードフレーム２０の一面２１
との間に、隙間が形成されるように設定されている。そ
のため、図６に示す様に、半導体チップ１０の凹部１６
の底面とリードフレーム２０の一面２１との間には、半
田３０が充填されて、凹部１６とリードフレーム２０の
一面２１とを接合している。
１０の凹部１６の底面とリードフレーム２０の一面２１
との間に、隙間が形成されるように設定されている。そ
のため、図６に示す様に、半導体チップ１０の凹部１６
の底面とリードフレーム２０の一面２１との間には、半
田３０が充填されて、凹部１６とリードフレーム２０の
一面２１とを接合している。
【００７０】次に、本実施形態の第２の例のリードフレ
ーム２０を用いた半導体装置の製造方法について、図７
を参照して述べる。図７（ａ）〜（ｄ）は、図６と同様
に、上記図５（ｂ）中のＣ−Ｃ’断面に対応した断面に
て示すものである。
ーム２０を用いた半導体装置の製造方法について、図７
を参照して述べる。図７（ａ）〜（ｄ）は、図６と同様
に、上記図５（ｂ）中のＣ−Ｃ’断面に対応した断面に
て示すものである。
【００７１】まず、上記第１実施形態と同様に、半導体
チップ形成工程を行って半導体チップ１０を用意し、図
７（ａ）、（ｂ）に示す様に、裏面電極形成工程、迎え
ハンダ工程を行い、次に、図７（ｃ）に示す様に、コレ
ットＫ１を用いて、半導体チップ１０の凸部１５とリー
ドフレーム２０の窪み部２５とを位置合わせする（位置
決め工程）。
チップ形成工程を行って半導体チップ１０を用意し、図
７（ａ）、（ｂ）に示す様に、裏面電極形成工程、迎え
ハンダ工程を行い、次に、図７（ｃ）に示す様に、コレ
ットＫ１を用いて、半導体チップ１０の凸部１５とリー
ドフレーム２０の窪み部２５とを位置合わせする（位置
決め工程）。
【００７２】そして、上記第１実施形態と同様に、コレ
ットＫ１を下方に移動させ、半導体チップ１０の凸部１
５をリードフレーム２０の窪み部２５へ挿入し、引き続
き、コレットＫ１によって、半導体チップ１０の他面１
２の全域を一定の力で下方へ加圧しつつ、半導体チップ
１０の一面１１とリードフレーム２０の一面２１とを圧
着させる。すると、半田３０を介して、半導体チップ１
０の凸部１５と、リードフレーム２０の窪み部２５内の
突起部２７とが圧着する。
ットＫ１を下方に移動させ、半導体チップ１０の凸部１
５をリードフレーム２０の窪み部２５へ挿入し、引き続
き、コレットＫ１によって、半導体チップ１０の他面１
２の全域を一定の力で下方へ加圧しつつ、半導体チップ
１０の一面１１とリードフレーム２０の一面２１とを圧
着させる。すると、半田３０を介して、半導体チップ１
０の凸部１５と、リードフレーム２０の窪み部２５内の
突起部２７とが圧着する。
【００７３】続いて、上記第１実施形態と同様に、この
圧着状態にて、半田３０の加熱溶融、冷却固化を行い
（半田付け工程）、図７（ｄ）に示す様に、半導体チッ
プ１０の一面側とリードフレーム２０の一面２１側とを
半田接続する。この半田付け工程においては、半田３０
の厚さが図７（ｃ）から図７（ｄ）に示すように変化す
る。
圧着状態にて、半田３０の加熱溶融、冷却固化を行い
（半田付け工程）、図７（ｄ）に示す様に、半導体チッ
プ１０の一面側とリードフレーム２０の一面２１側とを
半田接続する。この半田付け工程においては、半田３０
の厚さが図７（ｃ）から図７（ｄ）に示すように変化す
る。
【００７４】すなわち、突起部２７と半導体チップ１０
との間の余分な半田３０は、半田付け時に溶融して、突
起部２７の外周囲の窪み部２５に押し出される。また、
半導体チップ１０の凹部１６に充填された半田３０も、
余分なものは、半田付け時に溶融して、リードフレーム
２０の窪み部（突起部２７の無い部分の窪み部）２５へ
押し出される。
との間の余分な半田３０は、半田付け時に溶融して、突
起部２７の外周囲の窪み部２５に押し出される。また、
半導体チップ１０の凹部１６に充填された半田３０も、
余分なものは、半田付け時に溶融して、リードフレーム
２０の窪み部（突起部２７の無い部分の窪み部）２５へ
押し出される。
【００７５】以上の工程の後、半導体チップ１０の他面
１２からコレットＫ１を取り外し、上記図６に示すよう
な本実施形態の半導体装置ができあがる。
１２からコレットＫ１を取り外し、上記図６に示すよう
な本実施形態の半導体装置ができあがる。
【００７６】このように、本実施形態によれば、上記第
１実施形態と同様の作用効果を発揮するとともに、上記
段差部２６に代えて、半導体チップ１０の凸部１５との
接触面積がより小さい突起部２７を設けたものとしてい
るので、半田付け時に、突起部２７と半導体チップ１０
との間の余分な半田３０が、突起部の外周囲の窪み部２
５に押し出されやすくなる。すなわち、半田３０による
半導体チップ１０の浮き上がりを、より効果的に防止す
ることができる。
１実施形態と同様の作用効果を発揮するとともに、上記
段差部２６に代えて、半導体チップ１０の凸部１５との
接触面積がより小さい突起部２７を設けたものとしてい
るので、半田付け時に、突起部２７と半導体チップ１０
との間の余分な半田３０が、突起部の外周囲の窪み部２
５に押し出されやすくなる。すなわち、半田３０による
半導体チップ１０の浮き上がりを、より効果的に防止す
ることができる。
【００７７】なお、第１の例のリードフレーム２０を用
いた本実施形態の半導体装置の構成および製造方法につ
いては、図示されていないが、上記図６及び図７に示す
第２のリードフレーム２０を用いた場合と、同様の作用
効果を持つことは明らかである。
いた本実施形態の半導体装置の構成および製造方法につ
いては、図示されていないが、上記図６及び図７に示す
第２のリードフレーム２０を用いた場合と、同様の作用
効果を持つことは明らかである。
【００７８】（第３実施形態）本発明の第３実施形態に
係る半導体チップの外観斜視図を図８に示す。本実施形
態は、上記第１実施形態に示した半導体装置における半
導体チップ１０において、半導体チップ１０の一面１１
側から薄膜化された部分（薄膜部）が複数個（本例では
２個）分割されて形成されており、各々の薄膜化された
部分の間が、半導体チップ１０の凸部（厚肉部）１５と
して構成されているものである。
係る半導体チップの外観斜視図を図８に示す。本実施形
態は、上記第１実施形態に示した半導体装置における半
導体チップ１０において、半導体チップ１０の一面１１
側から薄膜化された部分（薄膜部）が複数個（本例では
２個）分割されて形成されており、各々の薄膜化された
部分の間が、半導体チップ１０の凸部（厚肉部）１５と
して構成されているものである。
【００７９】本実施形態の半導体チップ１０は、分割さ
れた各薄膜部が素子部（パワー部）となっている場合、
あるいは、非常に広い面積の薄膜部が形成されていて或
る部分で補強する必要がある場合に、有効なものであ
る。
れた各薄膜部が素子部（パワー部）となっている場合、
あるいは、非常に広い面積の薄膜部が形成されていて或
る部分で補強する必要がある場合に、有効なものであ
る。
【００８０】図８に示す半導体チップ１０は、上記図１
に示すものと同様に、その中央部が半導体チップ１０の
一面１１側から薄膜化されて凹部１６となり、その外周
部が矩形枠状の凸部１５となっている。ここで、凸部１
５は更に、凹部１６の中間部を横断する梁状に形成され
ており、凹部（薄膜部）１６を２分割している。以下、
この薄膜部間の凸部１５を、梁部１５ａとして説明して
いく。
に示すものと同様に、その中央部が半導体チップ１０の
一面１１側から薄膜化されて凹部１６となり、その外周
部が矩形枠状の凸部１５となっている。ここで、凸部１
５は更に、凹部１６の中間部を横断する梁状に形成され
ており、凹部（薄膜部）１６を２分割している。以下、
この薄膜部間の凸部１５を、梁部１５ａとして説明して
いく。
【００８１】この場合も、分割された各薄膜部間の梁部
１５ａが、厚肉部である凸部として形成されるので、リ
ードフレーム２０の一面２１側にも、梁部１５ａに対応
して上記窪み部２５が形成される。
１５ａが、厚肉部である凸部として形成されるので、リ
ードフレーム２０の一面２１側にも、梁部１５ａに対応
して上記窪み部２５が形成される。
【００８２】図９（ａ）、（ｂ）は、本実施形態に係る
リードフレーム２０の、それぞれ第１の例、第２の例を
示す平面図であり、図中、段差部２６に施されたハッチ
ングは、識別のためのもので断面を示すものではない。
また、図１０は、上記図９（ｂ）に示す第２の例のリー
ドフレーム２０を用いた半導体装置を示す概略断面図で
あり、図９（ｂ）中のＣ−Ｃ’断面に対応した断面にて
示してある。
リードフレーム２０の、それぞれ第１の例、第２の例を
示す平面図であり、図中、段差部２６に施されたハッチ
ングは、識別のためのもので断面を示すものではない。
また、図１０は、上記図９（ｂ）に示す第２の例のリー
ドフレーム２０を用いた半導体装置を示す概略断面図で
あり、図９（ｂ）中のＣ−Ｃ’断面に対応した断面にて
示してある。
【００８３】図９に示す様に、本実施形態の第１の例、
第２の例のリードフレーム２０は、それぞれ、上記第１
実施形態の第１の例、第２の例のリードフレーム２０に
おいて、更に、半導体チップ１０の梁部１５ａに対応し
た部位にも窪み部及び段差部２６が形成されたものであ
る。
第２の例のリードフレーム２０は、それぞれ、上記第１
実施形態の第１の例、第２の例のリードフレーム２０に
おいて、更に、半導体チップ１０の梁部１５ａに対応し
た部位にも窪み部及び段差部２６が形成されたものであ
る。
【００８４】もちろん、この梁部１５ａに対応した窪み
部２５においても、当該窪み部２５は、半導体チップ１
０の凸部１５である梁部１５ａが挿入可能な溝状のもの
であり、段差部２６も、半導体チップ１０の梁部１５ａ
に接するように（図１０参照）、当該窪み部２６の底部
から一段高くなっている。
部２５においても、当該窪み部２５は、半導体チップ１
０の凸部１５である梁部１５ａが挿入可能な溝状のもの
であり、段差部２６も、半導体チップ１０の梁部１５ａ
に接するように（図１０参照）、当該窪み部２６の底部
から一段高くなっている。
【００８５】また、図１０に示す様に、段差部２６の高
さは、半導体チップ１０の凹部１６の底面とリードフレ
ーム２０の一面２１との間に隙間が形成されるように設
定されている。図９（ｂ）に示す第２の例のリードフレ
ーム２０では、計５個の段差部２６形成されている。
さは、半導体チップ１０の凹部１６の底面とリードフレ
ーム２０の一面２１との間に隙間が形成されるように設
定されている。図９（ｂ）に示す第２の例のリードフレ
ーム２０では、計５個の段差部２６形成されている。
【００８６】次に、本実施形態に係る図１０に示す半導
体装置の製造方法について、図１１を参照して述べる。
図１１（ａ）〜（ｄ）は、上記図９（ｂ）中のＣ−Ｃ’
断面に対応した断面にて示すものである。
体装置の製造方法について、図１１を参照して述べる。
図１１（ａ）〜（ｄ）は、上記図９（ｂ）中のＣ−Ｃ’
断面に対応した断面にて示すものである。
【００８７】まず、上記第１実施形態と同様に、半導体
チップ形成工程を行って半導体チップ１０を用意する。
ここで、２個の分割された凹部１６は、半導体チップ１
０の一面１１側から異方性エッチングを行う際のマスク
パターンを変えることで、同様に形成することができ
る。
チップ形成工程を行って半導体チップ１０を用意する。
ここで、２個の分割された凹部１６は、半導体チップ１
０の一面１１側から異方性エッチングを行う際のマスク
パターンを変えることで、同様に形成することができ
る。
【００８８】次に、図１１（ａ）、（ｂ）に示す様に、
裏面電極形成工程、迎えハンダ工程を行い、次に、図１
１（ｃ）に示す様に、コレットＫ１を用いて、半導体チ
ップ１０の凸部１５とリードフレーム２０の窪み部２５
とを位置合わせする（位置決め工程）。
裏面電極形成工程、迎えハンダ工程を行い、次に、図１
１（ｃ）に示す様に、コレットＫ１を用いて、半導体チ
ップ１０の凸部１５とリードフレーム２０の窪み部２５
とを位置合わせする（位置決め工程）。
【００８９】そして、上記第１実施形態と同様に、コレ
ットＫ１によって、半導体チップ１０の他面１２の全域
を一定の力で下方へ加圧しつつ、半導体チップ１０の一
面１１とリードフレーム２０の一面２１とを圧着させ
る。すると、半田３０を介して、半導体チップ１０の凸
部１５と、リードフレーム２０の窪み部２５内の段差部
２６とが圧着する。
ットＫ１によって、半導体チップ１０の他面１２の全域
を一定の力で下方へ加圧しつつ、半導体チップ１０の一
面１１とリードフレーム２０の一面２１とを圧着させ
る。すると、半田３０を介して、半導体チップ１０の凸
部１５と、リードフレーム２０の窪み部２５内の段差部
２６とが圧着する。
【００９０】続いて、上記第１実施形態と同様に、半田
付け工程を行い（図１１（ｄ）参照）、その後、半導体
チップ１０の他面１２からコレットＫ１を取り外す。こ
うして、上記図１０に示すような本実施形態の半導体装
置ができあがる。
付け工程を行い（図１１（ｄ）参照）、その後、半導体
チップ１０の他面１２からコレットＫ１を取り外す。こ
うして、上記図１０に示すような本実施形態の半導体装
置ができあがる。
【００９１】以上述べた本実施形態の半導体装置および
その製造方法においても、上記第１実施形態と同様の作
用効果を発揮することができる。なお、本実施形態にお
いて、各段差部２６を、上記突起部２７に置き換えても
良く、その場合、上記第２実施形態と同様の作用効果が
発揮される。
その製造方法においても、上記第１実施形態と同様の作
用効果を発揮することができる。なお、本実施形態にお
いて、各段差部２６を、上記突起部２７に置き換えても
良く、その場合、上記第２実施形態と同様の作用効果が
発揮される。
【図１】本発明の第１実施形態に係る半導体チップの外
観斜視図である。
観斜視図である。
【図２】上記第１実施形態に係るリードフレームの平面
構成および断面構成を示す図である。
構成および断面構成を示す図である。
【図３】上記第１実施形態に係る半導体装置を示す概略
断面図である。
断面図である。
【図４】上記第１実施形態に係る半導体装置の製造方法
を示す概略断面図である。
を示す概略断面図である。
【図５】本発明の第２実施形態に係るリードフレームの
平面構成および断面構成を示す図である。
平面構成および断面構成を示す図である。
【図６】上記第２実施形態に係る半導体装置を示す概略
断面図である。
断面図である。
【図７】上記第２実施形態に係る半導体装置の製造方法
を示す概略断面図である。
を示す概略断面図である。
【図８】本発明の第３実施形態に係る半導体チップの外
観斜視図である。
観斜視図である。
【図９】上記第３実施形態に係るリードフレームの平面
構成を示す図である。
構成を示す図である。
【図１０】上記第３実施形態に係る半導体装置を示す概
略断面図である。
略断面図である。
【図１１】上記第３実施形態に係る半導体装置の製造方
法を示す概略断面図である。
法を示す概略断面図である。
【図１２】従来の一般的な半導体装置の製造方法を示す
概略断面図である。
概略断面図である。
【図１３】従来の半導体装置における半導体チップの浮
き上がりおよび半導体チップの反りを示す概略断面図で
ある。
き上がりおよび半導体チップの反りを示す概略断面図で
ある。
１０…半導体チップ、１１…半導体チップの一面、１２
…半導体チップの他面、１５…半導体チップの凸部、１
５ａ…半導体チップの梁部、１６…半導体チップの凹
部、２０…リードフレーム、２１…リードフレームの一
面、２５…窪み部、２６…段差部、２７…突起部、３０
…半田、Ｋ１…コレット。
…半導体チップの他面、１５…半導体チップの凸部、１
５ａ…半導体チップの梁部、１６…半導体チップの凹
部、２０…リードフレーム、２１…リードフレームの一
面、２５…窪み部、２６…段差部、２７…突起部、３０
…半田、Ｋ１…コレット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森下 敏之 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F047 AA11 AB03 BA06 CB03 FA08 5F067 BE02
Claims (4)
- 【請求項１】 半導体チップ（１０）の一面（１１）側
とリードフレーム（２０）の一面（２１）側とを半田
（３０）を用いて接続してなる半導体装置において、 前記半導体チップは、その一部が前記半導体チップの一
面側から薄膜化されており、 前記半導体チップの一面における厚さの厚い部分が凸部
（１５）、前記半導体チップの一面における厚さの小さ
い部分が凹部（１６）となっており、 前記リードフレームの一面には、前記半導体チップの凸
部が挿入可能な溝状の窪み部（２５）が設けられ、 前記窪み部の底部には、前記半導体チップの凸部に接す
るように、前記窪み部の底部から一段高くなった段差部
（２６）が少なくとも３箇所形成されており、 前記段差部の高さは、前記半導体チップの凹部の底面と
前記リードフレームの一面との間に隙間が形成されるよ
うに設定されていることを特徴とする半導体装置。 - 【請求項２】 半導体チップ（１０）の一面（１１）側
とリードフレーム（２０）の一面（２１）側とを半田
（３０）を用いて接続してなる半導体装置において、 前記半導体チップは、その一部が前記半導体チップの一
面側から薄膜化されており、 前記半導体チップの一面における厚さの厚い部分が凸部
（１５）、前記半導体チップの一面における厚さの小さ
い部分が凹部（１６）となっており、 前記リードフレームの一面には、前記半導体チップの凸
部が挿入可能な溝状の窪み部（２５）が設けられ、 前記窪み部の底部には、前記半導体チップの凸部に接す
るように、前記窪み部の底部から一段高くなっており且
つ前記窪み部の溝幅よりも幅の狭い突起部（２７）が少
なくとも３箇所形成されており、 前記突起部の高さは、前記半導体チップの凹部の底面と
前記リードフレームの一面との間に隙間が形成されるよ
うに設定されていることを特徴とする半導体装置。 - 【請求項３】 前記半導体チップ（１０）には、前記半
導体チップの一面（１１）側から薄膜化された部分が複
数個分割されて形成されており、 各々の前記薄膜化された部分の間は、前記半導体チップ
の凸部（１５ａ）として構成されていることを特徴とす
る請求項１または２に記載の半導体装置。 - 【請求項４】 請求項１ないし３のいずれか１つに記載
の半導体装置を製造する方法であって、 前記半導体チップ（１０）の一面（１１）側に前記半田
（３０）を配設した後、押さえ治具（Ｋ１）を用いて、
前記半導体チップにおける一面とは反対側の他面（１
２）の全域を一定の力で加圧しつつ、前記半導体チップ
の一面側と前記リードフレーム（２０）の一面（２１）
側とを圧着させた状態で、前記半田の溶融及び固化を行
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001176142A JP4174978B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001176142A JP4174978B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368018A true JP2002368018A (ja) | 2002-12-20 |
| JP4174978B2 JP4174978B2 (ja) | 2008-11-05 |
Family
ID=19017176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001176142A Expired - Fee Related JP4174978B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4174978B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140403A (ja) * | 2004-11-15 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および製造装置 |
| JP2015032765A (ja) * | 2013-08-06 | 2015-02-16 | 三菱電機株式会社 | 半導体装置 |
| WO2019097909A1 (ja) * | 2017-11-17 | 2019-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
-
2001
- 2001-06-11 JP JP2001176142A patent/JP4174978B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140403A (ja) * | 2004-11-15 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および製造装置 |
| JP2015032765A (ja) * | 2013-08-06 | 2015-02-16 | 三菱電機株式会社 | 半導体装置 |
| WO2019097909A1 (ja) * | 2017-11-17 | 2019-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4174978B2 (ja) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178955B2 (en) | Semiconductor device | |
| EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
| JP3853263B2 (ja) | 半導体装置 | |
| JPH11195733A (ja) | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 | |
| US20070278550A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2018179981A1 (ja) | 半導体装置 | |
| JP2004022862A (ja) | 半導体装置 | |
| JP2010182958A (ja) | 半導体装置および半導体装置の製造方法 | |
| US10546988B2 (en) | Light emitting device and solder bond structure | |
| JP2002368018A (ja) | 半導体装置及びその製造方法 | |
| JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3650970B2 (ja) | 半導体装置の製造方法 | |
| US8077466B2 (en) | Heat sink, semiconductor device, and method of manufacturing heat sink | |
| JP2013069955A (ja) | 半導体装置、半導体装置の製造方法およびリードフレーム | |
| JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
| JP6390803B2 (ja) | 半導体モジュール | |
| JP4566046B2 (ja) | 多数個取り配線基板 | |
| WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
| US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads | |
| JP3908590B2 (ja) | ダイボンディング方法 | |
| US20230343912A1 (en) | Micro element structure and display device | |
| WO2023286720A1 (ja) | 半導体装置 | |
| JP7175643B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP7188915B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP2003264251A (ja) | パッケージ用キャップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |