JP6213946B2 - 回路基板の接合方法及び半導体モジュールの製造方法 - Google Patents

回路基板の接合方法及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP6213946B2
JP6213946B2 JP2013074080A JP2013074080A JP6213946B2 JP 6213946 B2 JP6213946 B2 JP 6213946B2 JP 2013074080 A JP2013074080 A JP 2013074080A JP 2013074080 A JP2013074080 A JP 2013074080A JP 6213946 B2 JP6213946 B2 JP 6213946B2
Authority
JP
Japan
Prior art keywords
circuit board
electrode
liquid
joining
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013074080A
Other languages
English (en)
Other versions
JP2014199851A (ja
Inventor
史樹 加藤
史樹 加藤
仲川 博
博 仲川
豊群 郎
豊群 郎
佐藤 弘
弘 佐藤
山口 浩
浩 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013074080A priority Critical patent/JP6213946B2/ja
Publication of JP2014199851A publication Critical patent/JP2014199851A/ja
Application granted granted Critical
Publication of JP6213946B2 publication Critical patent/JP6213946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

本発明は、回路基板の接合方法及び半導体モジュールの製造方法に関する。
従来から、例えば半導体チップを回路基板に実装し半導体モジュールを構成するにあたり、半導体チップを回路基板上に配置し、半導体チップの回路基板側の面の電極(例えばドレイン電極)をダイボンドで回路基板の電極と接合し、回路基板と反対側の面の電極(例えばソース・ゲート電極)をワイヤーボンディングで回路基板の電極と接続する、いわゆる二次元実装が行われていた。
特開2011−138808号公報
しかし、近年、半導体チップの両面に回路基板を配置し、半導体チップの両面の電極を各回路基板の電極に接合する、いわゆる三次元実装が提案されている。この三次元実装では、ワイヤーボンディングが不要となるため、二次元実装に比べて、回路の高密度化、省スペース化、低インダクタンス化を図ることができる。
上記三次元実装では、例えば先ず第1の回路基板上に半導体チップを接合し、次にその半導体チップの電極表面上に成形はんだを載せる。そして、第2の回路基板の電極表面を下に向けた状態で、2枚の回路基板の位置合わせを行い、その後第2の回路基板の電極を半導体チップの成形はんだ上に重ねる。その後加熱して成形はんだを溶融させて、2枚の回路基板を接合している。
しかしながら、この場合、2枚の回路基板を位置合わせする時の移動や振動などにより、半導体チップの電極表面上の成形はんだが位置ずれする可能性がある。成形はんだが位置ずれすると、2枚の回路基板の接合が適切に行われなくなる。
本発明は、かかる点に鑑みてなされたものであり、半導体チップなどの電子部品を挟んで2枚の回路基板を接合する際の成形はんだの位置ずれを抑制することをその目的とする。
上記目的を達成するための本発明は、電子部品を間に介して2つの回路基板を接合する方法であって、回路基板上の一の接合面に、成形はんだの融点より低い温度の沸点を有する液体を塗布する工程と、前記液体の塗布された前記一の接合面に成形はんだを置く工程と、前記成形はんだが置かれた前記一の接合面と、当該一の接合面に対応する他の回路基板上の接合面を合わせる工程と、前記成形はんだの融点より低い温度で前記液体を蒸発させる工程と、その後前記成形はんだを溶融させる工程と、を有し、前記成形はんだを置く工程の後に、前記一の接合面の前記液体の量を減らして調整する工程をさらに有する、接合方法である。
半導体モジュールの構成の一例を示す図である。 図2(a)、(b)は、回路基板に半導体チップを搭載した状態を示す図である。 図3(a)、(b)は、半導体チップ上に液体を塗布した状態を示す図である。 図4(a)、(b)は、成形はんだを液体内に入れた状態を示す図である。 図5(a)、(b)は、液体の量を調整した状態を示す図である。 2つの回路基板を対向配置した状態を示す図である。 2つの回路基板を合わせた状態を示す図である。 成形はんだを保持する液体を蒸発させた状態を示す図である。 回路基板の電極側に液体を塗布し成形はんだを設けた場合の図である。 回路基板に受動素子を搭載した例を示す図である。 回路基板に4つの電子部品を搭載した例を示す図である。 電子部品同士を接合する例を示す図である。
以下、図面を参照して本発明の一実施形態について説明する。
図1は、本発明の一実施形態にかかる回路基板の接合方法を用いて実装された半導体モジュール1の構成の一例を示す。
かかる例の半導体モジュール1は、2つの回路基板10、11との間に2つの電子部品としての半導体チップ12、13を備えている。
回路基板10、11は、所定パターンの表面配線層(図示せず)を有し、その表面配線層に、半導体チップ12、13に対し例えば信号を入出力するための電極20a、20b、21a、21bを備えている。
半導体チップ12、13は、回路基板10、11に対向する両面に電極面30、31、40、41を有している。半導体チップ12の第一の電極面30(図中の上側電極面)は、はんだ32を介して、対向する回路基板10の電極20aに接合されている。第二の電極面31(図中の下側電極面)は、対向する回路基板11の電極21aに接合されている。また、半導体チップ13の第一の電極面40(図中の下側電極面)は、はんだ32を介して、対向する回路基板11の電極21bに接合されている。第二の電極面41(図中の上側電極面)は、対向する回路基板10の電極20bに接合されている。第一の電極面30、40は、例えばドレイン電極であり、第二の電極面31、41は、例えばゲート電極とソース電極である。なお、半導体チップ12、13の数や配置、種類は、この例に限られず任意に選択できる。
次に、半導体モジュール1における回路基板10、11の接合方法の一例について説明する。先ず、図2(a)、(b)に示すように各回路基板10、11に半導体チップ12、13を搭載する。例えば図2(a)に示すように回路基板11の電極21a上に半導体チップ12を搭載する。このとき半導体チップ12の第二の電極面31を、例えばフリップチップ法を用いて、加圧、加熱又は超音波振動等を与えて固相−固相反応により電極21aに接合する。半導体チップ13も同様に、図2(b)に示すようにその第二の電極面41を例えばフリップチップ法を用いて固相−固相反応により回路基板10の電極20bに接合して、回路基板10上に搭載する。
次に、図4(a)、(b)に示すように各半導体チップ12、13上の液体50内に成形はんだ32を置く。このとき成形はんだ32は、例えば液体50内でのセルフアライメント等により各電極面30、40の中央(略中央を含む)に配置される。こうして、成形はんだ32を、電極面30、40上の液体50で保持する。成形はんだ32としては、例えば板状あるいはシート状に成形されたはんだペレットを用いることができる。なお、成形はんだ32の形状は特に限定されないが、例えば正方形や長方形の板状や、ディスク、ペレット、ワッシャ、リング、リボン、型抜きなどの形状のものが例として挙げられる。
次に、図6に示すように一方の回路基板、ここでは回路基板10を裏返し、半導体チップ13を下側に向け、回路基板11に対向配置する。このとき、回路基板10の半導体チップ13の第一の電極面40と回路基板11の電極21b、回路基板11の半導体チップ12の第一の電極面30と回路基板10の電極20aを対向配置し、位置合わせする。なお、本実施の形態では、この段階で回路基板10を裏返しにしたが、液体50は表面張力により第一の電極面40に保持されるので、液体50を第一の電極面40に塗布する段階で回路基板10を裏返しにしてもよい。
その後、図7に示すように回路基板10を回路基板11に近づけ、回路基板10の半導体チップ13の第一の電極面40を回路基板11の電極21bに押し付け、回路基板10の電極20aを回路基板11の半導体チップ12の第一の電極面30に押し付ける。勿論この逆に図中下側の回路基板11を上側の回路基板10に近づけて押し付けたり、互いに近づけ押し付けたりしてもよい。これにより、成形はんだ32が、半導体チップ13の第一の電極面40と回路基板11の電極21bとの間と、半導体チップ12の第一の電極面30と回路基板10の電極20aとの間に挟まれ、固定される。
次にこの状態で、リフローを行う。具体的には、まず成形はんだ32の融点より低い温度で回路基板10、11を加熱する。液体50が沸点に達すると、図8に示すように液体50が蒸発する。そして、成形はんだ32にさらに熱を与えて、成形はんだ32を溶融し固化する。これにより、図1に示すように回路基板10の半導体チップ13の第一の電極面40と回路基板11の電極21b、及び回路基板10の電極20aと回路基板11の半導体チップ12の第一の電極.面30を一括して接合する。なお、この液体50の蒸発と、成形はんだ32の溶融は、同じ加熱装置で連続的に行われてもよいし、同じ加熱装置或いは別の加熱装置で別々に行われてもよい。
本実施の形態によれば、半導体チップ12、13の第一の電極面30、40上に液体50を塗布し、その液体50に成形はんだ32を保持させるので、回路基板10、11同士を接合する際に、成形はんだ32が位置ずれすることを抑制できる。この結果、回路基板10、11の接合を適切に行うことができる。また、成形はんだ32を溶融する前に液体50を蒸発させるので、溶融した成形はんだ32に不純物が混入することがなく、成形はんだ32による接合を適切に行うことができる。
また、第一の電極面30、40上の液体50の量を調整するので、液体50内で成形はんだ32が動くことを抑制し、成形はんだ32の位置ずれをさらに抑制できる。これにより、リフロー接合工程に影響することなく、成形はんだ32の位置ずれを防止し、かつ成形はんだ32を搭載した半導体チップ12、13や回路基板10、11を裏返しにするなどの操作を行っても位置を保持し続けることが可能になる。また、回路基板10、11側にパッドを形成しなくても、成形はんだ32を半導体チップ12、13等の電子部品に対して精度良く位置合わせすることが可能になる。
本実施の形態のように、回路基板10、11の2つの接合部分(半導体チップ12と電極20a、半導体チップ13と電極21b)を一括して接合する場合、一カ所でも成形はんだ32の位置がずれると、総てやり直しになる。よって、本実施の形態にように、各接合部分の成形はんだ32の位置ずれを抑制するメリットは大きい。
さらに、本実施の形態では、例えば面積の大きい電極20a、21b側ではなく、半導体チップ12、13側に液体50を塗布するので、液体50による成形はんだ32の位置決めをより簡単かつ正確に行うことができる。また、回路基板10、11の両側に液体50と成形はんだ32を設けることができるので、接合作業を効率化することができる。
なお、以上の実施の形態において、接合時に下方に向けられる半導体チップ13の第一の電極面40に液体50を塗布していたが、図9に示すように接合時に上方に向けられる回路基板11の電極21b上に液体50を塗布してもよい。かかる場合、当該電極21b上の液体50内に成形はんだ32を入れて保持させる。そして、余分な液体50を除去して成形はんだ32を液体50中に仮留めし、その後半導体チップ13の第一の電極面40と回路基板11の電極21bを位置合わし、互いに押圧させる。続いて上述したと同様にリフローを行い、それぞれ適切な温度にてまず液体50を蒸発させ、次に成形はんだ32を溶融し固化させ、これにより半導体チップ13と電極21bを接合する。この場合、液体50と成形はんだ32を設ける作業を回路基板11側でのみ行うことができることができるので、接合作業を簡単に行うことができる。すなわちこれは、一の接合面が一方の回路基板11側にのみ設けられている場合である。一方で、上記図6の場合のように、液体50と成形はんだ32を設ける作業を2つの回路基板10、12側で行うことにより、作業効率を上げることができる。すなわちこれは、一の接合面が回路基板11、12それぞれの側に設けられている場合である。
また、以上のように3次元実装が行なわれる半導体モジュール1として例えばパワーエレクトロニクス用の半導体装置、つまりパワー半導体モジュールを考えた場合、半導体チップ12、13は、例えばパワー用JFET,MOSFET,IGBT等のパワー素子などとすることができる。これによれば、パワー半導体モジュールのリフロー接合工程に本発明を応用することで、2次元構造を有する耐高温の小型モジュールを実現することができる。
さらにまた、以上の実施の形態では、回路基板10、11の間に搭載される電子部品が半導体チップ12、13であったが、別の電子部品であってもよい。例えば図10に示すように回路基板10に、半導体チップ13に代えて抵抗、コンデンサ、インダクタなどの受動素子60を搭載してもよい。かかる場合、受動素子60の第一の電極面70に液体50を塗布し、当該液体50で成形はんだ32を保持する。そして、受動素子60の第一の電極面70と回路基板11の電極21bを合わせた後、液体50を蒸発させ、成形はんだ32を溶融し固化させて、受動素子60と電極21bを接合する。勿論、図9を参照して説明したように、液体50を塗布して成形はんだ32を保持させる側を回路基板11の電極21bにしてもよい。
回路基板10、11の間に搭載される電子部品の数、種類、配置は任意に選択できる。例えば図11に示すように半導体チップ12、13と、受動素子60が交互に配置されていてもよい。また、以上の実施の形態のように、回路基板10、11の接合部分が、電子部品と電極との間にある場合のみならず、例えば図12に示すように電子部品80、81同士の間に接合部分がある場合にも本発明は適用できる。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば上記実施の形態における液体50の量を調整する工程はあってもなくてもよい。また、半導体モジュール1の回路基板10、11の構成は、上記実施の形態のものに限られず、他の構成のものであってもよい。
1 半導体モジュール
10、11 回路基板
12、13 半導体チップ
20a、20b 電極
21a、21b 電極
30、40 第一の電極面
32 成形はんだ
50 液体

Claims (7)

  1. 電子部品を間に介して2つの回路基板を接合する方法であって、
    回路基板上の一の接合面に、成形はんだの融点より低い温度の沸点を有する液体を塗布する工程と、
    前記液体の塗布された前記一の接合面に成形はんだを置く工程と、
    前記成形はんだが置かれた前記一の接合面と、当該一の接合面に対応する他の回路基板上の接合面を合わせる工程と、
    前記成形はんだの融点より低い温度で前記液体を蒸発させる工程と、
    その後前記成形はんだを溶融させる工程と、
    を有し、
    前記成形はんだを置く工程の後に、前記一の接合面の前記液体の量を減らして調整する工程をさらに有する、接合方法。
  2. 前記回路基板上の一の接合面が、当該回路基板に搭載された電子部品の電極面の場合、それに対応する他の回路基板上の接合面は、当該他の回路基板の電極、又は当該他の回路基板に搭載された電子部品の電極面である、請求項1に記載の接合方法。
  3. 前記回路基板上の一の接合面は、当該回路基板の電極の場合、それに対応する他の回路基板上の接合面は、当該他の回路基板に搭載された電子部品の電極面である、請求項1に記載の接合方法。
  4. 前記2つの回路基板の接合部分が複数個所あり、前記一の接合面は一方の回路基板側にのみ設けられている、請求項1〜3のいずれかに記載の接合方法。
  5. 前記2つの回路基板の接合部分が複数個所あり、前記一の接合面はそれぞれの回路基板側に設けられている、請求項1〜3のいずれかに記載の接合方法。
  6. 前記複数個所の接合部分を一括して接合する、請求項4又は5に記載の接合方法。
  7. 請求項1〜6のいずれかに記載の接合方法を有する、半導体モジュールの製造方法。
JP2013074080A 2013-03-29 2013-03-29 回路基板の接合方法及び半導体モジュールの製造方法 Active JP6213946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013074080A JP6213946B2 (ja) 2013-03-29 2013-03-29 回路基板の接合方法及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013074080A JP6213946B2 (ja) 2013-03-29 2013-03-29 回路基板の接合方法及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014199851A JP2014199851A (ja) 2014-10-23
JP6213946B2 true JP6213946B2 (ja) 2017-10-18

Family

ID=52356597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013074080A Active JP6213946B2 (ja) 2013-03-29 2013-03-29 回路基板の接合方法及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6213946B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7455400B2 (ja) 2021-09-15 2024-03-26 共立電気計器株式会社 クランプ式接地抵抗測定装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9603283B1 (en) * 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
US20210015011A1 (en) * 2019-07-09 2021-01-14 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854782B2 (ja) * 1993-05-12 1999-02-03 株式会社日立製作所 電子部品の固定方法、回路基板の製造方法及び回路基板
JP4389197B2 (ja) * 2003-06-20 2009-12-24 日立金属株式会社 導電性ボールの搭載方法
JP2006332120A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd はんだ付け方法とそれを用いたプリント配線板
JP2011044519A (ja) * 2009-08-20 2011-03-03 Panasonic Electric Works Co Ltd 電子部品実装構造
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7455400B2 (ja) 2021-09-15 2024-03-26 共立電気計器株式会社 クランプ式接地抵抗測定装置

Also Published As

Publication number Publication date
JP2014199851A (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
KR20130122911A (ko) 전자 장치의 제조 방법 및 전자 부품 탑재 장치
JP2017022301A (ja) 電子部品装置及びその製造方法
JP2018157157A (ja) 半導体装置とその製造方法
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
JP2007042762A (ja) 半導体装置およびその実装体
KR20110057252A (ko) 적층 쿼드 프리-몰디드 부품 패키지들, 이를 이용한 시스템들, 및 이를 제조하는 방법들
JP2006253576A (ja) 半導体装置およびその製造方法
JP2013012674A (ja) 半導体チップの製造方法、回路実装体及びその製造方法
JP2016111111A (ja) 半導体装置
US20200105706A1 (en) Semiconductor device assemblies including spacer with embedded semiconductor die
JP2011254047A (ja) 電子装置の製造方法
JP2006513579A (ja) 半導体部品の垂直マウント方法
JP5889160B2 (ja) 電子機器の製造方法
TWI667949B (zh) 晶片模組的製造方法
CN113078147A (zh) 半导体封装方法、半导体组件以及包含其的电子设备
JP2013161961A (ja) 半導体モジュールの製造方法
JP4144553B2 (ja) 半導体装置の製造方法
JP2019153643A (ja) 半導体装置
TWI803127B (zh) 半導體元件組裝方法、半導體元件和電子設備
JP2006237057A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170912

R150 Certificate of patent or registration of utility model

Ref document number: 6213946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250