CN113078147A - 半导体封装方法、半导体组件以及包含其的电子设备 - Google Patents

半导体封装方法、半导体组件以及包含其的电子设备 Download PDF

Info

Publication number
CN113078147A
CN113078147A CN202110198874.2A CN202110198874A CN113078147A CN 113078147 A CN113078147 A CN 113078147A CN 202110198874 A CN202110198874 A CN 202110198874A CN 113078147 A CN113078147 A CN 113078147A
Authority
CN
China
Prior art keywords
level
alignment
interconnection
bumps
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110198874.2A
Other languages
English (en)
Other versions
CN113078147B (zh
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202110198874.2A priority Critical patent/CN113078147B/zh
Publication of CN113078147A publication Critical patent/CN113078147A/zh
Priority to KR1020210181203A priority patent/KR20220121166A/ko
Priority to TW111104536A priority patent/TWI821899B/zh
Priority to TW112142066A priority patent/TW202414627A/zh
Priority to US17/676,700 priority patent/US20220271002A1/en
Application granted granted Critical
Publication of CN113078147B publication Critical patent/CN113078147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Liquid Crystal (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种半导体封装方法、半导体组件以及包含该半导体组件的电子设备，其中半导体封装方法包括：利用第一级器件与载板之间的第一级对准焊点的自对准能力来使第一级器件自动精确对准并固定至载板上的目标位置；以及利用第一级组件和第二级器件之间的第二级对准焊点的自对准能力来使第二级器件自动精确对准并固定至第一级组件上的目标位置，由此显著提高第一级器件和第二级器件的拾取和放置操作的速度，进而提高工艺效率且降低工艺成本。

Description

半导体封装方法、半导体组件以及包含其的电子设备
技术领域
本申请实施例涉及半导体制造技术领域，尤其涉及半导体封装方法、半导体组件以及包含该半导体组件的电子设备。
背景技术
半导体封装和系统在设计方面一直追求密、小、轻、薄，同时在功能方面力求实现高集成度和多功能性。目前为满足上述技术要求而提出多种封装技术，如扇出(Fan-out)型晶圆级封装、小芯片封装(chiplet)、异构集成(heterogeneous integration)、2.5维/三维(2.5D/3D)封装。这些封装技术拥有各自不同的优势和特性，但均存在一些技术挑战。以现有的扇出型封装为例，其面临诸多技术问题，例如翘曲(warpage)、芯片漂移(die shift)、表面平整度(toporgraphy)、芯片与塑封体之间的非共面性(chip-to-mold non-planarity)、封装可靠性(Reliability)等。尽管业内持续努力通过改进设备、材料、工艺环节来改善这些技术问题，但对于一些技术问题，尤其是对于翘曲、芯片漂移和不同芯片之间的表面共面性问题仍没有经济且有效的解决方案。
另外，在各种高端半导体封装和系统制造过程中，也存在一些共性技术，经常会涉及到对半导体器件进行高精度放置和固定。这一工艺步骤通常由高精度装片(pick andplace或die bonder)设备进行，但是其贴装速度有限，使得生产速度十分缓慢，而且设备成本昂贵，成为技术发展和普及的一大瓶颈。
本申请旨在解决上述若干核心技术问题。
发明内容
本申请旨在提出一种全新突破性半导体封装方法、半导体组件以及包含该半导体组件的电子设备，以至少能够解决现有技术中存在的上述和其它技术问题。
本申请的一方面提供一种半导体封装方法，包括：
S310：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连端子且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，所述至少一个第二级器件在第二级第一表面形成有多个第二级互连端子和多个第二级第一对准焊接部，且所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部；
S320：将所述至少一个第一级器件放置在所述载板上，使得所述多个第一级第一对准焊接部与所述多个第一级第二对准焊接部基本对准；
S330：通过对所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部进行焊接来形成多个第一级对准焊点，使得所述至少一个第一级器件精确对准并固定至所述载板；
S340：在所述载板的所述至少一个第一级器件所在侧进行塑封以形成包覆所述至少一个第一级器件的塑封体；
S350：使所述多个第一级互连端子从所述塑封体暴露；
S360：在所述塑封体的暴露所述第一级互连端子的一侧上依次形成互连层和与所述多个第二级互连端子分别对应的多个转接端子，使得所述多个第一级互连端子中的至少一部分通过所述互连层分别电连接至所述多个转接端子，且在所述互连层上还形成与所述多个第二级第一对准焊接部分别对应的多个第二级第二对准焊接部，从而形成第一级组件；
S370：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述多个第二级第二对准焊接部基本对准；
S380：通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件，且在所述多个第二级对准焊点至少部分熔融的状态下，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述多个转接端子分别接合以形成多个互连接合点；以及
S390：解除所述按压。
本申请的另一方面提供一种半导体封装方法，包括：
S410：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连凸点且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，且所述至少一个第二级器件在第二级第一表面上形成有多个第二级互连凸点和多个第二级第一对准焊接部，其中所述多个第二级互连凸点与所述多个第一级互连凸点中的至少一部分分别对应；所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部；
S420：将所述至少一个第一级器件放置在所述载板上，使得所述多个第一级第一对准焊接部与所述多个第一级第二对准焊接部基本对准；
S430：通过对所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部进行焊接来形成多个第一级对准焊点，使得所述至少一个第一级器件精确对准并固定至所述载板；
S440：在所述载板的所述至少一个第一级器件所在侧进行塑封以形成包覆所述至少一个第一级器件的塑封体；
S450：使所述多个第一级互连凸点从所述塑封体暴露，从而形成第一级组件；
S460：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述第一级组件上的多个第二级第二对准焊接部基本对准，其中所述多个第二级第二对准焊接部预先形成在所述第一级组件的暴露所述多个第一级互连凸点的一侧上且与所述多个第二级第一对准焊接部分别对应；
S470：通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件，且在所述多个第二级对准焊点至少部分熔融的状态下，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点与对应的第一级互连凸点分别接合以形成多个互连接合点；以及
S480：解除所述按压。
本申请的又一方面提供一种半导体组件，所述半导体组件是通过上述半导体封装方法进行封装的。
本申请的又一方面提供一种电子设备，其包含上述半导体组件。
应当理解，上述说明仅是对本申请的概述，以便能够更清楚地了解本申请的技术方案，从而可依照说明书的内容予以实施。为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下详细说明本申请的具体实施方式。
附图说明
图1示出在根据现有技术的先上芯片(chip-first)扇出型封装过程中因放置定位不准或塑封模流(mold flow)推挤造成的芯片漂移和芯片旋转现象的示意图。
图2示出发生如图1所示的芯片漂移和旋转后形成的凸点下金属(UBM)和重布线层(RDL)迹线位置失配(或未对准)的状态示意图。
图3示出根据本申请一实施方式的封装方法的流程图。
图4A至图4K示出用于示意性说明根据本申请的示例性实施例的封装方法的截面图。
图5示出根据本申请另一实施方式的封装方法的流程图。
图6A至图6E示出用于示意性说明根据本申请的示例性实施例的封装方法的截面图。
具体实施方式
本申请在以下说明中包含参考附图的至少一个实施例，其中在这些附图中，相似数字表示相同或类似组成部分。虽然以下说明主要基于具体实施例，但是本领域普通技术人员应理解，以下说明旨在涵盖可包括在如由所附权利要求及其等同内容所定义且如由以下说明及附图支持的本申请发明构思及范围内的替代、变型、及等同的技术手段或方案。在以下说明中，为了提供对本申请的充分理解而给出一些具体细节，诸如具体配置、组成、及工艺等。在其他情况中，为了避免对本申请的非必要的混淆，未说明熟知的工艺及制造技术的具体细节。此外，附图中所示的各种实施例是示意性图示且不一定是按比例图示的。
半导体组件(也可称为半导体封装体)是现代电子设备或产品的核心部件。半导体组件可从器件数量和密度方面大致分为：分立式半导体组件，亦即单芯片组件，例如，单颗的数字逻辑处理器、二极管、三极管；多芯片组件，例如影像传感器(CIS)与影像处理器(ASIC)的模组、中央处理器(CPU)与动态存储器(DRAM)的堆叠；和系统级组件，例如手机中的射频前端模块(FEM)、手机和智能手表中的显示屏模组。通常，系统级组件所包含的器件较广较多，除了半导体器件外，还有被动元器件(电阻、电容、电感)和其他器件甚至组件。
本文中的半导体组件可包含有源和无源器件，包括但不限于双极型晶体管、场效应晶体管、集成电路等有源器件和片式电阻、电容、电感、集成被动元器件(IPD)、微机电系统(MEMS)等无源器件。在各种有源和无源器件之间建立实现各种电气连接关系，以形成使半导体组件能够执行高速计算和其他有用功能的电路。
目前，半导体制造通常包含两个复杂的制造工艺，即前道晶圆制造和后道封装制造，每个工艺都可能涉及数百个步骤。前道晶圆制造涉及在晶圆的表面上形成多个芯片(die)。每个芯片通常是相同的，并且内部包含通过电连接有源和/或无源单元形成的电路。后道封装制造涉及从完成的晶圆中分离出单个芯片，并封装成半导体组件以提供电气连接、结构支持和环境隔离，同时为后续组装电子产品提供方便。
半导体制造的一个重要目标是生产更小的半导体器件、封装和组件。越小的产品，通常集成度越高、消耗功率越少、具有越高的性能且具有越小的面积/体积，这对于最终产品的市场表现十分重要。一方面可以通过改进前道晶圆工艺来制作更小的集成电路，从而缩小芯片、增加密度和提高性能。另一方面后道封装工艺可以通过改进封装设计、工艺和封装材料来使半导体组件进一步减小尺寸、增加密度和提高性能。
目前在后道封装工艺中，一种较为新颖高效的封装方式是扇出型封装。扇出型封装通常采用模塑化合物包覆来自经切割的晶圆的单个或多个合格芯片(die)并经重布线层(RDL)将互连迹线从芯片的连接焊盘引出至外部的焊球以实现更高的I/O密度和灵活的集成度的封装技术。扇出型封装主要可分为先上芯片(chip-first)型封装和后上芯片(chip-last)型封装。chip-first型封装又可分为有源表面朝下(face-down)型和有源表面朝上(face-up)型。
chip-first/face-down型封装主流工艺可包括如下主要步骤：从经切割的晶圆拾取芯片并放置在贴有胶膜的载板上以使其有源表面朝向胶膜；用模塑化合物对安装有芯片的一侧进行塑封；移除载板(和胶膜一起)以暴露芯片的有源表面；在芯片的有源表面上形成互连层(包括RDL层和凸点下金属(UBM))；在互连层上形成焊球，其中芯片的互连焊盘或互连凸点通过互连层与焊球实现电连接；以及进行切割以形成独立的半导体组件。
chip-first/face-up型封装工艺与chip-first/face-down型封装工艺可大致相同，主要区别在于：将芯片拾取并放置在贴有胶膜的载板上时，使其有源表面背对胶膜；在塑封后减薄芯片有源表面一侧的模塑化合物以暴露芯片有源表面的互连凸点；以及可在形成互连层和焊球之后移除载板。
在扇出型封装目前面临的技术问题中，芯片的高精度放置及位置固定依然缺乏高效经济的方法。往往是芯片放置精度越高，设备成本就越高，生产效率就越低，而且芯片装片设备的精度难以突破0.5微米极限。另外，芯片放置在胶膜上后，由胶膜粘接固定位置，但粘性胶膜具有可变形性，在塑封过程中塑封料的流动会对芯片形成推挤，导致芯片在胶膜上的位移和旋转。塑封工艺中使用的较高温度更加重了这一问题。芯片位移和旋转的另外一个来源是塑封体内的内应力。具体到现有的chip-first/face-up型封装工艺中，塑封过程包括加热注塑、塑封料在高温保持中的部分固化和降温三阶段。通常随后还会有一个恒温加热塑封料完全固化步骤。芯片、塑封料、胶膜、载板等的热膨胀系数存在差异，因此塑封过程中各种材料的热膨胀系数的失配和塑封料的固化收缩导致塑封体的不均匀的内应力，进一步造成芯片漂移和/或旋转(如图1的右下方的芯片排布所示)以及塑封体(芯片和载板由塑封料包覆成型的形态)的翘曲。芯片漂移和/或旋转进而造成后续形成的重布线(RDL)迹线和凸点下金属(UBM)位置失配或未对准(如图2的右上方的发生芯片漂移和旋转后的状态所示)，从而可能导致成品率大幅下降。塑封体的翘曲则对后续封装工艺(包括形成RDL和UBM)造成困难，严重时甚至无法继续后续制程。
另外，在后道封装工艺中，可能根据具体封装规格而需要在X-Y平面(例如，平行于芯片有源表面或无源表面的平面)的二维集成的基础上在Z轴方向上进一步实现基板(例如在系统级封装中)、转接板(例如在2.5D封装中)或另一层芯片(例如在3D封装中)的互连集成。此时，与前述扇出型封装类似地也至少面临上层器件在下层器件上的高精度放置及位置固定缺乏高效经济的方法。另外，至于3D封装(例如，台积电的InFO(整合型扇出)、CoWoS(基板上晶圆上芯片)、SoIC(系统整合芯片))中的上下层器件之间的互连，作为目前主流的一种关键技术是混合键合(hybrid bonding)。然而，混合键合中也存在诸多技术难点，除了成本高、生产效率低等共性问题外，还存在不少其他问题，例如化学机械抛光(CMP)难以满足对焊盘凹陷的严格要求、芯片上不同区域的焊盘密度差异影响凹陷深度、焊盘(金属铜)在高温下容易氧化、芯片与晶圆(die-to-wafer)的混合键合中芯片易于被污染。
本申请旨在提出至少能够解决上述技术问题的一种全新的突破性的封装方法。
根据本申请实施例的封装方法利用第一级器件(互连板(例如，基板(substrate)或转接板(interposer))或半导体器件)与载板之间的第一级对准焊点(joint)在焊锡至少部分熔融时的自对准能力来使第一级器件自动精确对准载板上的目标位置并在焊锡凝固后达到对第一级器件的位置固定，其中第一级器件的第一级第二表面(即第一级第一表面的相对面)上和载板的一侧上分别预先形成有第一级第一对准焊接部和相应的第一级第二对准焊接部(例如，其中一者具有对准焊接凸块的形态，另一者具有对准焊盘的形态；或者两者均具有对准焊接凸块的形态)。该封装方法在将第一级器件放置在载板上的目标位置处以使第一级第一对准焊接部和第一级第二对准焊接部彼此接触后，使第一级第一对准焊接部和第一级第二对准焊接部中的一者(或两者)熔融以形成第一级对准焊点，此时若第一级器件未精确对准至载板上的目标位置(即第一级第一对准焊接部和第一级第二对准焊接部未对中)，则至少部分熔融的状态(液态或部分液态)的第一级对准焊点基于最小表面能原理会自动地将第一级器件精确地引入至目标位置以达到表面能最小化，且第一级对准焊点在固化后保持第一级器件牢固地固定在目标位置。第一级第一对准焊接部和第一级第二对准焊接部(在包括但不限于体积、几何形状、成分、位置、分布和数量等的方面)优化设计成能够实现最精确、有效、高效且可靠的自对准能力。由于采用焊接方式取代胶膜粘合方式来将第一级器件固定在载板上，不仅改善翘曲问题且通过牢固的焊接方式防止塑封过程中第一级器件可能的漂移和旋转问题，还能够鉴于第一级对准焊点的自对准能力而在拾取并放置第一级器件时容许一定程度的放置偏差，从而可显著降低对第一级器件放置精度(尤其是对装片机(pick and place或die bonder))的要求，且可显著提高第一级器件拾取和放置操作的速度，进而提高工艺效率，降低工艺成本。
其次，根据本申请实施例的封装方法，在对包括第一级器件的第一级组件进行第二级器件(互连板(例如，基板(substrate)或转接板(interposer))或半导体器件)的Z轴方向互连集成时同样利用它们之间的第二级对准焊点在焊锡至少部分熔融时的自对准能力来使第二级器件自动精确对准第一级组件上的目标位置并在焊锡凝固后达到对第二级器件的位置固定，其中第二级器件的第二级第一表面上和第一级组件的相应表面上分别预先形成有第二级第一对准焊接部和相应的第二级第二对准焊接部(例如，其中一者具有对准焊接凸块的形态，另一者具有第二级对准焊盘的形态；或者两者均具有第二级对准焊接凸块的形态)。类似地，鉴于第二级对准焊点的自对准能力而在将第二级器件拾取并堆叠放置于第一级组件上时能够容许一定程度的放置偏差，从而可显著降低对第二级器件放置精度(尤其是对装片机(pick and place或die bonder))的要求，且可显著提高第二级器件拾取和放置操作的速度，进而进一步提高工艺效率，降低工艺成本。另外，通过取代混合键合方式，能够避免混合键合中存在的前述诸多技术难点，从而实现简便高效的3D封装。
如本文所使用的术语“半导体器件”可以指在芯片厂(fab)生产出来的芯片(也可以互换地称为裸片、晶粒、管芯、集成电路)，即是经过晶圆切割和测试后尚未封装的芯片，这种芯片上通常可以只有用于对外连接的互连焊盘(pad)。根据需要，半导体器件也可以是经预处理(至少部分地封装)的芯片，例如具有形成在互连焊盘上的互连凸点(bump)，或半导体器件也可以具有附加结构，例如堆叠的芯片或经过封装的芯片或半导体组件。
如本文所使用的术语“有源表面”通常指半导体器件的具有电路功能的一侧表面，其上具有互连焊盘(或形成在互连焊盘上的互连凸点)，也可以互换地称为正面或功能面。半导体器件的有源表面与不具有电路功能的另一侧表面(可以互换地称为无源表面或背面)彼此相对。
如本文所使用的术语“互连端子”通常指半导体器件的有源表面上的互连焊盘或互连凸点。
如本文所使用的术语“对准焊接部”通常指可通过本领域已知的焊接方法焊接至对应的另一对准焊接部以用于对准的结构。
图3示出根据本申请一实施方式的封装方法的流程示意图。如图3所示，所述封装方法包括如下步骤：
S310：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连端子且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，所述至少一个第二级器件在第二级第一表面形成有多个第二级互连端子和多个第二级第一对准焊接部，且所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部。
在一些实施例中，所述第一级器件为多个。作为示例，所述多个第一级器件在功能、尺寸或形状上可以至少部分地彼此不同，也可以彼此相同。在一些实施例中，所述第二级器件为多个。作为示例，多个第二级器件在功能、尺寸或形状上可以至少部分地彼此不同，也可以彼此相同。应当理解，可根据具体工艺条件或实际需求(例如，所述载板、所述第一级器件和所述第二级器件的尺寸或形状、所述第一级器件和所述第二级器件的放置间距、封装尺寸或形状、制作工艺规范、或最终半导体组件的功能设计等)适当地选择所述第一级器件和所述第二级器件的类型和具体数量，且本申请对此不作特别限定。
在一些实施例中，所述载板是玻璃载板、陶瓷载板、金属载板、有机高分子材料载板或硅晶圆或由上述两种甚至多种材料的组合制成。可选地，所述载板具有互连结构或产品功能。作为示例，采用互连板作为所述载板，所述互连板为基板(substrate)(诸如封装基板)或转接板(interposer)。例如，所述转接板提供水平方向和/或垂直方向的互连。作为示例，所述第一级第二对准焊接部作为所述互连板的互连端子。
在一些实施例中，所述第一级器件为第一级半导体器件。当所述第一级器件为第一级半导体器件时，在所述第一级半导体器件的有源表面上形成有所述多个第一级互连端子且在无源表面上形成有所述多个第一级第一对准焊接部。在另一些实施例中，所述第一级器件为互连板。作为示例，所述互连板为基板(substrate)(诸如封装基板)或转接板(interposer)。例如，所述转接板提供水平方向和/或垂直方向的互连。
在一些实施例中，所述第一级第一对准焊接部和所述第一级第二对准焊接部中的任一者具有对准焊接凸点的形态，且另一者具有与所述对准焊接凸点对应的对准焊盘的形态。在另一些实施例中，所述第一级第一对准焊接部和所述第一级第二对准焊接部均具有对准焊接凸点的形态且二者熔点可以相同，也可以不同。作为示例，所述对准焊接凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)预先制作在第一级器件和/或载板上。作为示例，所述对准焊盘可采用沉积(例如金属层)-光刻-蚀刻工艺预先制作在第一级器件或载板上。应当理解，所述第一级第一对准焊接部和所述第一级第二对准焊接部只要能够焊接彼此以用于对准目的，也可以采用任何其他结构或形态。
在一些实施例中，所述第一级第一对准焊接部在体积、尺寸、几何形状、成分、分布、位置和数量等方面与所述第一级第二对准焊接部彼此对应，使得能够通过焊接彼此来使所述第一级器件在所述载板上精确地对准至相应的目标位置。
应当理解，可根据具体工艺条件或实际需求(例如，所述载板和所述第一级器件的尺寸或形状、所述第一级器件的放置间距、封装尺寸或形状等)适当地选择所述第一级第一对准焊接部和/或所述第一级第二对准焊接部的具体体积、尺寸、几何形状、成分、分布、位置和数量，且本申请对此不作特别限定。例如，对于多个第一级器件，不管功能、尺寸或形状彼此是否相同，所述第一级第一对准焊接部均可形成为基本相同的体积、尺寸、几何形状或成分，且载板上的所述第一级第二对准焊接部均可形成为基本相同的体积、尺寸、几何形状或成分，以便降低后续工艺复杂度并提高封装效率。又例如，对于功能、尺寸或形状不同的多个第一级器件，所述第一级第一对准焊接部和所述第一级第二对准焊接部可形成为不同的体积、尺寸、几何形状或成分，以便可在后续焊接后形成不同的焊点高度，以实现特定功能或满足特定要求。在一些实施例中，对于多个第一级器件，所述第一级第一对准焊接部和/或所述第一级第二对准焊接部设置成使得在后续焊接形成第一级对准焊点后所述多个第一级器件的第一级第一表面能够位于平行于所述载板的同一平面内。又例如，每个所述第一级器件上可形成有至少三个基本规则地分布的所述第一级第一对准焊接部，以便使得第一级器件的第一级第二表面能够通过所述第一级第一对准焊接部和所述第一级第二对准焊接部的焊接牢固稳定地保持在基本平行于载板的平面内。又例如，在每个所述第一级器件上，可将所述第一级第一对准焊接部分布形成在第一级第二表面上靠近边缘的区域中，以便不影响后续工艺和产品应用。
在一些实施例中，所述第一级互连端子具有互连凸点的形态。作为示例，所述互连凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)预先制作在第一级器件的互连焊盘上。例如，所述互连凸点可以是导电柱的形态。在替代性实施例中，所述第一级互连端子具有互连焊盘的形态。可选地，所述第一级器件还设有用于垂直互连的至少一个贯通电极。例如，对于所述第一级半导体器件，所述贯通电极为硅通孔(TSV)。又例如，对于所述转接板，所述贯通电极为TSV或玻璃通孔(TGV)。又例如，对于所述基板，所述贯通电极为镀通孔(PTH)或过孔(via)。可以理解，此时，所述第一级器件在与所述第一级第一表面相对的第一级第二表面上还可形成有另外的互连端子(例如，所述第一级第一对准焊接部也可作为其至少一部分)，而且所述至少一个贯通电极的一端分别与所述多个第一级互连端子中的至少一部分电连接且所述至少一个贯通电极的另一端分别与该另外的互连端子电连接。
在一些实施例中，所述第二级器件为第二级半导体器件。当所述第二级器件为第二级半导体器件时，在所述第二级半导体器件的有源表面上形成有所述多个第二级互连端子和所述多个第二级第一对准焊接部。在另一些实施例中，所述第二级器件为互连板。作为示例，所述互连板为基板(substrate)(诸如封装基板)或转接板(interposer)。例如，所述转接板提供水平方向和/或垂直方向的互连。
作为示意性实施例，所述至少一个第一级器件和所述至少一个第二级器件中的至少一者包括至少一个半导体器件。
在一些实施例中，所述第二级第一对准焊接部具有对准焊接凸点或对准焊盘的形态。作为示例，所述对准焊接凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)预先制作在第二级器件上。作为示例，所述对准焊盘可采用沉积(例如金属层)-光刻-蚀刻工艺预先制作在第二级器件上。
应当理解，可根据具体工艺条件或实际需求(例如，所述第一级器件和所述第二级器件的尺寸或形状、所述第一级器件和所述第二级器件的放置间距、封装尺寸或形状等)适当地选择所述第二级第一对准焊接部的具体体积、尺寸、几何形状、成分、分布、位置和数量，且本申请对此不作特别限定。例如，对于多个第二级器件，不管功能、尺寸或形状彼此是否相同，所述第二级第一对准焊接部均可形成为基本相同的体积、尺寸、几何形状或成分，以便降低后续工艺复杂度并提高封装效率。又例如，对于功能、尺寸或形状不同的多个第二级器件，所述第二级第一对准焊接部可形成为不同的体积、尺寸、几何形状或成分，以便可在后续焊接后形成不同的焊点高度，以实现特定功能或满足特定要求。又例如，每个所述第二级器件上可形成有至少三个基本规则地分布的所述第二级第一对准焊接部，以便使得第二级器件的第二级第一表面能够通过后述焊接形成的第二级对准焊点牢固稳定地保持在基本平行于载板的平面内。又例如，在每个所述第二级器件上，可将所述第二级第一对准焊接部分布形成在充分远离所述第二级互连端子的边缘上，以便不影响后续工艺和产品应用。
在一些实施例中，所述第二级互连端子具有互连凸点的形态。作为示例，所述互连凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)预先制作在第二级器件的互连焊盘上。例如，所述互连凸点可以是导电柱的形态。在替代性实施例中，所述第二级互连端子具有互连焊盘的形态。可选地，所述第二级器件还设有用于垂直互连的至少一个贯通电极。例如，对于所述第二级半导体器件，所述贯通电极为硅通孔(TSV)。又例如，对于所述转接板，所述贯通电极为TSV或玻璃通孔(TGV)。又例如，对于所述基板，所述贯通电极为镀通孔(PTH)或过孔(via)。可以理解，此时，所述第二级器件在与所述第二级第一表面相对的第二级第二表面上还可形成有另外的互连端子，而且所述至少一个贯通电极的一端分别与所述多个第二级互连端子中的至少一部分电连接且所述至少一个贯通电极的另一端分别与该另外的互连端子电连接。
作为示例性实施例，如图4A所示，提供两个第一级半导体器件410、410’、第二级半导体器件450和载板420。两个第一级半导体器件410、410’不相同，例如尺寸和/或功能不同。可以理解，尽管图4A(以及后述的图4B至图4K)中出于方便说明的目的仅对左侧第一级半导体器件410示出其相关部分的附图标记且以下结合其进行了说明，但是该说明同样适用于右侧第一级半导体器件410’的相应类似部分。各第一级半导体器件410、410’在有源表面411上分布形成有多个第一级互连凸点412，且在无源表面413上形成有多个第一级对准焊接凸点414。第二级半导体器件450在有源表面451上分布形成有多个第二级互连凸点452和多个第二级对准焊接凸点454。载板420的一表面上按与各第一级半导体器件410、410’上的第一级对准焊接凸点414相同的排布(或相对位置关系)形成有分别对应的多个第一级对准焊盘424。
S320：将所述至少一个第一级器件放置在所述载板上，使得所述多个第一级第一对准焊接部与所述多个第一级第二对准焊接部基本对准。
在一些实施例中，所述“基本对准”包括所述第一级第一对准焊接部与所述第一级第二对准焊接部分别彼此接触，但未在垂直于所述第一级第二表面的方向上精确对中。本文中的“对中”通常表示所述第一级第一对准焊接部与所述第一级第二对准焊接部的中心在垂直于所述第一级第二表面的方向上对齐。需要说明的是，所述第一级第一对准焊接部与所述第一级第二对准焊接部的“基本对准”表示至少存在所述第一级第一对准焊接部与所述第一级第二对准焊接部之间的接触以致于能够如下文所述借助于焊接过程中处于至少部分熔融的状态的第一级对准焊点的最小表面能原理进行自对准的程度，因此“基本对准”包括未精确对中但至少有物理接触的状态，但也可以不排除精确对中的状态。
应当理解，在步骤S320中将第一级器件放置在载板上时，第一级器件的第一级第二表面面向载板(即，形成有第一级第一对准焊接部的表面)，第一级器件的第一级第一表面背向载板。
作为示例性实施例，如图4B所示，将第一级半导体器件410、410’放置在载板420上，使得第一级对准焊接凸点414与对应的第一级对准焊盘424相接触。此时，第一级对准焊接凸点414与第一级对准焊盘424未对中，即第一级对准焊接凸点414的垂直中心线L1和第一级对准焊盘424的垂直中心线L2不重合。
S330：通过对所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部进行焊接来形成多个第一级对准焊点，使得所述至少一个第一级器件精确对准并固定至所述载板。
需要说明的是，“精确对准”表示所述第一级器件在所述载板上的实际位置与目标位置之间的偏差在本领域的容差范围内的状态。应当理解，所述精确对准是利用焊接第一级第一对准焊接部和第一级第二对准焊接部而成的焊点在焊接过程中的至少部分熔融的状态下呈现的最小表面能原理来实现的。具体地，当第一级第一对准焊接部和第一级第二对准焊接部彼此接触但未在垂直于第一级器件的第一级第二表面或载板的方向上精确对中时，在焊接过程中，所述第一级第一对准焊接部和所述第一级第二对准焊接部中作为第一级对准焊接凸点的一方至少部分熔融并浸润作为第一级对准焊盘或另一第一级对准焊接凸点的另一方，或所述第一级第一对准焊接部和所述第一级第二对准焊接部均作为第一级对准焊接凸点至少部分熔融，由此形成处于至少部分熔融的状态的第一级对准焊点，此时基于最小表面能原理，处于至少部分熔融的状态的第一级对准焊点会趋于变形移动以使所述第一级第一对准焊接部和所述第一级第二对准焊接部接近对中状态，从而带动相对于载板较轻的第一级器件以精确对准至载板上的目标位置。
应当理解，在焊接所述第一级第一对准焊接部与所述第一级第二对准焊接部之后，由于由此形成的第一级对准焊点本身的高度(在垂直于所述第一级器件的第一级第二表面或所述载板的方向上)，所述第一级器件的第一级第二表面和所述载板相隔开以在它们之间形成一定的空间。
在一些实施例中，所述对准焊接凸点含有焊锡，且所述焊接可采用本领域已知的各种熔融焊锡的焊接方式，包括但不限于回流焊、激光焊、高频焊接、红外焊接等。作为示例，可以使用助焊剂或焊糊进行焊接。
作为示例性实施例，如图4C所示，将第一级对准焊接凸点414和第一级对准焊盘424进行焊接以形成第一级对准焊点416。在焊接过程中，处于熔融态的第一级对准焊接凸点414会浸润第一级对准焊盘424，并基于自身的最小表面能原理而与第一级对准焊盘424进行自对准(即，第一级对准焊接凸点414的垂直中心线L1和第一级对准焊盘424的垂直中心线L2重合)，使得带动第一级半导体器件410、410’实现在载板420上的精确对准。在完成焊接后，第一级半导体器件410、410’的无源表面413与载板420相隔开以形成空间。
在一些实施例中，在S330后，还包括S331：将所述第一级器件与所述载板作为整体进行翻转，使得所述第一级器件的所述第一级第一表面向下，并再次使所述第一级对准焊点至少部分熔融后进行降温以使所述第一级对准焊点凝固。应当理解，此时再次至少部分熔融的所述第一级对准焊点因所述第一级器件的重量而适度拉长，由此可进一步改善自对准精度。需要说明的是，由于第一级对准焊点在至少部分熔融的状态下的表面能，第一级器件将不会因自身重量而从载板脱落。作为替代性实施例，在S310中，在所述多个第一级第一对准焊接部和/或第一级第二对准焊接部上预先涂有粘性助焊剂，且S330包括S330’：在进行所述焊接之前，将所述第一级器件与所述载板作为整体进行翻转，以使得所述第一级器件的所述第一级第一表面向下。应当理解，此时在翻转后，焊接过程中至少部分熔融的所述第一级对准焊点因所述第一级器件的重量而适度拉长，由此可进一步改善自对准精度。需要说明的是，由于粘性助焊剂将第一级器件与载板粘连，第一级器件在翻转后将不会因自身重量而从载板脱落。应当理解，在下文所述的S340之前，还可根据需要将所述第一级器件与所述载板作为整体再次进行翻转。
在一些实施例中，当所述第一级器件为多个时，S330包括S330”：在所述第一级器件与所述载板形成精确对准且所述第一级对准焊点仍处于至少部分熔融的状态时，利用压平板(leveling plate)对所述多个第一级器件的第一级第一表面进行压平处理，使得所述多个第一级器件的所述第一级第一表面基本位于与所述载板平行的同一平面内。作为示例，S330”包括：在所述多个第一级器件的第一级第一表面上方放置所述压平板；朝向所述载板按压所述压平板，使得所述多个第一级器件的所述第一级第一表面基本位于与所述载板平行的同一平面内；在保持按压的同时，进行降温以使所述第一级对准焊点基本凝固；以及移除所述压平板。作为替代性实施例，当所述第一级器件为多个时，在S330之后还包括S332：再次使所述第一级对准焊点至少部分熔融后，利用压平板对所述多个第一级器件的第一级第一表面进行压平处理，使得所述多个第一级器件的所述第一级第一表面基本位于与所述载板平行的同一平面内。作为示例，所述S332包括：再次使所述第一级对准焊点至少部分熔融；在所述多个第一级器件的第一级第一表面上方放置所述压平板；朝向所述载板按压所述压平板，使得所述多个第一级器件的所述第一级第一表面基本位于与所述载板平行的同一平面内；在保持按压的同时，进行降温以使所述第一级对准焊点基本凝固；以及移除所述压平板。可以理解，由于保持按压直至第一级对准焊点基本凝固后才移除压平板，因此能够防止熔融态焊点的表面能重新使第一级器件恢复压平前的原始高度。
作为示例性实施例，如图4D所示，通过加热再次使第一级对准焊点416处于至少部分熔融的状态后，在第一级半导体器件410、410’的有源表面411上放置压平板P并按压(即朝向载板420)压平板P以进行压平处理，使得第一级半导体器件410、410’的有源表面处于与载板420平行的同一平面内。随后，在保持按压的同时进行降温以使第一级对准焊点416凝固，然后移除压平板P。
由此，能够使得所有第一级器件的第一级第一表面均精确齐平且处于同一高度上。应当理解，需要在压平板上施加适当压力，使得处于至少部分熔融的状态的第一级对准焊点适当变形且由此导致的压平板的垂直(相对于第一级器件的第一级第一表面或载板)位移适当，以防止第一级器件受损。作为示例，在所述载板的第一级第二对准焊接部周边预先形成有焊锡阱(solder trap)，由此能够在按压过程中防止多余熔融焊锡的不受控制的随意流动。
在一些实施例中，将上述利用压平板的压平处理与上述翻转后的焊接处理或再次熔融处理结合。作为示例，在S330中执行S330’后执行S330”，或在执行包括S330’的S330后执行S332，或在执行包括S330”的S330后执行S331，或在执行S331时执行S332。
S340：在所述载板的所述至少一个第一级器件所在侧进行塑封以形成包覆所述至少一个第一级器件的塑封体。
应当理解，通过所述塑封，不仅所述第一级器件的第一级第一表面(包括第一级互连端子)和侧面被包覆，所述第一级器件的第一级第二表面与所述载板之间的空间也被填充以包覆。
在一些实施例中，采用树脂类材料(例如，环氧树脂)的模塑化合物进行塑封。
在一些实施例中，采用注塑、压注、印刷等模塑工艺进行塑封，且可选地结合采用底部填充(underfill)工艺。
作为示例性实施例，如图4E所示，在载板420的焊接有第一级半导体器件410、410’的一侧进行塑封。由此，塑封体430包覆第一级半导体器件410、410’的所有表面，包括有源表面411(包括第一级互连凸点412)、无源表面413以及侧面。可选地，第一级半导体器件410、410’的无源表面413与载板420之间的空间采用底填(underfill)工艺。
S350：使所述多个第一级互连端子从所述塑封体暴露。
在一些实施例中，当所述第一级互连端子具有互连凸点的形态时，通过减薄(例如研磨、蚀刻或烧蚀等)所述塑封体来使所述互连凸点暴露。应当理解，此时所述互连凸点的顶端的一部分可能会随着该减薄被移除。
在一些实施例中，当所述第一级互连端子具有互连焊盘的形态时，通过在所述塑封体上形成开口来使所述互连焊盘暴露。作为示例，可采用激光烧蚀(例如，激光钻孔)形成所述开口。作为示例，可通过机械钻孔形成所述开口。作为示例，在形成开口前，可以对塑封体进行减薄以满足产品设计要求和/或方便开口。
作为示例性实施例，如图4F所示，对塑封体430的有源表面411(或第一级互连凸点412)所在侧进行减薄，直到暴露第一级互连凸点412。
S360：在所述塑封体的暴露所述第一级互连端子的一侧上依次形成互连层和与所述多个第二级互连端子分别对应的多个转接端子，使得所述多个第一级互连端子中的至少一部分通过所述互连层分别电连接至所述多个转接端子，且在所述互连层上还形成与所述多个第二级第一对准焊接部分别对应的多个第二级第二对准焊接部，从而形成第一级组件。
在一些实施例中，所述互连层包括重布线层(RDL)，从而实现所述第一级互连端子与所述转接端子的导电路径。应当理解，所述互连层还包含用于实现各导电路径之间的电绝缘的绝缘层，而绝缘层的具体数量和材料可根据具体工艺条件或需要适当地选择，本申请对此不作特别限定。
在一些实施例中，所述第二级第一对准焊接部和所述第二级第二对准焊接部中的任一者具有对准焊接凸点的形态，且另一者具有与所述对准焊接凸点对应的对准焊盘的形态。在另一些实施例中，所述第二级第一对准焊接部和所述第二级第二对准焊接部均具有对准焊接凸点的形态且二者熔点可以相同，也可以不同。作为示例，作为所述第二级第二对准焊接部，所述对准焊接凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)。作为示例，作为所述第二级第二对准焊接部，所述对准焊盘可采用沉积(例如金属层)-光刻-蚀刻工艺。应当理解，所述第二级第一对准焊接部和所述第二级第二对准焊接部只要能够焊接彼此以用于对准目的，也可以采用任何其他结构或形态。
在一些实施例中，所述第二级第二对准焊接部在体积、尺寸、几何形状、成分、分布、位置和数量等方面与所述第二级第一对准焊接部彼此对应，使得能够通过焊接彼此来使所述第二级器件在所述第一级组件上精确地对准至相应的目标位置。
应当理解，可根据具体工艺条件或实际需求(例如，所述第一级器件和所述第二级器件的尺寸或形状、所述第一级器件和所述第二级器件的放置间距、封装尺寸或形状等)适当地选择所述第二级第二对准焊接部的具体体积、尺寸、几何形状、成分、分布、位置和数量，且本申请对此不作特别限定。例如，所述第一级组件上的所述第二级第二对准焊接部均可形成为基本相同的体积、尺寸、几何形状或成分，以便降低后续工艺复杂度并提高封装效率。又例如，对于功能、尺寸或形状不同的多个第二级器件，所述第二级第二对准焊接部可形成为不同的体积、尺寸、几何形状或成分，以便可在后续焊接后形成不同的焊点高度，以实现特定功能或满足特定要求。
在一些实施例中，在所述第二级互连端子具有互连凸点的形态时，所述转接端子具有互连凸点或互连焊盘的形态。在另一些实施例中，所述第二级互连端子具有互连焊盘的形态时，所述转接端子具有互连凸点的形态。作为示例，当所述转接端子具有互连凸点的形态时，可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)，当所述转接端子具有互连焊盘的形态时，可采用本领域已知的沉积(例如金属层)-光刻-蚀刻工艺，本申请对此不作特别限定。
在一些实施例中，所述转接端子在体积、尺寸、几何形状、成分、分布、位置和数量等方面与所述第二级互连端子彼此对应，使得在所述第二级器件在所述第一级组件上精确地对准至相应的目标位置时能够使所述转接端子与所述第二级互连端子精确地对中以便进行后述的所述第二级器件与所述第一级组件之间的堆叠互连。
应当理解，在垂直于所述至少一个第二级器件的第二级第一表面(或所述第一级组件的互连层)的方向上，所述第二级互连端子和所述转接端子的高度之和充分小于所述第二级第一对准焊接部和所述第二级第二对准焊接部的高度之和，使得所述第二级互连端子和所述转接端子在所述第二级第一对准焊接部和所述第二级第二对准焊接部后续形成第二级对准焊点后也彼此间隔开，以免影响所述第二级第一对准焊接部和所述第二级第二对准焊接部的后续焊接，且防止所述第二级互连端子和所述转接端子在所述第二级第一对准焊接部和所述第二级第二对准焊接部的后续焊接时彼此抵靠按压而受损。
作为示例性实施例，如图4G所示，在塑封体430的暴露第一级半导体器件410、410’的有源表面411(包括第一级互连凸点412)的一侧自下而上先形成重布线层(RDL)迹线448，然后形成与第二级半导体器件450的第二级互连凸点452分别对应的转接焊盘442，以形成第一级互连凸点412到相应转接焊盘442的导电路径。在此过程中，尤其是在形成RDL迹线448和/或转接焊盘442时，还形成介电层445以实现导电路径之间的电绝缘。另外，还在介电层445上形成与多个第二级对准焊接凸点454分别对应的多个第二级对准焊盘444。由此，形成第一级半导体组件440。
在一些实施例中，在所述互连层上还形成外部互连端子，使得所述多个第一级互连端子和/或所述多个转接端子中的一部分通过所述互连层电连接至所述外部互连端子。作为示例，通过前述RDL还实现它们之间的导电路径。应当理解，此时在所述多个第一级互连端子中，电连接至所述转接端子的第一级互连端子与电连接至所述外部互连端子的第一级互连端子可以彼此独立，也可以至少部分重叠(即同时与转接端子和外部互连端子电连接)。可以理解，所述外部互连端子用于将最终封装体(即至少包含第一级器件和第二级器件的集成封装体)与另一级器件(例如，半导体器件、互连板或PCB板)的互连。因此，可应用于第二级器件没有贯通电极(诸如，TSV、TGV、PTH或via)的场景，但也不排除应用于第二级器件设有贯通电极的场景。例如，所述外部互连端子可以与前述形成在第二级器件的第二表面上的另外的互连端子一起(为了便于区分，以下分别称为“第一外连端子”和“第二外连端子”)提供与另一级器件的互连，应当理解，此时第一外连端子需要足够高(例如当第一外连端子端子采用焊球的形态时，焊球尺寸较大)，使得如后述在第二级器件对准固定至第一级组件后，第一外连端子与第二外连端子基本处于同一平行面(即相对于第一级组件)内，以便实现与另一级器件的互连。作为示例，外部互连端子分布形成以与所述第二级第二对准焊接部充分间隔开，使得在所述多个第二级器件精确对准至所述第一级组件后，不由所述多个第二级器件在所述互连层上的垂直投影覆盖，以便不影响后续第二级器件在互连层上的堆叠。
作为示例性实施例，如图4G’所示，在图4G的基础上，进一步形成外部互连端子446，使得充分远离第二级对准焊盘444，且通过RDL迹线形成与部分第一级互连凸点412的导电路径。
S370：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述多个第二级第二对准焊接部基本对准。
此处的“基本对准”可选择性地参考前述关于S320中的所述第一级第一对准焊接部与所述第一级第二对准焊接部之间的“基本对准”的说明，因此在此不再赘述。
应当理解，在步骤S370中将第二级器件放置在第一级组件上时，第二级器件的第二级第一表面面向第一级组件(即，形成有第二级第二对准焊接部的表面)。
作为示例性实施例，如图4H所示，将第二级半导体器件450放置在第一级半导体组件440上，使得第二级对准焊接凸点454与对应的第二级对准焊盘444相接触。此时，第二级对准焊接凸点454与第二级对准焊盘444未对中。
S380：通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件，且在所述多个第二级对准焊点至少部分熔融的状态下，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述多个转接端子分别接合以形成多个互连接合点。
此处的“通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件”可选择性地参考前述关于S330的说明，因此在此不再赘述。
应当理解，在焊接所述第二级第一对准焊接部与所述第二级第二对准焊接部之后，由于由此形成的第二级对准焊点本身的高度(在垂直于所述第二级器件的第二级第一表面的方向上)，所述第二级器件的第二级第一表面(包括第二级互连端子)和所述第一级组件相隔开以在它们之间形成一定的空间。
在一些实施例中，在S380中，在所述至少一个第二级器件与所述第一级组件形成精确对准且所述多个第二级对准焊点仍处于至少部分熔融的状态时，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述转接端子分别接合。在另一些实施例中，在S380中，在所述至少一个第二级器件精确对准并固定至所述第一级组件后，使所述第二级对准焊点再次至少部分熔融，且在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述转接端子分别接合。
在一些实施例中，当所述第二级互连端子和/或所述转接端子具有互连凸点的形态且含有焊锡时，在S380中将所述多个第二级互连端子和所述转接端子焊接以形成互连焊点。在一些实施例中，当所述第二级互连端子和/或所述转接端子具有互连凸点的形态且不包含焊锡时，在S380中对所述多个第二级互连端子和所述转接端子进行热压绑定(TCB)。
作为示例性实施例，如图4I所示，将第二级对准焊接凸点454和第二级对准焊盘444进行焊接以形成第二级对准焊点456。在焊接过程中，处于熔融态的第二级对准焊接凸点454会浸润第二级对准焊盘444，并基于自身的最小表面能原理而与第二级对准焊盘444进行自对准，使得带动第二级半导体器件450实现在第一级半导体组件440上的精确对准。在完成焊接后，第二级半导体器件450的有源表面451与第一级半导体组件440相隔开以形成空间。然后，如图4J所示，进行加热的同时将第二级半导体器件450和第一级半导体组件440朝向彼此按压。此时，第二级对准焊点456再次至少部分熔融且进一步被压扁，而且第二级互连凸点452(也处于至少部分熔融的状态)随之与转接焊盘442形成接触并形成第二级互连焊点458。
在一些实施例中，还包括：整体翻转后使至少部分熔融的状态下的第二级对准焊点利用第二级器件的重量而进一步改善自对准精度。作为示例，可选择性参考前述的S331或S330’。
S390：解除所述按压。
在一些实施例中，在所述第二级对准焊点和/或所述互连接合点至少部分凝固以使所述至少一个第二级器件固定至所述第一级组件后，解除所述按压。应当理解，所述第二级对准焊点和/或所述互连接合点至少部分凝固以使所述至少一个第二级器件固定至所述第一级组件所需的时间是根据理论和经验可预估的或通过在先实验可测的，且可选择在经过该时间后解除按压。
在一些实施例中，当所述载板不具有互连结构或产品功能时，封装方法还包括：移除所述载板。作为示例，在S340至S390的任一步骤中或任两个步骤之间，移除所述载板。
在一些实施例中，通过剥离、蚀刻、烧蚀、研磨等本领域已知工艺移除所述载板。作为示例，在采用剥离工艺时，可对所述载板与所述第一级器件之间的焊接(即对所述第一级对准焊点)进行解焊，以便于从所述塑封体剥离所述载板。
在一些实施例中，在移除所述载板时或在移除所述载板后，还移除部分或全部第一级对准焊点。作为示例，可通过解焊、蚀刻、烧蚀或研磨等本领域已知工艺移除部分或全部第一级对准焊点。在一些实施例中，保留部分或全部第一级对准焊点作为最终半导体组件(即最终封装体)的一部分，用于电连接(例如电源和接地)、散热、机械结构等。
在一些实施例中，在移除所述载板之后还包括：对所述塑封体的移除了载板的表面进行减薄(例如研磨、蚀刻或烧蚀等)。作为示例，减薄以去除所述第一级器件的第一级第二表面侧的塑封体的一部分(包含所残留的第一级对准焊点的一部分)，或减薄至所述第一级器件的第一级第二表面，或者所减薄的部分包含所述第一级器件的第一级第二表面一侧的一部分。应当理解，通过该减薄过程同样去除所述载板被移除之后所残留的第一级对准焊点。由此，能够进一步减小最终半导体组件的厚度。
作为示例性实施例，如图4K所示，解除加热直到第二级对准焊点456和第二级互连焊点458基本凝固后，解除按压。然后，通过对第一级对准焊点416的解焊来移除载板420(以及第一级对准焊盘)，由此形成半导体组件400。
应当理解，由于第二级对准焊点和/或互连接合点本身的高度，在第二级器件和第一级组件之间形成有一定空间。在一些实施例中，还包括：对所述第二级器件和所述第一级组件之间形成的空间进行底填充。
在一些实施例中，将无源器件与所述至少第一级器件一起以与上述实施例基本相同的方法封装成第一级组件。
在一些实施例中，在S390之后还包括：进行切割。
应当理解，可根据封装规格执行切割工艺以制作独立的半导体组件，或不执行切割工艺。
基于类似的发明构思，本申请还提供根据另一实施方式的封装方法，与前述根据如图3所示的实施方式的封装方法相比，其主要区别在于：第一级器件的第一级互连端子和第二级器件的至少部分第二级互连端子均采用互连凸点的形态，且在不进行对第一级器件的第一级互连端子的扇出(即不形成互连层)的情况下，进行第一级器件的第一级互连端子与第二级器件的第二级互连端子之间的互连。因此，为了避免不必要地混淆发明构思，在下文中对根据该实施方式的封装方法的说明中将省略关于与如图3所示的实施方式相比基本相同或无实质性改变的部分的说明，对此可参见前述针对如图3所示的实施方式的相应说明。
图5示出根据本申请另一实施方式的封装方法的流程图。如图5所示，所述封装方法包括如下步骤：
S410：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连凸点且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，且所述至少一个第二级器件在第二级第一表面上形成有多个第二级互连凸点和多个第二级第一对准焊接部，其中所述多个第二级互连凸点与所述多个第一级互连凸点中的至少一部分分别对应；所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部。
应当理解，为了在不进行扇出的情况下进行所述至少一个第一级器件的所述多个第一级互连凸点中的至少一部分与所述至少一个第二级器件的所述多个第二级互连凸点之间的互连，所述多个第一级互连凸点中的至少一部分需要在体积、尺寸、几何形状、成分、分布、位置和数量等方面与所述多个第二级互连凸点彼此对应，使得在所述至少一个第二级器件后续在包含第一级器件的第一级组件上精确地对准至相应的目标位置时能够使所述多个第一级互连凸点中的至少一部分与所述多个第二级互连凸点精确地对中以便进行所述至少一个第二级器件与所述第一级组件之间的堆叠互连。
在一些实施例中，所述多个第二级互连凸点与所述多个第一级互连凸点分别对应。在替代性实施例中，所述多个第二级互连凸点和所述多个第二级第一对准焊接部一起作为所述至少一个第二级器件的所述第二级第一表面上的多个第二级互连端子，且与所述多个第一级互连凸点分别对应。
作为示例性实施例，如图6A所示，提供两个第一级半导体器件510、510’、第二级半导体器件550和载板520。两个第一级半导体器件510、510’不相同，例如尺寸和/或功能不同。可以理解，尽管图6A中出于方便说明的目的仅对第一级半导体器件510示出其相关部分的附图标记且以下结合其进行了说明，但是该说明同样适用于第一级半导体器件510’的相应类似部分。各第一级半导体器件510、510’在有源表面511上分布形成有多个第一级互连凸点512，且在无源表面513上形成有多个第一级对准焊接凸点514。第二级半导体器件550在有源表面551上分布形成有多个第二级互连凸点552和多个第二级第一对准焊接凸点554，作为与第一级互连凸点512分别对应的第二级互连端子，且第二级半导体器件550还设有分别与第二级第一对准焊接凸点554和部分第二级互连凸点552电连接的TSV 555。载板520的一表面上按与各第一级半导体器件510、510’上的第一级对准焊接凸点514相同的排布(或相对位置关系)形成有分别对应的多个第一级对准焊盘524。
S420至S450：分别与前述的S320至S350基本相同。
S450：使所述多个第一级互连凸点从所述塑封体暴露，从而形成第一级组件。
作为示例性实施例，如图6B所示，对塑封体530的第一级互连凸点512(或有源表面511)所在侧进行减薄，直到暴露第一级互连凸点512，由此形成第一级半导体组件540。
S460：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述第一级组件上的多个第二级第二对准焊接部基本对准，其中所述多个第二级第二对准焊接部预先形成在所述第一级组件的暴露所述多个第一级互连凸点的一侧上且与所述多个第二级第一对准焊接部分别对应。
在一些实施例中，当所述多个第二级互连凸点与所述多个第一级互连凸点分别对应时，在S450和S460之间还包括：在所述第一级组件的暴露所述第一级互连凸点的一侧上形成所述多个第二级第二对准焊接部。作为替代性实施例，当所述第二级第一对准焊接部具有对准焊接凸点的形态时，在所述S410中所述第一级器件在所述第一级第一表面上还形成有具有对准焊接凸点的形态的所述多个第二级第二对准焊接部。
在一些实施例中，当所述多个第二级互连凸点和所述多个第二级第一对准焊接部一起作为所述至少一个第二级器件的所述第二级第一表面上的、与所述多个第一级互连凸点分别对应的多个第二级互连端子且所述多个第二级第一对准焊接部具有对准焊接凸点的形态时，在S460中将所述多个第一级互连凸点中与所述多个第二级第一对准焊接部分别对应的一部分作为所述多个第二级第二对准焊接部。作为替代性实施例，当所述多个第二级互连凸点和所述多个第二级第一对准焊接部一起作为所述至少一个第二级器件的所述第二级第一表面上的、与所述多个第一级互连凸点分别对应的多个第二级互连端子时，在S450和S460之间还包括：在所述多个第一级互连凸点中与所述多个第二级第一对准焊接部分别对应的一部分上分别形成具有对准焊接凸点的形态的所述多个第二级第二对准焊接部。
应当理解，在垂直于所述至少一个第二级器件的第二级第一表面(或所述第一级组件暴露所述第一级互连凸点的一侧表面)的方向上，所述第二级互连凸点的高度充分小于所述第二级第一对准焊接部和所述第二级第二对准焊接部的高度之和，使得所述第一级互连凸点和所述第二级互连凸点在所述第二级第一对准焊接部和所述第二级第二对准焊接部后续形成第二级对准焊点后也彼此间隔开。
作为示例性实施例，如图6C所示，将第二级半导体器件550放置在第一级半导体组件540上，使得第二级对准焊接凸点554与对应的第一级互连凸点512(作为第二级第二对准焊接部)相接触。此时，第二级对准焊接凸点554与对应的第一级互连凸点512未对中。
S470：通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件，且在所述多个第二级对准焊点至少部分熔融的状态下，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点与对应的第一级互连凸点分别接合以形成多个互连接合点。
在一些实施例中，在S470中，在所述至少一个第二级器件与所述第一级组件形成精确对准且所述多个第二级对准焊点仍处于至少部分熔融的状态时，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点和对应的第一级互连凸点分别接合。在另一些实施例中，在S470中，在所述至少一个第二级器件精确对准并固定至所述第一级组件后，使所述第二级对准焊点再次至少部分熔融，且在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点和对应的第一级互连凸点分别接合。
在一些实施例中，所述第二级互连凸点和/或所述第一级互连凸点含有焊锡，且在S470中将所述多个第二级互连凸点和对应的第一级互连凸点分别焊接以形成互连焊点。在一些实施例中，所述第二级互连凸点和/或所述第一级互连凸点不包含焊锡，且在S470中对所述多个第二级互连凸点和对应的第一级互连凸点进行热压绑定。
作为示例性实施例，如图6D所示，将第二级对准焊接凸点554和对应的第一级互连凸点512进行焊接以形成第二级对准焊点556。在焊接过程中，处于熔融态的第二级对准焊接凸点554会浸润对应的第一级互连凸点512，并基于自身的最小表面能原理而与对应的第一级互连凸点512进行自对准，使得带动第二级半导体器件550实现在第一级半导体组件540上的精确对准。在完成焊接后，第二级半导体器件550的有源表面551与第一级半导体组件540相隔开以形成空间。然后，如图6E所示，进行加热的同时将第二级半导体器件550和第一级半导体组件540朝向彼此按压。此时，第二级对准焊点556再次至少部分熔融且进一步被压扁，而且第二级互连凸点552(也处于至少部分熔融的状态)随之与第一级互连凸点512形成接触并形成第二级互连焊点558。
S480：与前述的S390基本相同。
显然，本领域的技术人员可以对本申请的实施例进行各种变更和变型而不脱离本申请的构思和范围。这样，倘若本申请的这些变更和变型属于本申请权利要求及其等同技术方案的范围之内，则本申请的记载内容也意图包含这些变更和变型在内。

Claims (31)

1.一种半导体封装方法，包括：
S310：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连端子且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，所述至少一个第二级器件在第二级第一表面形成有多个第二级互连端子和多个第二级第一对准焊接部，且所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部；
S320：将所述至少一个第一级器件放置在所述载板上，使得所述多个第一级第一对准焊接部与所述多个第一级第二对准焊接部基本对准；
S330：通过对所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部进行焊接来形成多个第一级对准焊点，使得所述至少一个第一级器件精确对准并固定至所述载板；
S340：在所述载板的所述至少一个第一级器件所在侧进行塑封以形成包覆所述至少一个第一级器件的塑封体；
S350：使所述多个第一级互连端子从所述塑封体暴露；
S360：在所述塑封体的暴露所述第一级互连端子的一侧上依次形成互连层和与所述多个第二级互连端子分别对应的多个转接端子，使得所述多个第一级互连端子中的至少一部分通过所述互连层分别电连接至所述多个转接端子，且在所述互连层上还形成与所述多个第二级第一对准焊接部分别对应的多个第二级第二对准焊接部，从而形成第一级组件；
S370：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述多个第二级第二对准焊接部基本对准；
S380：通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件，且在所述多个第二级对准焊点至少部分熔融的状态下，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述多个转接端子分别接合以形成多个互连接合点；以及
S390：解除所述按压。
2.根据权利要求1所述的半导体封装方法，其中所述至少一个第一级器件和所述至少一个第二级器件中的至少一者包括半导体器件和互连板中的至少一者，所述互连板为转接板或基板。
3.根据权利要求1所述的半导体封装方法，其中所述至少一个第一级器件和所述至少一个第二级器件中的至少一者还设有至少一个贯通电极。
4.根据权利要求1所述的半导体封装方法，其中所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部中的任一者具有对准焊接凸点的形态且另一者具有与所述对准焊接凸点对应的对准焊盘的形态，或者所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部均具有对准焊接凸点的形态；并且所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部中的任一者具有对准焊接凸点的形态且另一者具有与所述对准焊接凸点对应的对准焊盘的形态，或者所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部均具有对准焊接凸点的形态。
5.根据权利要求1所述的半导体封装方法，其中所述多个第二级互连端子和所述多个转接端子中任一者具有互连凸点的形态且另一者具有互连焊盘的形态，或者所述多个第二级互连端子和所述多个转接端子均具有互连凸点的形态。
6.根据权利要求1所述的半导体封装方法，其中在垂直于所述至少一个第二级器件的所述第二级第一表面的方向上，所述第二级互连端子和所述转接端子的高度之和小于所述第二级第一对准焊接部和所述第二级第二对准焊接部的高度之和，使得所述第二级互连端子和所述转接端子在所述S380中进行所述按压之前彼此间隔开。
7.根据权利要求1所述的半导体封装方法，其中在所述S360中在所述互连层上还形成多个外部互连端子，使得所述多个第一级互连端子和/或所述多个转接端子中的一部分通过所述互连层电连接至所述多个外部互连端子。
8.根据权利要求7所述的半导体封装方法，其中所述多个外部互连端子与所述第二级第二对准焊接部间隔开，使得在所述S380中所述多个第二级器件精确对准至所述第一级组件后，不由所述多个第二级器件在所述互连层上的垂直投影覆盖。
9.根据权利要求1所述的半导体封装方法，其中在所述S380中，在所述至少一个第二级器件与所述第一级组件形成精确对准且所述多个第二级对准焊点仍处于至少部分熔融的状态时，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述多个转接端子分别接合。
10.根据权利要求1所述的半导体封装方法，其中在所述S380中，在所述至少一个第二级器件精确对准并固定至所述第一级组件后，使所述多个第二级对准焊点再次至少部分熔融，且在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连端子和所述多个转接端子分别接合。
11.根据权利要求5所述的半导体封装方法，其中所述互连凸点含有焊锡且所述S380中的将所述多个第二级互连端子和所述多个转接端子分别接合以形成多个互连接合点包括：将所述多个第二级互连端子和所述多个转接端子焊接以形成互连焊点。
12.根据权利要求5所述的半导体封装方法，其中所述互连凸点不包含焊锡且所述S380中的将所述多个第二级互连端子和所述多个转接端子分别接合以形成多个互连接合点包括：对所述多个第二级互连端子和所述转接端子进行热压绑定。
13.根据权利要求1所述的半导体封装方法，其中在所述多个第二级对准焊点和/或所述多个互连接合点至少部分凝固以使所述至少一个第二级器件固定至所述第一级组件后，解除所述按压。
14.一种半导体封装方法，包括：
S410：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连凸点且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，且所述至少一个第二级器件在第二级第一表面上形成有多个第二级互连凸点和多个第二级第一对准焊接部，其中所述多个第二级互连凸点与所述多个第一级互连凸点中的至少一部分分别对应；所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部；
S420：将所述至少一个第一级器件放置在所述载板上，使得所述多个第一级第一对准焊接部与所述多个第一级第二对准焊接部基本对准；
S430：通过对所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部进行焊接来形成多个第一级对准焊点，使得所述至少一个第一级器件精确对准并固定至所述载板；
S440：在所述载板的所述至少一个第一级器件所在侧进行塑封以形成包覆所述至少一个第一级器件的塑封体；
S450：使所述多个第一级互连凸点从所述塑封体暴露，从而形成第一级组件；
S460：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述第一级组件上的多个第二级第二对准焊接部基本对准，其中所述多个第二级第二对准焊接部预先形成在所述第一级组件的暴露所述多个第一级互连凸点的一侧上且与所述多个第二级第一对准焊接部分别对应；
S470：通过对所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部进行焊接来形成多个第二级对准焊点，使得所述至少一个第二级器件精确对准至所述第一级组件，且在所述多个第二级对准焊点至少部分熔融的状态下，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点与对应的第一级互连凸点分别接合以形成多个互连接合点；以及
S480：解除所述按压。
15.根据权利要求14所述的半导体封装方法，其中所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部中的任一者具有对准焊接凸点的形态且另一者具有与所述对准焊接凸点对应的对准焊盘的形态，或者所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部均具有对准焊接凸点的形态；并且所述多个第二级第一对准焊接部和所述多个第二级第二对准焊接部中的至少一者具有对准焊接凸点的形态。
16.根据权利要求14所述的半导体封装方法，其中所述多个第二级互连凸点与所述多个第一级互连凸点分别对应。
17.根据权利要求14所述的半导体封装方法，其中所述多个第二级互连凸点和所述多个第二级第一对准焊接部一起作为所述至少一个第二级器件的所述第二级第一表面上的多个第二级互连端子，且与所述多个第一级互连凸点分别对应。
18.根据权利要求16所述的半导体封装方法，其中在所述S450和所述S460之间还包括：在所述第一级组件的暴露所述多个第一级互连凸点的一侧上形成所述多个第二级第二对准焊接部。
19.根据权利要求16所述的半导体封装方法，其中所述第二级第一对准焊接部具有对准焊接凸点的形态，且在所述S410中所述第一级器件在所述第一级第一表面上还形成有具有对准焊接凸点的形态的所述多个第二级第二对准焊接部。
20.根据权利要求17所述的半导体封装方法，其中所述第二级第一对准焊接部具有对准焊接凸点的形态，且在所述S460中将所述多个第一级互连凸点中与所述多个第二级第一对准焊接部分别对应的一部分作为所述多个第二级第二对准焊接部。
21.根据权利要求17所述的半导体封装方法，其中在所述S450和所述S460之间还包括：在所述多个第一级互连凸点中与所述多个第二级第一对准焊接部分别对应的一部分上分别形成具有对准焊接凸点的形态的所述多个第二级第二对准焊接部。
22.根据权利要求14所述的半导体封装方法，其中所述至少一个第一级器件和所述至少一个第二级器件中至少一者包括半导体器件和互连板中的至少一者，所述互连板为转接板或基板。
23.根据权利要求14所述的半导体封装方法，其中所述至少一个第一级器件和所述至少一个第二级器件中的至少一者还设有至少一个贯通电极。
24.根据权利要求14所述的半导体封装方法，其中在垂直于所述至少一个第二级器件的所述第二级第一表面的方向上，所述第二级互连凸点的高度小于所述第二级第一对准焊接部和所述第二级第二对准焊接部的高度之和，使得所述第一级互连凸点和所述第二级互连凸点在所述S470中进行所述按压之前彼此间隔开。
25.根据权利要求14所述的半导体封装方法，其中在所述S470中，在所述至少一个第二级器件与所述第一级组件形成精确对准且所述多个第二级对准焊点仍处于至少部分熔融的状态时，在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点和对应的第一级互连凸点分别接合。
26.根据权利要求14所述的半导体封装方法，其中在所述S470中，在所述至少一个第二级器件精确对准并固定至所述第一级组件后，使所述第二级对准焊点再次至少部分熔融，且在将所述至少一个第二级器件和所述第一级组件朝向彼此按压的同时将所述多个第二级互连凸点和对应的第一级互连凸点分别接合。
27.根据权利要求14所述的半导体封装方法，其中所述第一级互连凸点和所述第二级互连凸点中的至少一者含有焊锡且所述S470中的将所述多个第二级互连凸点和对应的第一级互连凸点分别接合以形成多个互连接合点包括：将所述多个第二级互连凸点和对应的第一级互连凸点分别焊接以形成互连焊点。
28.根据权利要求14所述的半导体封装方法，其中所述第一级互连凸点和所述第二级互连凸点均不包含焊锡且所述S470中的将所述多个第二级互连凸点和对应的第一级互连凸点分别接合以形成多个互连接合点包括：对所述多个第二级互连凸点和对应的第一级互连凸点进行热压绑定。
29.根据权利要求14所述的半导体封装方法，其中在所述多个第二级对准焊点和/或所述多个互连接合点至少部分凝固以使所述至少一个第二级器件固定至所述第一级组件后，解除所述按压。
30.一种半导体组件，所述半导体组件是通过如权利要求1至权利要求29中的任一项所述的半导体封装方法进行封装的。
31.一种电子设备，包含如权利要求30所述的半导体组件。
CN202110198874.2A 2021-02-22 2021-02-22 半导体封装方法、半导体组件以及包含其的电子设备 Active CN113078147B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110198874.2A CN113078147B (zh) 2021-02-22 2021-02-22 半导体封装方法、半导体组件以及包含其的电子设备
KR1020210181203A KR20220121166A (ko) 2021-02-22 2021-12-17 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
TW111104536A TWI821899B (zh) 2021-02-22 2022-02-08 半導體封裝方法、半導體元件以及包含其的電子設備
TW112142066A TW202414627A (zh) 2021-02-22 2022-02-08 半導體封裝方法、半導體組件以及包含其的電子設備
US17/676,700 US20220271002A1 (en) 2021-02-22 2022-02-21 Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110198874.2A CN113078147B (zh) 2021-02-22 2021-02-22 半导体封装方法、半导体组件以及包含其的电子设备

Publications (2)

Publication Number Publication Date
CN113078147A true CN113078147A (zh) 2021-07-06
CN113078147B CN113078147B (zh) 2023-08-15

Family

ID=76609433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110198874.2A Active CN113078147B (zh) 2021-02-22 2021-02-22 半导体封装方法、半导体组件以及包含其的电子设备

Country Status (3)

Country Link
KR (1) KR20220121166A (zh)
CN (1) CN113078147B (zh)
TW (2) TWI821899B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837796B (zh) * 2021-09-01 2024-04-01 美商美光科技公司 經塗佈聚合物的半導體裝置及混合接合以形成半導體組件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284524A (ja) * 2000-01-28 2001-10-12 Toshiba Corp 電力用半導体モジュール
WO2002049103A2 (en) * 2000-12-15 2002-06-20 Intel Corporation Microelectronic package having bumpless laminated interconnection layer
US20030043316A1 (en) * 2000-11-29 2003-03-06 International Business Machines Corporation Three level stacked reflective display
KR20130033808A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 반도체 패키지 및 그 제조방법
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
CN104505351A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构的制备方法
US20190139901A1 (en) * 2016-09-19 2019-05-09 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123722A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284524A (ja) * 2000-01-28 2001-10-12 Toshiba Corp 電力用半導体モジュール
US20030043316A1 (en) * 2000-11-29 2003-03-06 International Business Machines Corporation Three level stacked reflective display
WO2002049103A2 (en) * 2000-12-15 2002-06-20 Intel Corporation Microelectronic package having bumpless laminated interconnection layer
KR20130033808A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 반도체 패키지 및 그 제조방법
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
CN104505351A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构的制备方法
US20190139901A1 (en) * 2016-09-19 2019-05-09 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837796B (zh) * 2021-09-01 2024-04-01 美商美光科技公司 經塗佈聚合物的半導體裝置及混合接合以形成半導體組件

Also Published As

Publication number Publication date
TWI821899B (zh) 2023-11-11
KR20220121166A (ko) 2022-08-31
TW202234535A (zh) 2022-09-01
CN113078147B (zh) 2023-08-15
TW202414627A (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US20120077312A1 (en) Flip-chip bonding method to reduce voids in underfill material
US20150048493A1 (en) Semiconductor package and method of manufacturing the same
TWI821899B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN112420531B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
TWI793933B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
TWI792791B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN112992699B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
CN112420528B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US20220271002A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US11955396B2 (en) Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US20220208708A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220230986A1 (en) Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
US20230098054A1 (en) Electronic substrate stacking
CN117810101A (zh) 半导体封装方法、半导体组件及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant