KR20130122911A - 전자 장치의 제조 방법 및 전자 부품 탑재 장치 - Google Patents

전자 장치의 제조 방법 및 전자 부품 탑재 장치 Download PDF

Info

Publication number
KR20130122911A
KR20130122911A KR1020130040948A KR20130040948A KR20130122911A KR 20130122911 A KR20130122911 A KR 20130122911A KR 1020130040948 A KR1020130040948 A KR 1020130040948A KR 20130040948 A KR20130040948 A KR 20130040948A KR 20130122911 A KR20130122911 A KR 20130122911A
Authority
KR
South Korea
Prior art keywords
electronic component
stage
temperature
mounting head
heater
Prior art date
Application number
KR1020130040948A
Other languages
English (en)
Other versions
KR102004864B1 (ko
Inventor
요시타다 히가시자와
고스케 고바야시
유키노리 하타야마
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20130122911A publication Critical patent/KR20130122911A/ko
Application granted granted Critical
Publication of KR102004864B1 publication Critical patent/KR102004864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0004—Resistance soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/082—Flux dispensers; Apparatus for applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0061—Tools for holding the circuit boards during processing; handling transport of printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7901—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81098—Cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1115—Resistance heating, e.g. by current through the PCB conductors or through a metallic mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

본 발명은 일 매의 하측 전자 부품의 평면 상에 복수의 상측 전자 부품을 순차 접합하는 방법에서 사용되는 전자 부품 탑재 장치에 있어서, 전자 부품을 신뢰성 좋게 탑재하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 복수의 스테이지부(20a∼20c)가 획정된 스테이지(20)와 복수의 스테이지부(20a∼20c)에 각각 설치되어, 독립적으로 제어할 수 있는 제 1 히터(22a∼22c)와, 스테이지(20)의 상방에 배치된 탑재 헤드(40)와, 탑재 헤드(40)에 설치된 제 2 히터(22x)를 포함한다.

Description

전자 장치의 제조 방법 및 전자 부품 탑재 장치{METHOD OF MANUFACTURING ELECTRONIC DEVICE, AND ELECTRONIC COMPONENT MOUNTING DEVICE}
본 발명은 전자 장치의 제조 방법 및 전자 부품 탑재 장치에 관한 것이다.
최근의 전자 기기의 발달에 수반하여, 전자 기기에 사용되는 반도체 장치는 소형화 및 고성능화 등이 요구되고 있다. 이에 대응하기 위해서, 배선 기판 등이 적층된 구조를 갖는 반도체 장치가 실용화되어 있다.
그러한 반도체 장치의 일례에서는, 반도체 칩이 실장된 하측 배선 기판 상에, 땜납 전극을 구비한 상측 배선 기판이 배치되며, 리플로우 가열에 의해 하측 배선 기판 및 상측 배선 기판이 땜납 전극을 사이에 두고 전기적으로 접속된다.
일본국 특개2007-288228호 공보
후술하는 예비적 사항란에서 설명하는 바와 같이, 전자 장치의 제조 방법에는 일 매의 하측 기판의 평면 상에 복수의 상측 기판을 순차 리플로우 가열해서 땜납 접합하는 방법이 있다. 이 방법에서는, 2번째의 상측 기판을 하측 기판 상에 접속할 때에, 실장 완료된 1번째의 상측 기판의 땜납 전극이 재(再)리플로우되지 않도록, 스테이지의 온도를 리플로우 온도보다 상당히 내려서 설정할 필요가 있다.
이 온도차에 의해, 하측 기판과 상측 기판 사이에서 열팽창 차에 의해 강한 열응력이 발생하고, 기판에 휘어짐이 발생하기 쉬우며, 전기 접속의 충분한 신뢰성이 얻어지지 않는 문제가 있다.
일 매의 하측 전자 부품의 평면 상에 복수의 상측 전자 부품을 순차 접합하는 방법을 포함하는 전자 장치의 제조 방법 및 전자 부품 탑재 장치에 있어서, 전자 부품을 신뢰성 좋게 탑재하는 것을 목적으로 한다.
이하의 개시의 일 관점에 따르면, 복수의 스테이지부가 획정(劃定)되어, 상기 복수의 스테이지부에 독립적으로 제어할 수 있는 히터를 각각 구비한 스테이지와, 상기 스테이지의 상방에 배치되며, 히터를 구비한 탑재 헤드를 갖는 전자 부품 탑재 장치가 제공된다.
또한, 그 개시의 다른 관점에 의하면, 복수의 스테이지부가 획정되며, 상기 복수의 스테이지부에 독립적으로 제어할 수 있는 히터를 각각 구비한 스테이지와, 상기 스테이지의 상방에 배치되며, 히터를 구비한 탑재 헤드를 갖는 전자 부품 탑재 장치를 사용하여, 상기 스테이지 상에 하측 전자 부품을 배치함과 함께, 상기 탑재 헤드에 제 1 상측 전자 부품을 고정하는 공정과, 제 1의 상기 스테이지부 상의 상기 하측 전자 부품 상에, 상기 탑재 헤드에 고정된 상기 제 1 상측 전자 부품을 배치하고, 상기 제 1 스테이지부의 히터 및 상기 탑재 헤드의 히터에 의해 상기 하측 전자 부품 및 상기 제 1 상측 전자 부품을 제 1 온도로 가열하고, 가압한 상태에서 상기 제 1 온도보다 낮은 제 2 온도로 냉각함으로써, 상기 하측 전자 부품의 전극과 상기 제 1 상측 전자 부품의 전극을 접속하는 공정과, 상기 제 1 상측 전자 부품으로부터 상기 탑재 헤드를 분리하며, 상기 탑재 헤드에 제 2 상측 전자 부품을 고정하는 공정과, 상기 제 1 스테이지부를 상기 제 1 온도보다 낮은 제 2 온도로 설정한 상태에서, 제 2의 상기 스테이지부 상의 상기 하측 전자 부품 상에, 상기 탑재 헤드에 고정된 제 2 상측 전자 부품을 배치하고, 상기 제 2 스테이지부의 히터 및 상기 탑재 헤드의 히터에 의해 상기 하측 전자 부품 및 상기 제 2 상측 전자 부품을 상기 제 1 온도로 가열하고, 가압한 상태에서 상기 제 1 온도보다 낮은 제 2 온도로 냉각함으로써, 상기 하측 전자 부품의 전극과 상기 제 2 상측 전자 부품의 전극을 접속하는 공정을 갖는 전자 장치의 제조 방법이 제공된다.
이하의 개시에 따르면, 전자 부품 탑재 장치는 스테이지에 획정된 복수의 스테이지부에 독립적으로 제어할 수 있는 히터가 각각 설치되어 있다.
전자 장치의 제조 방법에는, 일 매의 하측 전자 부품의 평면 상에 복수의 상측 전자 부품을 리플로우 가열해서 순차 접속하는 방법이 있다. 이 전자 부품 탑재 장치를 사용함으로써, 제 1 스테이지부 상의 실장 완료된 제 1 상측 전자 부품을 그 전극이 리플로우되지 않는 온도로 내린 상태에서, 제 2 스테이지부 상의 하측 전자 부품 및 제 2 상측 전자 부품을 동일 온도로 리플로우 가열할 수 있다.
이에 따라, 하측 전자 부품과 상측 전자 부품 사이에서 실장시의 온도차가 없어지기 때문에, 열팽창 차에 의한 열응력이 발생하기 어려워지고, 기판에 휘어짐이 발생하는 것이 방지되어, 전기 접속의 신뢰성이 향상된다.
도 1의 (a)∼도 1의 (c)는 예비적 사항에 따른 전자 장치의 제조 방법을 나타내는 단면도(그 1).
도 2의 (a)∼도 2의 (c)는 예비적 사항에 따른 전자 장치의 제조 방법을 나타내는 단면도(그 2).
도 3의 (a)는 실시형태의 전자 부품 탑재 장치를 나타내는 단면도, 도 3의 (b)는 실시형태의 전자 부품 탑재 장치를 나타내는 평면도.
도 4의 (a)는 도 3의 (a)의 전자 부품 탑재 장치의 스테이지의 형상을 나타내는 단면도, 도 4의 (b)는 도 4의 (a)의 스테이지에 설치된 펄스 히터를 나타내는 단면도.
도 5는 도 3의 (a)의 전자 부품 탑재 장치의 탑재 헤드의 형상을 나타내는 단면도.
도 6은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 1).
도 7은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 2).
도 8은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 3).
도 9의 (a) 및 도 9의 (b)는 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 4).
도 10은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 5).
도 11은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 6).
도 12는 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 7).
도 13은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 8).
도 14는 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 9).
도 15는 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 10).
도 16은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 11).
도 17의 (a)∼도 17의 (c)는 실시형태의 전자 장치의 제조 방법을 나타내는 단면도(그 12).
이하, 실시형태에 관하여 첨부한 도면을 참조해서 설명한다.
실시형태를 설명하기 전에, 기초가 되는 예비적 사항에 관하여 설명한다. 예비적 사항에서는, 일 매의 하측 기판의 평면 상에 복수의 상측 기판을 땜납 접합에 의해 순차 접속할 경우의 문제점에 관하여 설명한다.
예비적 사항에 관계되는 전자 부품 탑재 장치는, 도 1의 (a)에 나타내는 바와 같이 스테이지(100)와 탑재 헤드(200)를 구비하고 있다. 스테이지(100)에는, 철-크롬 알루미늄계 또는 니켈-크롬계 등의 전열선(120)이 감겨서 배치되어 있고, 전열선(120)에 전류를 흘려 보냄으로써 저항 가열에 의해 발열한다. 이에 따라, 스테이지(100)의 전체가 일체적으로 가열되어서, 그 위에 배치되는 워크를 필요로 하는 온도로 가열할 수 있다.
또한, 탑재 헤드(200)에도 마찬가지인 전열선(220)이 설치되어 있어, 탑재 헤드(200)에 흡착되는 워크를 필요로 하는 온도로 가열할 수 있다.
그리고, 도 1의 (b)에 나타내는 바와 같이, 스테이지(100) 상에 하측 기판(300)을 배치하고, 전열선(120)에 전류를 흘려 보내서 하측 기판(300)을 가열한다. 이때, 하측 기판(300)의 가열 온도는 땜납이 리플로우되지 않는 정도인 200℃ 이하로 설정된다.
후술하는 바와 같이, 하측 기판(300)의 평면 상에 복수의 상측 기판이 리플로우 납땜에 의해 순차 접속되기 때문에, 실장 완료된 최초의 상측 기판의 땜납 전극이 재리플로우되지 않도록 하기 위함이다.
이어서, 도 1의 (c)에 나타내는 바와 같이, 한쪽의 면에 땜납 전극(420)을 구비한 제 1 상측 기판(400)의 다른 쪽의 면을 탑재 헤드(200)에 흡착시킨다. 또한, 하측 기판(300) 상에 플럭스(도시 생략)를 도포함과 함께, 제 1 상측 기판(400)의 땜납 전극(420)에 플럭스(도시 생략)를 부착시킨다.
계속해서, 도 2의 (a)에 나타내는 바와 같이, 제 1 상측 기판(400)의 땜납 전극(420)이 하측 기판(300)의 접속 전극(도시 생략) 상에 배치되도록 위치 맞춤을 행하고, 탑재 헤드(200)를 하측 기판(300) 상에 가압해서 배치한다.
이어서, 탑재 헤드(200)의 전열선(220)에 전류를 흘려 보내서 제 1 상측 기판(400)을 280℃ 정도에서 가열함으로써, 제 1 상측 기판(400)의 땜납 전극(420)을 리플로우시킨다.
그 후에, 탑재 헤드(200)의 전열선(220)에 흘려 보내고 있었던 전류를 차단하고, 제 1 상측 기판(400)을 탑재 헤드(200)로 가압한 상태에서, 자연 방열에 의해 제 1 상측 기판(400)을 200℃ 이하의 온도가 될 때까지 냉각한다.
이에 따라, 제 1 상측 기판(400)이 땜납 전극(420)을 사이에 두고 하측 기판(300)의 접속 전극(도시 생략)에 전기적으로 접속된다.
그 후에, 도 2의 (b)에 나타내는 바와 같이 탑재 헤드(200)를 상측으로 들어 올려서 제 1 상측 기판(400)으로부터 분리한다. 이어서, 도 2의 (c)에 나타내는 바와 같이, 마찬가지인 방법으로 탑재 헤드(200)에 흡착시킨 제 2 상측 기판(400a)을 하측 기판(300) 상에 배치하고, 탑재 헤드(200)의 전열선(220)에 전류를 흘려 보내서 280℃ 정도의 온도로 리플로우 가열을 행한다. 이에 따라, 제 2 상측 기판(400a)이 땜납 전극(420)을 사이에 두고 하측 기판(300)의 접속 전극(도시 생략)에 접속된다.
이때, 실장 완료된 제 1 상측 기판(400)의 땜납 전극(420)이 재리플로우되지 않도록, 스테이지(100)의 온도는 200℃ 이하로 설정되어 있다. 실장 완료된 제 1 상측 기판(400)의 땜납 전극(420)이 재리플로우되면, 접합부에서 박리가 발생하는 경우가 있어, 전기 접속의 충분한 신뢰성이 얻어지지 않게 되기 때문이다.
이상과 같이, 제 1, 제 2 상측 기판(400, 400a)을 하측 기판(300)에 접속할 때에, 하측 기판(300)의 온도가 200℃ 이하로 설정되고, 상측 기판(400)의 온도가 280℃ 정도로 설정된다.
이렇게 리플로우 가열할 때에는, 하측 기판(300)과 제 1, 제 2 상측 기판(400, 400a) 사이에서 상당한 온도차가 발생한 상태가 된다. 이 때문에, 하측 기판(300)과 제 1, 제 2 상측 기판(400, 400a) 사이에서 열팽창 차에 의해 강한 열응력이 발생하고, 기판에 휘어짐이 발생하기 쉬워, 전기 접속의 충분한 신뢰성이 얻어지지 않는 문제가 있다.
또한, 탑재 헤드(200)는 전열선(220)에 연속해서 전류를 흘려 보내서 가열을 행하기 때문에, 소정의 가열 온도까지 승온하고, 온도를 제어할 때에 시간이 걸린다. 또한, 제 1, 제 2 상측 기판(400, 400a)을 자연 방열로 냉각하기 때문에, 땜납을 경화시킬 때에도 시간이 걸린다. 이 때문에, 제조에 따른 택트 시간이 오래 걸려, 생산 효율이 낮다는 과제가 있다.
이하에 설명하는 실시형태의 전자 부품 탑재 장치를 사용함으로써, 전술한 문제를 해소할 수 있다.
(실시형태)
도 3∼도 5는 실시형태의 전자 부품 탑재 장치를 설명하기 위한 도면, 도 6∼도 17은 실시형태의 전자 장치의 제조 방법을 나타내는 단면도이다.
도 3의 (a)의 단면도에 나타내는 바와 같이, 실시형태의 전자 부품 탑재 장치(1)는 저부 케이스(10a), 측벽 케이스(10b) 및 천장 케이스(10c)를 갖는 케이스(10)를 구비하고, 이에 의해 처리실(CH)이 형성되어 있다.
도 3의 (b)의 평면도를 동시에 참조하면, 처리실(CH)의 저부 케이스(10a) 위에 지지 부재(12)가 배치되어 있고, 지지 부재(12) 위에 스테이지(20)가 설치되어 있다. 스테이지(20)는 제 1 스테이지부(20a), 제 2 스테이지부(20b) 및 제 3 스테이지부(20c)를 구비하고 있다.
제 1∼제 3 스테이지부(20a∼20c)는 분할된 상태에서 접합되어 있어도 되고, 연결되어 있어도 되며, 스테이지(20)에 복수의 스테이지부가 획정되어 있으면 된다. 또한. 복수의 스테이지부의 개수는 임의로 설정할 수 있다. 스테이지(20)는 구동 장치(도시 생략)에 접속되어 있고, 지지 부재(12) 상에서 수평 방향으로 이동할 수 있다.
또한, 전자 부품 탑재 장치(1)는 천장 케이스(10c)에 플럭스 전사용 헤드(30)와 탑재 헤드(40)를 구비하고 있다. 플럭스 전사용 헤드(30) 및 탑재 헤드(40)의 각 선단면에는 워크를 진공 흡착으로 고정하기 위한 다수의 흡인구(도시 생략)가 각각 형성되어 있다. 플럭스 전사용 헤드(30) 및 탑재 헤드(40)는 구동 장치(도시 생략)에 각각 접속되어 있고, 수직 방향으로 이동할 수 있다.
또한, 전자 부품 탑재 장치(1)는 스테이지(20)의 가로 방향의 지지 부재(12) 상에는 플럭스(32a)가 들어간 플럭스 테이블(32)을 구비하고 있다. 플럭스 테이블(32)은 구동 장치(도시 생략)에 접속되어 있고, 지지 부재(12) 상에서 수평 방향으로 이동할 수 있다.
또한, 전자 부품 탑재 장치(1)는 천장 케이스(10c)에 제 1 얼라인먼트 카메라(34)를 구비하고, 지지 부재(12) 상에 제 2 얼라인먼트 카메라(36)를 구비하고 있다. 제 1 얼라인먼트 카메라(34)에 의해 스테이지(20) 상에 배치되는 워크의 제 1 위치 맞춤 마크가 촬상된다.
또한, 제 2 얼라인먼트 카메라(36)에 의해 플럭스 전사용 헤드(30) 및 탑재 헤드(40)에 고정되는 워크의 제 2 위치 맞춤 마크가 촬상된다. 제 2 얼라인먼트 카메라(36)는 구동 장치(도시 생략)에 접속되어 있고, 지지 부재(12) 상에서 수평 방향으로 이동할 수 있다.
이렇게 하여, 스테이지(20) 상의 워크의 제 1 위치 맞춤 마크와 플럭스 전사용 헤드(30) 또는 탑재 헤드(40)에 고정되는 워크의 제 2 위치 맞춤 마크를 촬상함에 의거하여, 위치 맞춤을 행해서 스테이지(20)의 좌표를 결정한다.
다음으로, 도 3의 (a) 및 (b)의 전자 부품 탑재 장치(1)의 스테이지(20) 및 탑재 헤드(40)에 관하여 더욱 상세하게 설명한다. 도 4의 (a)에는, 도 3의 (a)의 스테이지(20)가 확대되어 그려져 있다. 도 4의 (a)에 나타내는 바와 같이, 스테이지(20)의 제 1 스테이지부(20a)에는 제 1 펄스 히터(22a)가 설치되어 있고, 제 1 펄스 히터(22a)는 제 1 배선 경로(W1)에 의해 펄스 전원(25)에 접속되어 있다.
또한 마찬가지로, 스테이지(20)의 제 2 스테이지부(20b)에는 제 2 펄스 히터(22b)가 설치되어 있고, 제 2 펄스 히터(22b)는 제 2 배선 경로(W2)에 의해 펄스 전원(25)에 접속되어 있다. 또한, 마찬가지로 스테이지(20)의 제 3 스테이지부(20c)에는 제 3 펄스 히터(22c)가 설치되어 있고, 제 3 펄스 히터(22c)는 제 3 배선 경로(W3)에 의해 펄스 전원(25)에 접속되어 있다.
도 4의 (b)에 나타내는 바와 같이, 제 1 펄스 히터(22a)는 평판 형상의 전열판(24)이 열 전도도가 높은 세라믹스부(26)로 피복된 구조를 갖고, 전열판(24)에 제 1 배선 경로(W1)가 접속되어 있다.
제 1 펄스 히터(22a)의 전열판(24)은 저항값이 높고 발열하기 쉬운 텅스텐 또는 몰리브덴 등의 금속으로 형성된다. 제 2, 제 3 스테이지부(20b, 20c)의 제 2, 제 3 펄스 히터(22b, 22c)에 있어서도, 제 1 스테이지부(20a)의 제 1 펄스 히터(22a)와 동일한 구조를 갖는다.
제 1∼제 3 스테이지부(20a∼20c)에 설치된 제 1∼제 3 펄스 히터(22a∼22c)는 독립적으로 제어하는 것이 가능하다. 이에 따라, 제 1∼제 3 스테이지부(20a∼20c) 중, 어느 하나를 부분적으로 가열할 수 있다. 또는, 제 1∼제 3 스테이지부(20a∼20c) 중 2개 이상을 동시에 가열할 수 있음은 물론이다.
펄스 전원(25)으로부터 전열판(24)에 펄스 전류를 공급함으로써, 신속히 설정 온도로 승온할 수 있음과 함께, 정밀한 온도 제어가 가능해진다.
도 4의 (a)의 예에서는, 제 1 스테이지부(20a)에 하나의 제 1 펄스 히터(22a)가 설치되어 있지만, 제 1 스테이지부(20a)의 영역 내에 복수의 펄스 히터를 분할해서 배치해도 된다.
이에 따라, 제 1 스테이지부(20a)의 평면 영역 내에 있어서, 원하는 영역을 부분적으로 가열하는 것도 가능해진다. 제 2, 제 3 스테이지부(20b, 20c)에 있어서도 마찬가지로, 그 평면 영역에서 펄스 히터를 분할해서 배치해도 된다.
또한, 제 1 스테이지부(20a)의 표면에는 복수의 홈부(23a)가 형성되어 있고, 그 저부(底部)에 공기 공급 경로(23b)가 연통해서 형성되어 있다. 제 1 스테이지부(20a)의 하면에는 공기 공급 경로(23b)의 입구(E)가 설치되어 있다. 공기 공급 경로(23b)는 하나의 입구(E)로부터 분기(分岐)되어 배치되어 있다.
제 2, 제 3 스테이지부(20b, 20c)에 있어서도, 제 1 스테이지부(20a)와 마찬가지로 홈부(23a) 및 그 저부에 연통하는 공기 공급 경로(23b)가 형성되어 있다.
또한, 제 1∼제 3 스테이지부(20a∼20c) 상에는 전열 시트(28)가 형성되어 있다. 전열 시트(28)로서는 높은 열전도율을 갖는 질화알루미늄(AlN) 등이 사용된다.
그리고, 제 1 스테이지부(20a)의 하면의 공기 공급 경로(23b)의 입구(E)로부터 공기 공급 경로(23b)를 통과해서 홈부(23a)에 냉각용 압축 공기가 공급된다. 홈부(23a)에 공급된 압축 공기에 의해 전열 시트(28)를 통해서 워크가 냉각된다. 냉각용 압축 공기는 제 1 스테이지부(20a)의 표면과 전열 시트(28)의 극간으로부터 외부로 방출된다.
이렇게, 실시형태의 전자 부품 탑재 장치(1)는, 제 1∼제 3 스테이지부(20a∼20c)가 제 1∼제 3 펄스 히터(22a∼22c)를 각각 독립적으로 구비하고 있어, 워크에 대하여 고속 승온을 행할 수 있다.
또한, 스테이지(20)의 제 1∼제 3 스테이지부(20a∼20c)는 압축 공기를 공급해서 냉각하기 위한 공기 공급 경로(23b) 및 그것에 연통하는 홈부(23a)를 각각 독립적으로 구비하고 있어, 워크에 대하여 고속 냉각을 행할 수 있다.
예를 들면, 제 1 스테이지부(20a)를 100℃로 설정해 두고, 250℃로 승온할 경우는 10초 정도로 행할 수 있다. 또한 반대로, 제 1 스테이지부(20a)를 250℃에서 100℃까지 강온할 경우는 20초 정도로 행할 수 있다.
도 5에는, 도 3의 (a)의 탑재 헤드(40)가 확대되어 그려져 있다. 도 5에 나타내는 바와 같이, 탑재 헤드(40)에도 마찬가지인 펄스 히터(22x)가 구비되어 있고, 펄스 히터(22x)는 배선 경로(W)에 의해 펄스 전원(25)에 접속되어 있다. 또한, 탑재 헤드(40)의 선단면에는 AlN 등으로 형성되는 전열 시트(28a)가 형성되어 있다.
또한, 전술한 플럭스 전사용 헤드(30)에 관하여는, 플럭스를 전사할 때에는 가열을 행하지 않기 때문에, 펄스 히터를 설치할 필요는 없다.
다음으로, 본 실시형태의 전자 부품 탑재 장치(1)를 사용해서, 하측 전자 부품에 복수의 상측 전자 부품을 땜납 접합에 의해 순차 접속하는 방법에 관하여 설명한다.
도 6에 나타내는 바와 같이, 우선 하측 전자 부품(2)을 준비한다. 하측 전자 부품(2)은 배선 기판(50) 상에 반도체 칩(60)이 실장된 구조를 갖는다. 배선 기판(50)에서는 절연 기판(52)에 그 두께 방향으로 관통하는 관통 전극(TE)이 형성되어 있다. 절연 기판(52)은 폴리이미드 필름 등으로 형성되는 플렉서블 기판이어도 되고, 글래스에폭시 수지 등으로 이루어지는 리지드 기판이어도 된다.
절연 기판(52)의 양면 측에는 관통 전극(TE)을 사이에 두고 상호 접속되는 배선층이 각각 형성되어 있고, 배선층의 접속 전극(CE)이 도시되어 있다. 접속 전극(CE)의 일례로서는, 도 6의 부분 확대 단면도에 나타내는 바와 같이 금(Au)층(54) 상에 도금에 의해 땜납층(56)이 형성된 적층 구조가 채용된다.
그리고, 배선 기판(50)의 상면 측의 접속 전극(CE)에 반도체 칩(60)의 범프 전극(62)이 플립 칩 접속되어 있다. 또한, 반도체 칩(60)의 하측의 극간에 언더 필 수지(64)가 충전되어 있다.
이어서, 도 7에 나타내는 바와 같이, 전술한 전자 부품 탑재 장치(1)의 스테이지(20) 상의 전열 시트(28) 상에, 도 6의 하측 전자 부품(2)을 배치한다. 하측 전자 부품(2)은 제 1∼제 3 스테이지부(20a∼20c)에 걸쳐 배치된다. 이 때, 제 1∼제 3 스테이지부(20a∼20c)의 펄스 히터(22a∼22c)는 땜납이 리플로우되지 않는 온도, 예를 들면 100℃ 정도로 설정되어 있다.
계속해서, 도 8에 나타내는 바와 같이, 도 3의 (a)의 전자 부품 탑재 장치(1)의 플럭스 전사용 헤드(30)에 제 1 상측 전자 부품(3a)을 진공 흡착에 의해 고정한다. 제 1 상측 전자 부품(3a)에서는, 절연 기판(70)의 양면 측에 형성된 배선층(72)이 관통 전극(TE)을 사이에 두고 상호 접속되어 있다. 그리고, 절연 기판(70)의 하면 측의 배선층(72)의 접속부에 범프 형상의 땜납 전극(SE)이 형성되어 있다.
플럭스 전사용 헤드(30)에 제 1 상측 전자 부품(3a)의 땜납 전극(SE)이 설치된 면과 반대면이 고정된다.
이어서, 제 1 상측 전자 부품(3a)의 땜납 전극(SE)으로부터 하측 전자 부품(2)의 접속 전극(CE)에 플럭스를 전사하기 위한 위치 맞춤을 행한다. 우선, 도 3의 (a)의 제 1 얼라인먼트 카메라(34)에 의해, 제 1 스테이지부(20a) 상의 하측 전자 부품(2)의 위치 맞춤 마크를 촬상한다. 또한, 도 3의 (a)의 제 2 얼라인먼트 카메라(36)에 의해, 플럭스 전사용 헤드(30)에 고정된 제 1 상측 전자 부품(3a)의 위치 맞춤 마크를 촬상한다.
이에 의거하여, 하측 전자 부품(2)과 제 1 상측 전자 부품(3a)의 위치 맞춤된 좌표가 구해져서 스테이지(20)가 그 위치에 배치된다.
이어서, 도 9의 (a)에 나타내는 바와 같이, 도 3의 (a)의 플럭스 테이블(32)을 수평 방향으로 이동시키고, 플럭스 전사용 헤드(30)에 고정된 제 1 상측 전자 부품(3a)의 땜납 전극(SE)을 플럭스 테이블(32) 내의 플럭스(32a)에 가압한다. 이에 따라, 도 9의 (b)에 나타내는 바와 같이, 플럭스 전사용 헤드(30)를 끌어 올리면, 제 1 상측 전자 부품(3a)의 땜납 전극(SE)에 플럭스(32a)가 전사된다.
계속해서, 도 10에 나타내는 바와 같이, 플럭스 전사용 헤드(30)에 고정된 제 1 상측 전자 부품(3a)의 땜납 전극(SE)을 제 1 스테이지부(20a) 상의 하측 전자 부품(2)의 접속 전극(CE)에 가압해서 배치한다.
그 후에, 도 11에 나타내는 바와 같이, 플럭스 전사용 헤드(30)를 끌어 올리면, 제 1 상측 전자 부품(3a)의 땜납 전극(SE)에 부착된 플럭스(32a)가 하측 전자 부품(2)의 접속 전극(CE)에 전사된다.
이렇게 하여, 제 1 상측 전자 부품(3a)의 땜납 전극(SE) 및 하측 전자 부품(2)의 접속 전극(CE)에 플럭스(32a)를 부착시킨다.
플럭스(32a)는 120℃∼150℃ 정도의 온도로 가열되면 증발하는 특성을 갖는다. 이 때문에, 본 실시형태에서는 가열 수단을 갖지 않는 플럭스 전사용 헤드(30)를 사용함으로써, 플럭스(32)가 증발하지 않고, 제 1 상측 전자 부품(3a)의 땜납 전극(SE) 및 하측 전자 부품(2)의 접속 전극(CE)에 안정되게 플럭스(32a)를 부착시킬 수 있다.
또한, 전자 부품 탑재 장치(1)는 반드시 플럭스 전사 헤드(30)를 구비하고 있을 필요는 없으며, 스프레이 도포 등의 그 외의 방법으로 플럭스를 형성하는 것도 가능하다.
이어서, 도 12에 나타내는 바와 같이, 제 1 상측 전자 부품(3a)으로부터 플럭스 전사용 헤드(30)를 분리하고, 탑재 헤드(40)의 전열 시트(28a) 상에 제 1 상측 전자 부품(3a)을 진공 흡착에 의해 고정한다. 이 시점에서는, 제 1 상측 전자 부품(3a)의 땜납 전극(SE)에 부착된 플럭스(32a)가 증발하지 않도록, 탑재 헤드(40)의 펄스 히터(22x)의 온도를 100℃ 정도로 설정해 둔다.
또한, 하측 전자 부품(2)과 제 1 상측 전자 부품(3a)을 접합하기 위한 위치 맞춤을 행한다. 도 3의 (a)의 제 1 얼라인먼트 카메라(34)에 의해 제 1 스테이지부(20a) 상의 하측 전자 부품(2)의 위치 맞춤 마크를 촬상한다. 또한, 도 3의 (a)의 제 2 얼라인먼트 카메라(36)에 의해 제 1 상측 전자 부품(3a)의 위치 맞춤 마크를 촬상한다. 이에 의거하여, 스테이지(20)가 위치 맞춤된 좌표의 위치에 배치된다.
이어서, 도 13에 나타내는 바와 같이 탑재 헤드(40)에 고정된 제 1 상측 전자 부품(3a)을 제 1 스테이지부(20a) 상의 하측 전자 부품(2)에 가압해서 배치한다. 이에 따라, 제 1 상측 전자 부품(3a)의 땜납 전극(SE)이 하측 전자 부품(2)의 접속 전극(CE)에 배치된다. 또한, 탑재 헤드(40)의 펄스 히터(22x)의 온도를 250℃ 정도까지 상승시킨다.
이와 동시에, 제 1 스테이지부(20a)의 제 1 펄스 히터(22a)의 온도를 100℃에서 250℃ 정도까지 상승시킨다. 펄스 히터를 사용함으로써, 10초 정도로 100℃에서 250℃로 고속 승온할 수 있다.
이렇게 하여, 제 1 스테이지부(20a) 상의 하측 전자 부품(2)과 제 1 상측 전자 부품(3a)이 같은 리플로우 온도로 가열된다. 땜납을 리플로우시킬 때에 상승시키는 온도, 예를 들면 250℃ 정도를 편의상, 제 1 온도로 한다.
여기서, 본 실시형태의 리플로우 온도가 전술한 예비적 사항의 방법의 리플로우 온도보다 낮게 설정할 수 있는 이유에 관하여 설명한다. 예를 들면, 예비적 사항의 방법의 리플로우 온도는 280℃이며, 본 실시형태의 리플로우 온도는 그보다 낮은 250℃로 설정되어 있다.
전술한 예비적 사항의 도 2의 (a)의 공정에서는, 탑재 헤드(200)에 고정된 제 1 상측 기판(400)을 리플로우 가열에 의해 하측 기판(300)에 접속할 때에, 스테이지(100)의 온도는, 땜납이 재리플로우되지 않는 낮은 온도, 예를 들면 200℃ 이하로 설정되어 있다. 즉, 스테이지(100)의 온도는 제 1 상측 기판(400)의 땜납 전극(420)의 용융 온도보다 낮게 설정된다.
이 때문에, 탑재 헤드(200)의 전열선(220)으로부터 발생하는 열이 스테이지(100) 측에 흡수되게 되기 때문에, 탑재 헤드(200)의 설정 온도를 땜납 전극(420)의 용융 온도에 대하여 필요 이상으로 높은 온도, 예를 들면 280℃로 설정할 필요가 있다.
이에 대하여, 본 실시형태의 도 4의 전자 부품 탑재 장치(1)에서는, 탑재 헤드(40)의 펄스 히터(22x)와 제 1 스테이지부(20a)의 제 1 펄스 히터(22a)에 의해 상하 측으로부터 같은 가열 온도로 가열할 수 있다.
따라서, 탑재 헤드(40)에 고정된 제 1 상측 전자 부품(3a)을 리플로우 가열에 의해 하측 전자 부품(2)에 접속할 때에, 탑재 헤드(40)와 제 1 스테이지부(20a) 사이에서 열의 흡수가 발생하지 않는다. 이 때문에, 예비적 사항과 다르게, 리플로우 온도를 땜납의 용융 온도에 대하여 필요 이상으로 높은 온도로 설정할 필요가 없다. 이에 따라, 제 1 상측 전자 부품(3a) 및 하측 전자 부품(2)을 땜납 전극(SE)의 용융 온도 부근, 예를 들면 250℃의 가열 온도로 설정함으로써 접합할 수 있다.
그 결과, 예비적 사항의 방법보다 전자 부품으로의 열부하가 적어져서, 전자 부품의 신뢰성을 향상시킬 수 있다. 또한, 예비적 사항의 방법보다 설정 온도를 낮게 할 수 있으므로, 승온 강온 시간을 단축할 수 있어, 생산 능력을 향상시킬 수 있다.
이렇게 하여, 제 1 상측 전자 부품(3a)의 땜납 전극(SE)과 하측 전자 부품(2)의 접속 전극(CE)의 땜납층(56)(도 6)이 리플로우한다. 플럭스 전사 헤드(30)를 사용함으로써, 제 1 상측 전자 부품(3a)의 땜납 전극(SE) 및 하측 전자 부품(2)의 접속 전극(CE)에 플럭스(32a)를 안정되게 부착시킬 수 있다.
이에 따라, 접합 금속 표면에 생성된 산화막을 제거해서 접합하기 쉽게 함과 함께, 땜납의 접합 금속 표면에의 젖음성이 촉진되어, 안정되게 납땜을 행할 수 있다.
또한, 탑재 헤드(40)의 펄스 히터(22x) 및 제 1 스테이지부(20a)의 제 1 펄스 히터(22a)에 흘려 보내고 있었던 전류를 차단하고, 제 1 상측 전자 부품(3a)을 탑재 헤드(40)에 의해 가압한 상태로 한다.
이 상태에서, 제 1 스테이지부(20a)의 공기 공급 경로(23b)의 입구(E)로부터 압축 공기를 홈부(23a)에 공급하고, 전열 시트(28)를 통해서 제 1 스테이지부(20a) 상의 하측 전자 부품(2)을 100℃ 이하가 되도록 냉각한다. 압축 공기에 의해 냉각되므로, 20초 정도로 250℃에서 100℃로 고속 강온할 수 있다.
제 1 온도, 예를 들면 250℃보다 낮고, 땜납이 리플로우되지 않는 온도, 예를 들면 100℃를 편의상 제 2 온도로 한다. 리플로우 가열이 행해지는 제 1 스테이지부(20a)가 제 1 온도, 예를 들면 250℃ 정도로 설정될 때, 제 2 스테이지부(20b) 및 제 3 스테이지부(20c)가 제 2 온도, 예를 들면 100℃ 정도로 설정된다.
이에 따라, 도 14에 나타내는 바와 같이, 하측 전자 부품(2)과 제 1 상측 전자 부품(3a) 사이의 땜납이 경화되고, 양쪽 모두가 땜납 전극(SE)을 사이에 두고 전기적으로 접속된다.
이렇게 함으로써, 하측 전자 부품(2)과 제 1 상측 전자 부품(3a)은 리플로우 가열할 때에 같은 온도로 가열되기 때문에, 열팽창 차에 의한 열응력이 발생하기 어려워져, 하측 전자 부품(2)에 휘어짐이 발생하는 것이 방지된다. 이에 따라, 하측 전자 부품(2)과 제 1 상측 전자 부품(3a)의 땜납 전극(SE)을 사이에 두고 신뢰성 좋게 전기적으로 접속된다.
또한, 하측 전자 부품(2)을 제 1 스테이지부(20a)의 제 1 펄스 히터(22a)에 의해 가열하고, 제 1 상측 전자 부품(3a)을 탑재 헤드(40)의 펄스 히터(22x)에 의해 가열하고 있기 때문에, 고속으로 승온할 수 있음과 함께, 고정밀도로 온도 제어할 수 있다.
또한, 하측 전자 부품(2)을 냉각해서 땜납을 경화시킬 때에는, 압축 공기에 의해 고속으로 냉각할 수 있다.
이상으로부터, 승온 및 강온할 때의 시간이 단축되므로, 제조에 관계되는 택트 시간이 짧아져 생산 효율을 향상시킬 수 있다.
제 1 상측 전자 부품(3a)의 땜납 전극(SE)으로서는, 바람직하게는 납 프리 땜납이 사용되며, 주석(Sn)-은(Ag)계의 땜납, 주석-은-동계의 땜납, 주석(Sn)-안티몬(Sb)계 땜납 등이 사용된다. 예를 들면, 주석(Sn)-은(Ag)계의 땜납으로 형성되는 경우에는, 리플로우 온도로서 그 융점인 221℃보다 20℃∼50℃ 정도 높은 온도로 설정된다.
또한, 바람직한 형태로서, 제 1∼제 3 스테이지부(20a∼20c)가 제 1∼제 3 펄스 히터(22a∼22c)를 구비하고 있지만, 생산 효율을 중시하지 않을 경우는 예비적 사항에서 설명한 일반적인 전열선을 사용하는 히터를 사용하는 것도 가능하다.
이어서, 도 15에 나타내는 바와 같이, 마찬가지인 방법에 의해 탑재 헤드(40)에 제 2 상측 전자 부품(3b)을 고정하고, 제 2 스테이지부(20b) 상의 하측 전자 부품(2)에 대하여 위치 맞춤을 행한다. 또한, 탑재 헤드(40)에 고정한 제 2 상측 전자 부품(3b)의 땜납 전극(SE)을 제 2 스테이지부(20b) 상의 하측 전자 부품(2)의 접속 전극(CE) 상에 배치한다.
또한, 마찬가지인 방법에 의해 제 2 스테이지부(20b)의 제 2 펄스 히터(22b)를 100℃에서 250℃로 승온한다. 이와 동시에, 탑재 헤드(40)의 펄스 히터(22x)를 100℃에서 250℃로 승온한다. 이에 따라, 제 2 상측 전자 부품(3b)의 땜납 전극(SE)과 하측 전자 부품(2)의 접속 전극(CE)의 땜납층(56)(도 6)을 리플로우시킨다.
전술한 바와 같이, 제 1∼제 3 스테이지부(20a∼20c)의 제 1∼제 3 펄스 히터(22a∼22c)는 독립적으로 제어할 수 있다. 이 때문에, 제 2 상측 전자 부품(3b)을 탑재할 때에, 제 2 스테이지부(20b)의 제 2 펄스 히터(22b)만을 250℃로 승온할 수 있고, 제 1 스테이지부(20a) 및 제 3 스테이지부(20c)를 100℃로 설정한 상태로 할 수 있다.
이에 따라, 제 2 스테이지부(20b) 상에서, 하측 전자 부품(2)과 제 2 상측 전자 부품(3b)을 리플로우 가열할 때에, 실장 완료된 제 1 상측 전자 부품(3a)의 땜납 전극(SE)이 재리플로우되는 것이 회피된다. 그 결과, 제 1 상측 전자 부품(3a)과 하측 전자 부품(2)의 전기 접속의 신뢰성을 확보할 수 있다.
또한, 마찬가지인 방법으로, 압축 공기에 의해 제 2 스테이지부(20b) 상의 하측 전자 부품(2)을 100℃ 정도가 되도록 냉각한다.
이에 따라, 도 16에 나타내는 바와 같이, 하측 전자 부품(2)과 제 2 상측 전자 부품(3b) 사이의 땜납이 경화되고, 양쪽 모두가 땜납 전극(SE)을 사이에 두고 전기적으로 접속된다.
이어서, 도 16에 나타내는 바와 같이, 마찬가지인 방법에 의해, 탑재 헤드(40)에 제 3 상측 전자 부품(3c)을 고정하여, 위치 맞춤을 행한 후에, 제 3 상측 전자 부품(3c)의 땜납 전극(SE)을 제 3 스테이지부(20c) 상의 하측 전자 부품(2)의 접속 전극(CE) 상에 배치한다.
또한, 마찬가지인 방법에 의해, 제 3 스테이지부(20c)의 제 3 펄스 히터(22c)를 100℃에서 250℃로 승온한다. 이와 동시에, 탑재 헤드(40)의 펄스 히터(22x)를 100℃에서 250℃로 승온한다.
이에 따라, 제 3 상측 전자 부품(3c)의 땜납 전극(SE)과 하측 전자 부품(2)의 접속 전극(CE)의 땜납층(56)(도 6)을 리플로우시킨다. 또한, 마찬가지인 방법으로, 압축 공기에 의해 제 3 스테이지부(20c) 상의 하측 전자 부품(2)을 100℃ 이하가 되도록 냉각한다.
이에 따라, 하측 전자 부품(2)과 제 3 상측 전자 부품(3c) 사이의 땜납이 경화되고, 양쪽 모두가 땜납 전극(SE)을 사이에 두고 전기적으로 접속된다.
제 3 상측 전자 부품(3c)을 탑재할 때에도, 제 3 스테이지부(20c)만이 제 3 펄스 히터(22c)에 의해 250℃로 가열되어, 제 1, 제 2 스테이지부(20a, 20b)를 100℃로 설정한 상태로 할 수 있다. 따라서, 제 3 상측 전자 부품(3c)을 리플로우 가열할 때에, 실장 완료된 제 1, 제 2 상측 전자 부품(3a, 3b)의 땜납 전극(SE)이 재리플로우되는 것이 회피된다.
그 후에, 도 17의 (a)에 나타내는 바와 같이, 제 3 상측 전자 부품(3c)으로부터 탑재 헤드(40)를 분리하고, 하측 전자 부품(2) 상에 제 1∼제 3 상측 전자 부품(3a∼3c)이 적층된 적층형 전자 부재(4)를 전자 부품 탑재 장치(1)로부터 외부로 반송한다.
이어서, 도 17의 (b)에 나타내는 바와 같이, 하측 전자 부품(2)과 제 1∼제 3 상측 전자 부품(3a∼3c) 사이, 및 제 1∼제 3 상측 전자 부품(3a∼3c)의 가로 방향 사이에 봉지(封止) 수지(80)를 충전한다.
그 후에, 도 17의 (c)에 나타내는 바와 같이 도 17의 (b)의 적층형 전자 부재(4)의 제 1∼제 3 상측 전자 부품(3a∼3c) 사이의 봉지 수지(80)의 상면으로부터 하측 전자 부품(2)까지 절단함으로써, 개개의 적층형 전자 장치(5)를 얻는다. 적층형 전자 장치(5)의 제 1 상측 전자 부품(3a) 상에 전자 부품을 더 적층해도 된다.
이상 설명한 바와 같이, 본 실시형태의 전자 부품 탑재 장치(1)를 사용함으로써, 각 스테이지부(20a∼20c)를 독립적으로 온도 제어할 수 있다. 따라서, 실장 완료된 제 1 상측 전자 부품(3a)을 땜납이 리플로우되지 않는 온도로 강온한 상태에서, 제 2 상측 전자 부품(3b)을 리플로우 가열할 수 있다.
따라서, 탑재 헤드(40)뿐만 아니라, 제 2 스테이지부(20b)도 리플로우 가열의 온도로 설정할 수 있다. 이에 따라, 하측 전자 부품(2) 및 제 2 상측 전자 부품(3b)을 동일 온도로 리플로우 가열해서 접속하는 것이 가능해진다.
이상으로부터, 하측 전자 부품(2)과 제 1∼제 3 상측 전자 부품(3a∼3c) 사이에서 각 실장시에 온도차가 없어지기 때문에, 열팽창 차에 의한 열응력이 발생하기 어려워져, 기판에 휘어짐이 발생하는 것이 방지된다. 이에 따라, 하측 전자 부품(2)과 제 1∼제 3 상측 전자 부품(3a∼3c)이 신뢰성 좋게 전기적으로 접속된다.
또한, 제 1∼제 3 스테이지부(20a∼20c) 및 탑재 헤드(40)는 펄스 히터에 의해 가열되므로, 고속으로 승온할 수 있음과 함께, 고정밀도로 온도 제어할 수 있다. 또한, 제 1∼제 3 스테이지부(20a∼20c)를 냉각할 때에는 압축 공기에 의해 고속으로 냉각할 수 있다.
이에 따라, 승온 및 강온 할 때의 시간이 단축되므로, 제조에 관계되는 택트 시간이 짧아져, 생산 효율을 향상시킬 수 있다.
또한, 상온의 플럭스 전사 헤드(30)를 사용함으로써, 제 1∼제 3 상측 전자 부품(3a∼3c) 및 하측 전자 부품(2)에 플럭스를 부착시키므로, 플럭스의 증발이 방지되어 안정되게 플럭스를 형성할 수 있다.
(그 외의 형태)
전술한 실시형태에서는 하측 전자 부품(2)의 접속 전극(CE)에 제 1∼제 3 상측 전자 부품(3a∼3c)이 땜납 전극(SE)을 땜납 접합으로 순차 접속하는 형태를 설명했다. 이 형태 이외에도, 하측 전자 부품의 전극과 상측 전자 부품의 전극 중, 한쪽이 금(Au) 전극으로 형성되고, 다른 쪽이 인듐(In) 전극으로 형성되게 해도 된다.
이 경우는, 480℃∼500℃에서 인듐 전극을 리플로우시킴으로써, 하측 전자 부품과 상측 전자 부품이 Au-In 접합에 의해 접속된다.
이 경우도 마찬가지로, 제 2 스테이지부에 제 2 상측 전자 부품을 탑재할 때에, 실장 완료된 제 1 상측 전자 부품이 탑재된 제 1 스테이지부를 인듐 전극이 리플로우되지 않는 온도로 설정할 수 있다. 이에 따라, 실장 완료된 제 1 상측 전자 부품의 인듐 전극이 재리플로우되는 것이 회피된다.
또한, 전술한 실시형태에서는 하측 전자 부품으로서 반도체 칩이 실장된 배선 기판을 예시하고, 그 위에 탑재되는 상측 전자 부품으로서 배선 기판을 예시했다. 이 이외에도, 하측 전자 부품 및 상측 전자 부품으로서 각종의 것을 사용할 수 있다.
예를 들면, 하측 전자 부품으로서 각종 소자가 형성된 실리콘 웨이퍼 등의 반도체 웨이퍼를 사용하고, 그 위에 상측 전자 부품으로서 반도체 칩 또는 배선 기판을 탑재해도 된다. 이 경우는, 최종적으로 반도체 웨이퍼가 절단되어서 적층형 반도체 장치가 된다.
1…전자 부품 탑재 장치, 2…하측 전자 부품, 3a…제 1 상측 전자 부품, 3b…제 2 상측 전자 부품, 3c…제 3 상측 전자 부품, 4…적층형 전자 부재, 5…적층형 전자 장치, 10…케이스, 10a…저부 케이스, 10b…측벽 케이스, 10c…천장 케이스, 12…지지 부재, 20…스테이지, 20a…제 1 스테이지부, 20b…제 2 스테이지부, 20c…제 3 스테이지부, 22a…제 1 펄스 히터, 22b…제 2 펄스 히터, 22c…제 3 펄스 히터, 22x…펄스 히터, 23a…홈부, 23b…공기 공급 경로, 24…전열판, 25…펄스 전원, 26…세라믹스부, 28, 28a…전열 시트, 30…플럭스 전사 헤드, 32…플럭스 테이블, 32a…플럭스, 34…제 1 얼라인먼트 카메라, 36…제 2 얼라인먼트 카메라, 40…탑재 헤드, 50…배선 기판, 52, 70…절연 기판, 54…금층, 56…땜납층, 60…반도체 칩, 62…범프 전극, 64…언더 필 수지, 72…배선층, 80…봉지 수지, CE…접속 전극, CH…처리실, SE…땜납 전극, TE…관통 전극.

Claims (10)

  1. 복수의 스테이지부가 획정(劃定)된 스테이지와,
    상기 복수의 스테이지부에 각각 설치되며, 독립적으로 제어할 수 있는 제 1 히터와,
    상기 스테이지의 상방에 배치된 탑재 헤드와,
    상기 탑재 헤드에 설치된 제 2 히터를 갖는 것을 특징으로 하는 전자 부품 탑재 장치.
  2. 제 1 항에 있어서,
    상기 제 1 히터 및 제 2 히터 각각은, 펄스 히터인 것을 특징으로 하는 전자 부품 탑재 장치.
  3. 제 1 항에 있어서,
    전자 부품에 플럭스를 전사하기 위한 플럭스 전사용 헤드를 갖는 것을 특징으로 하는 전자 부품 탑재 장치.
  4. 제 1 항에 있어서,
    상기 복수의 스테이지부에는, 표면에 형성된 홈부 및 그 저부에 연통하는 공기 공급 경로가 각각 독립적으로 설치되어 있는 것을 특징으로 하는 전자 부품 탑재 장치.
  5. 제 1 항에 있어서,
    상기 스테이지에 배치되는 하측 전자 부품의 위치 맞춤 마크를 촬상하는 제 1 얼라인먼트 카메라와,
    상기 탑재 헤드에 고정되는 상측 전자 부품의 위치 맞춤 마크를 촬상하는 제 2 얼라인먼트 카메라를 갖는 것을 특징으로 하는 전자 부품 탑재 장치.
  6. 복수의 스테이지부가 획정된 스테이지와,
    상기 복수의 스테이지부에 각각 설치되며, 독립적으로 제어할 수 있는 제 1 히터와,
    상기 스테이지의 상방에 배치된 탑재 헤드와,
    상기 탑재 헤드에 설치된 제 2 히터를 갖는 전자 부품 탑재 장치를 준비하는 공정과,
    상기 스테이지 상에 하측 전자 부품을 배치함과 함께, 상기 탑재 헤드에 제 1 상측 전자 부품을 고정하는 공정과,
    제 1의 상기 스테이지부 상의 상기 하측 전자 부품 상에, 상기 탑재 헤드에 고정된 상기 제 1 상측 전자 부품을 배치하는 공정과,
    상기 제 1 스테이지부의 제 1 히터 및 상기 탑재 헤드의 제 2 히터에 의해 상기 하측 전자 부품 및 상기 제 1 상측 전자 부품을 제 1 온도로 가열하고, 상기 제 1 온도보다 낮은 제 2 온도로 냉각함으로써, 상기 하측 전자 부품의 전극과 상기 제 1 상측 전자 부품의 전극을 접속하는 공정과,
    상기 제 1 상측 전자 부품으로부터 상기 탑재 헤드를 분리하고, 상기 탑재 헤드에 제 2 상측 전자 부품을 고정하는 공정과,
    상기 제 1 스테이지부를 상기 제 1 온도보다 낮은 제 2 온도로 설정한 상태에서, 제 2의 상기 스테이지부 상의 상기 하측 전자 부품 상에, 상기 탑재 헤드에 고정된 제 2 상측 전자 부품을 배치하는 공정과,
    상기 제 2 스테이지부의 제 1 히터 및 상기 탑재 헤드의 제 2 히터에 의해 상기 하측 전자 부품 및 상기 제 2 상측 전자 부품을 상기 제 1 온도로 가열하고, 상기 제 1 온도보다 낮은 제 2 온도로 냉각함으로써, 상기 하측 전자 부품의 전극과 상기 제 2 상측 전자 부품의 전극을 접속하는 공정을 갖는 것을 특징으로 하는 전자 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 히터 및 제 2 히터 각각은, 펄스 히터인 것을 특징으로 하는 전자 장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 하측 전자 부품과 상기 상측 전자 부품은 땜납을 사이에 두고 접속되고,
    상기 제 1 온도는 상기 땜납의 리플로우 온도이고,
    상기 제 2 온도는 상기 땜납이 리플로우되지 않는 온도인 것을 특징으로 하는 전자 장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 1 온도보다 낮은 제 2 온도로 냉각하는 것은,
    상기 스테이지의 각 스테이지부에는, 표면에 형성된 홈부 및 그 저부에 연통하는 공기 공급 경로가 독립적으로 설치되어 있고, 상기 공기 공급 경로로부터 공기를 공급해서 냉각하는 것을 포함하는 것을 특징으로 하는 전자 장치의 제조 방법.
  10. 제 6 항에 있어서,
    상기 스테이지 상에 하측 전자 부품을 배치함과 함께, 상기 탑재 헤드에 제 1 상측 전자 부품을 고정하는 공정에서,
    상기 전자 부품 탑재 장치는 플럭스 전사용 헤드를 갖고,
    상기 탑재 헤드에 제 1 상측 전자 부품을 고정하기 전에,
    상기 플럭스 전사용 헤드에 상기 제 1 상측 전자 부품을 고정하고, 상기 제 1 상측 전자 부품의 전극에 플럭스를 부착시키며, 상기 제 1 상측 전자 부품의 전극을 상기 하측 전자 부품의 전극에 가압해서 상기 플럭스를 전사하는 것을 포함하는 것을 특징으로 하는 전자 장치의 제조 방법.
KR1020130040948A 2012-05-01 2013-04-15 전자 장치의 제조 방법 및 전자 부품 탑재 장치 KR102004864B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-104343 2012-05-01
JP2012104343A JP6000626B2 (ja) 2012-05-01 2012-05-01 電子装置の製造方法及び電子部品搭載装置

Publications (2)

Publication Number Publication Date
KR20130122911A true KR20130122911A (ko) 2013-11-11
KR102004864B1 KR102004864B1 (ko) 2019-07-29

Family

ID=49511436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130040948A KR102004864B1 (ko) 2012-05-01 2013-04-15 전자 장치의 제조 방법 및 전자 부품 탑재 장치

Country Status (5)

Country Link
US (2) US9210836B2 (ko)
JP (1) JP6000626B2 (ko)
KR (1) KR102004864B1 (ko)
SG (1) SG194315A1 (ko)
TW (1) TWI579936B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057972A (ko) * 2015-11-18 2017-05-26 삼성전자주식회사 본딩 스테이지와 이를 포함하는 본딩 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6000626B2 (ja) * 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
JP5608829B1 (ja) * 2014-03-31 2014-10-15 アルファーデザイン株式会社 部品実装装置
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
DE102015106298B4 (de) * 2015-04-24 2017-01-26 Semikron Elektronik Gmbh & Co. Kg Vorrichtung, Verfahren und Anlage zur inhomogenen Abkühlung eines flächigen Gegenstandes
CH711536B1 (de) * 2015-08-31 2019-02-15 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.
JP2017183571A (ja) * 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107438357B (zh) * 2016-05-25 2020-04-07 富泰华工业（深圳）有限公司 自动组装装置
JP6863767B2 (ja) * 2017-02-20 2021-04-21 東レエンジニアリング株式会社 実装装置および実装方法
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method
CN109894397A (zh) * 2019-03-26 2019-06-18 浪潮商用机器有限公司 一种pcb板中助焊剂的清洗方法
JP7054315B2 (ja) * 2020-07-27 2022-04-13 キヤノンマシナリー株式会社 搬送装置、搬送方法、ダイボンダ、およびボンディング方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335391A (ja) * 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd 基板加熱方法
JPH11186338A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd ボンディング装置
JP2002151553A (ja) * 2000-11-16 2002-05-24 Mitsubishi Electric Corp チップ部品のボンディング方法及びボンディング装置
JP2004288796A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2007288228A (ja) 1999-01-29 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2011066287A (ja) * 2009-09-18 2011-03-31 Bondtech Inc 接合装置および接合方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775776A (en) * 1983-02-28 1988-10-04 Electrovert Limited Multi stage heater
JPH0637149A (ja) 1992-07-17 1994-02-10 Sumitomo Electric Ind Ltd 半導体装置の実装装置
JP2844409B2 (ja) 1993-05-20 1999-01-06 澁谷工業株式会社 半導体位置決め方法
JP3309709B2 (ja) 1996-05-24 2002-07-29 松下電器産業株式会社 バンプ付チップの搭載方法
JPH11274227A (ja) 1998-03-20 1999-10-08 Hitachi Ltd 半導体チップの実装方法および装置
JP3475801B2 (ja) 1998-08-21 2003-12-10 松下電器産業株式会社 電子部品のボンディング装置
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP3633442B2 (ja) 2000-06-08 2005-03-30 セイコーエプソン株式会社 半導体装置の製造方法及びその製造装置
JP2002118149A (ja) 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
JP4411575B2 (ja) * 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
US6835593B2 (en) 2002-08-01 2004-12-28 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP2005005304A (ja) 2003-06-09 2005-01-06 Seiko Epson Corp 半導体製造装置および半導体装置の製造方法
JP2005045168A (ja) 2003-07-25 2005-02-17 Tokyo Electron Ltd インプリント方法およびインプリント装置
KR100546419B1 (ko) * 2004-09-03 2006-01-26 삼성전자주식회사 다이 어태치 장치, 이를 세정하는 세정 시스템 및 그세정방법
JP2007258483A (ja) * 2006-03-23 2007-10-04 Optrex Corp 熱圧着ツール
JP2010245195A (ja) 2009-04-02 2010-10-28 Nec Corp 半導体装置の製造装置及び半導体装置の製造方法
JP5444885B2 (ja) * 2009-06-29 2014-03-19 富士通株式会社 実装装置及び実装方法
JP6000626B2 (ja) * 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335391A (ja) * 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd 基板加熱方法
JPH11186338A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd ボンディング装置
JP2007288228A (ja) 1999-01-29 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2002151553A (ja) * 2000-11-16 2002-05-24 Mitsubishi Electric Corp チップ部品のボンディング方法及びボンディング装置
JP2004288796A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2011066287A (ja) * 2009-09-18 2011-03-31 Bondtech Inc 接合装置および接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057972A (ko) * 2015-11-18 2017-05-26 삼성전자주식회사 본딩 스테이지와 이를 포함하는 본딩 장치

Also Published As

Publication number Publication date
KR102004864B1 (ko) 2019-07-29
US9210836B2 (en) 2015-12-08
US20130291378A1 (en) 2013-11-07
SG194315A1 (en) 2013-11-29
US9761556B2 (en) 2017-09-12
US20160035694A1 (en) 2016-02-04
TW201401397A (zh) 2014-01-01
JP6000626B2 (ja) 2016-10-05
JP2013232571A (ja) 2013-11-14
TWI579936B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
JP6000626B2 (ja) 電子装置の製造方法及び電子部品搭載装置
US10186549B1 (en) Gang bonding process for assembling a matrix of light-emitting elements
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
US11432372B2 (en) Warpage control in the packaging of integrated circuits
TW201027644A (en) In-situ melt and reflow process for forming flip-chip interconnections and system thereof
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
US10568245B2 (en) Electronic-component mounting apparatus
KR20160108196A (ko) 반도체 장치의 제조 방법
KR20040105625A (ko) 실장기판의 제조방법
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
WO2022038700A1 (ja) 基板保持具、並びに、ボンディングシステム及びボンディング方法
JP7023700B2 (ja) 実装装置及び実装方法
JP2013247361A (ja) 基板接合方法及び基板リフロ処理装置
JP2001028381A (ja) 実装方法及び実装装置
JP2010219181A (ja) 電子部品モジュールおよび電子部品実装方法
JP2005203664A (ja) 半導体装置の実装方法
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置
KR20080020385A (ko) 플립 칩 패키지 형성 방법
JP2011077239A (ja) パワーモジュールの製造方法およびその製造方法を用いたパワーモジュール
JP2016051837A (ja) 半導体装置の製造方法
JP2008243884A (ja) 半導体装置およびそれに用いる配線基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant