CH711536B1 - Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats. - Google Patents

Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats. Download PDF

Info

Publication number
CH711536B1
CH711536B1 CH01404/15A CH14042015A CH711536B1 CH 711536 B1 CH711536 B1 CH 711536B1 CH 01404/15 A CH01404/15 A CH 01404/15A CH 14042015 A CH14042015 A CH 14042015A CH 711536 B1 CH711536 B1 CH 711536B1
Authority
CH
Switzerland
Prior art keywords
substrate
camera
flip chip
cavity
image
Prior art date
Application number
CH01404/15A
Other languages
English (en)
Other versions
CH711536A1 (de
Inventor
speer Florian
Original Assignee
Besi Switzerland Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Besi Switzerland Ag filed Critical Besi Switzerland Ag
Priority to DE102016113328.0A priority Critical patent/DE102016113328B4/de
Priority to SG10201606167WA priority patent/SG10201606167WA/en
Priority to JP2016156305A priority patent/JP6868982B2/ja
Priority to MYPI2016702921A priority patent/MY176667A/en
Priority to KR1020160103073A priority patent/KR102597252B1/ko
Priority to CN201610754833.6A priority patent/CN106486400B/zh
Priority to US15/250,796 priority patent/US9721819B2/en
Priority to TW105127781A priority patent/TWI700767B/zh
Publication of CH711536A1 publication Critical patent/CH711536A1/de
Publication of CH711536B1 publication Critical patent/CH711536B1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

Die Erfindung betrifft ein Verfahren für die Montage von mit Bumps (1) versehenen Halbleiterchips (2) als Flipchips (3) auf Substratplätzen eines Substrats (11). Das Verfahren umfasst das Platzieren eines Flipchips (3) in einer ortsfest angeordneten Kavität (18), wo die Bumps (1) mit Flussmittel benetzt werden und mittels einer Kamera (14) die Lage des Flipchips (3) ermittelt wird. Das Verfahren umfasst weiter das Verwenden eines Transportkopfs (8) und eines Bondkopfs (10), die eine schnelle und hochgenaue Montage ermöglichen.

Description

Beschreibung
Technisches Gebiet [0001] Die Erfindung betrifft ein Verfahren für die Montage von mit Bumps versehenen Halbleiterchips als Flipchip auf Substratplätzen eines Substrats.
Kurze Beschreibung der Erfindung [0002] Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren für die Montage von Halbleiterchips als Flipchip auf einem Substrat zu entwickeln, das einerseits eine extrem hohe Platzierungsgenauigkeit und andererseits einen möglichst hohen Durchsatz ermöglicht.
[0003] Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale des Anspruchs 1. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
[0004] Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels und anhand der Zeichnung näher erläutert. Die Figuren sind schematisch und nicht massstäblich gezeichnet.
Beschreibung der Figuren [0005]
Fig. 1 zeigt schematisch und in seitlicher Ansicht eine Vorrichtung für die Montage von mit Bumps versehenen Halbleiterchips als Flipchip,
Fig. 2 zeigt einen Kameraträger in Aufsicht, und
Fig. 3 zeigt ein Pixelkoordinatensystem und ein Maschinenkoordinatensystem.
Detaillierte Beschreibung der Erfindung [0006] Die Fig. 1 zeigt schematisch und in seitlicher Ansicht eine Vorrichtung für die Montage von mit Bumps 1 versehenen Halbleiterchips 2 als Flipchip 3, die für die Durchführung des erfindungsgemässen Verfahrens eingerichtet ist. Die Vorrichtung umfasst einen Wafertisch 4 für die Bereitstellung der Halbleiterchips 2, eine Flipvorrichtung 5 mit einem Pickup-Kopf 6, ein erstes Transportsystem 7 mit einem Transportkopf 8, ein zweites Transportsystem 9 mit einem Bondkopf 10, ein (nicht dargestelltes) Transportsystem für die Zuführung und Bereitstellung von Substraten 11 auf einer Auflage 12, eine Einrichtung 13 für die Benetzung der Halbleiterchips mit Flussmittel, eine erste Kamera 14 und eine zweite Kamera
15. Die Einrichtung 13 umfasst einen Kameraträger 16, eine Platte 17 mit einer Kavität 18, deren Boden durchsichtig ist, und einen nach unten offenen Flussmittelbehälter 19. Die Position des Bondkopfs 10 wird durch Maschinenkoordinaten beschrieben. Die Vorrichtung wird von einer nicht dargestellten Steuereinrichtung gesteuert.
[0007] Das erste Transportsystem 7 ist eingerichtet, den Transportkopf 8 in zumindest zwei Raumrichtungen zu bewegen. Das zweite Transportsystem 9 ist eingerichtet, den Bondkopf 10 in drei Raumrichtungen zu bewegen.
[0008] Bei einer anderen, ebenfalls für die Durchführung des erfindungsgemässen Verfahrens geeigneten Vorrichtung sind der Wafertisch 4 und die Flipvorrichtung 5 mit dem Pick-up-Kopf 6 nicht vorhanden, sondern durch ein Zuführgerät (auch «Feeder» genannt) ersetzt, das die Halbleiterchips 2 direkt als Flipchips 3 bereitstellt. Bei einer solchen Vorrichtung stellt das in der Fig. 1 mit dem Bezugszeichen 4 dargestellte Element das Zuführgerät dar.
[0009] Der Kameraträger 16 ist ortsfest an der Vorrichtung angeordnet und umfasst einen Boden 20, auf dem die erste Kamera 14 befestigt ist, und wenigstens zwei Seitenwände 21. Die Platte 17 ist lösbar auf dem Kameraträger 16 gelagert. Die Fig. 2 zeigt den Kameraträger 16 in Aufsicht. Der Kameraträger 16 umfasst eine erste optische Markierung 22 und, fakultativ, mindestens eine weitere optische Markierung 23. Der Kameraträger 16 ist mechanisch steif ausgebildet, derart, dass die erste Kamera 14 und die optische(n) Markierung(en) 22 und gegebenenfalls 23 in einem starren geometrischen Bezug zueinander stehen, sodass die Lage und Orientierung des den Bildern der ersten Kamera 14 zugeordneten Pixelkoordinatensystems in einem festen, d.h. hier als unveränderlich angenommenen, Bezug zu der Lage der optische(n) Markierung(en) 22 und gegebenenfalls 23 sind.
[0010] Die optische(n) Markierung(en) 22 und gegebenenfalls 23 sind bevorzugt in einer senkrecht zur Oberfläche der Auflage 12 für die Substrate 11 verlaufenden Richtung in einer Höhe angeordnet, die im Wesentlichen gleich ist wie die Höhe der Substratplätze. Dies bietet den Vorteil, dass sich der Bondkopf 10 im Wesentlichen auf der gleichen Höhe befindet, wenn die zweite Kamera 15 ein Bild der optische(n) Markierung(en) 22 und gegebenenfalls 23 oder ein Bild der Substratplätze bzw. ein Bild von Substratmarkierungen eines Substrats aufnimmt. D.h. der Bondkopf 10 muss nicht auf unterschiedliche Höhen angehoben werden, um die zu fotografierenden Objekte in die Schärfenebene der zweiten Kamera 15 zu bringen.
[0011] Aus dem von der ersten Kamera 14 aufgenommen Bild des Flipchips 3 werden Pixelkoordinaten des Flipchips 3 ermittelt und mithilfe von ersten Geometriedaten in Maschinenkoordinaten des Bondkopfs 10 umgerechnet. Die ersten
CH 711 536 B1
Geometriedaten umfassen die Position der ersten optischen Markierung 22 und einen Vektor A mit festen Werten (u, v), der Richtung und Abstand von der ersten optischen Markierung 22 zu einem Bezugspunkt des Pixelkoordinatensystems der ersten Kamera 14 bezeichnet. Die ersten Geometriedaten umfassen weiter einen festen Winkel ψ, der die Verdrehung zwischen dem Pixelkoordinatensystem der ersten Kamera 14 und dem Maschinenkoordinatensystem des Bondkopfs 10 beschreibt. Falls mehr als nur eine optische Markierung vorhanden ist, dann umfassen die ersten Geometriedaten die Position jeder weiteren optischen Markierung und einen zugeordneten Vektor mit festen Werten, der Richtung und Abstand von der weiteren optischen Markierung zu dem Bezugspunkt des Pixelkoordinatensystems der ersten Kamera 14 bezeichnet.
[0012] Die Fig. 3 zeigt schematisch das Maschinenkoordinatensystem MS des Bondkopfs 10, das Pixelkoordinatensystem PS der ersten Kamera 14, die erste optische Markierung 22, den Vektor A und den Winkel ψ. Die Werte (u, v) des Vektors A sind Zahlen im Maschinenkoordinatensystem MS.
[0013] Bei dem erfindungsgemässen Verfahren wird, wie nachfolgend noch im Detail erläutert wird, der Flipchip 3 in der Kavität 18 abgesetzt, wobei seine Bumps 1 in das Flussmittel eintauchen, mit der ersten Kamera 14 ein Bild aufgenommen, und nach Ablauf einer Benetzungszeit der Flipchip 3 aus der Kavität 18 entnommen und auf dem Substrat 11 montiert. Die Kavität 18 befindet sich während dieser Phase an einem festen Platz oberhalb der ersten Kamera 14 und das Blickfeld der ersten Kamera 14 ist auf den Boden der Kavität 18 gerichtet, sodass in ihrem Bild die Unterseite des Flipchips 3 mit den Bumps 1 erscheint.
[0014] Bei einer ersten Ausführungsform ist der Flussmittelbehälter 19 ortsfest angeordnet. In diesem Fall umfasst die Einrichtung 13 einen Antrieb für eine Hin-und-her-Bewegung der Platte 17. Zum Füllen der Kavität 18 mit Flussmittel wird die Platte 17 so weit bewegt, dass sich die Kavität 18 unterhalb des Flussmittelbehälters 19 oder auf der gegenüberliegenden Seite des Flussmittelbehälters 19 befindet, und dann wieder zurückbewegt, sodass sich die Kavität 18 an dem genannten Platz oberhalb der ersten Kamera 14 befindet.
[0015] Bei einer zweiten Ausführungsform ist die Platte 17 ortsfest angeordnet, wobei sich die Kavität 18 oberhalb der ersten Kamera 14 befindet. In diesem Fall umfasst die Einrichtung 13 einen Antrieb für die Bewegung des Flussmittelbehälters 19 von der einen Seite der Kavität 18 auf die gegenüberliegende Seite der Kavität 18. Dabei gleitet der Flussmittelbehälter 19 auf der Platte 17 und füllt die Kavität 18 mit Flussmittel.
[0016] Die zweite Kamera 15 ist am Bondkopf 10 befestigt. Die optische Achse der Kamera 15 verläuft parallel zur Greifachse des Bondkopfs 10. Die zweite Kamera 15 ist mechanisch derart am Bondkopf 10 befestigt, dass die Orientierung des den Bildern der zweiten Kamera 15 zugeordneten Pixelkoordinatensystems in einem festen geometrischen Bezug zu der Greifachse des Bondkopfs 10 steht. Die Pixelkoordinaten des Substratplatzes, die anhand mindestens eines von der zweiten Kamera 15 aufgenommen Bildes des Substratplatzes oder von Markierungen auf dem Substrat ermittelt werden, werden mithilfe von zweiten Geometriedaten in Maschinenkoordinaten des Bondkopfs 10 umgerechnet.
[0017] Die zweiten Geometriedaten umfassen einen Vektor B mit Werten (x, y), der Richtung und Abstand von einem Bezugspunkt des Pixelkoordinatensystems der zweiten Kamera 15 zu einem Bezugspunkt des Maschinenkoordinatensystems des Bondkopfs 10 bezeichnet. Die zweiten Geometriedaten umfassen weiter einen Winkel φ, der die Verdrehung dieser beiden Koordinatensysteme beschreibt.
[0018] Die ersten und zweiten Geometriedaten umfassen des Weiteren Skalierungsfaktoren, die die Umrechnung von Werten im Pixelkoordinatensystem der jeweiligen Kamera in Werte im Maschinenkoordinatensystem des Bondkopfs 10 ermöglichen. Die ersten und zweiten Geometriedaten werden in einer Kalibrierungsphase bestimmt, die vor der Montagephase durchgeführt wird. Die Kalibrierungsphase kann zu verschiedenen Zeitpunkten durchgeführt werden, um die Langzeitstabilität der Vorrichtung und des Verfahrens zu erhöhen.
[0019] Die beschriebenen Ausführungsformen der Vorrichtung sind geeignet, das erfindungsgemässe Verfahren für die Montage der Halbleiterchips als Flipchip auf dem Substrat durchzuführen. Das erfindungsgemässe Verfahren umfasst dabei einerseits die oben genannte Kalibrierungsphase, in der die ersten und zweiten Geometriedaten bestimmt werden, und die Montagephase, in der für jeden Halbleiterchip folgende Schritte durchgeführt werden:
entweder: mit dem Wafertisch 4 Bereitstellen des Halbleiterchips 2 an einem vorbestimmten Ort;
mit dem Pick-up-Kopf 6 der Flipvorrichtung 5 Entnehmen des bereitgestellten Halbleiterchips 2 und Drehen des Halbleiterchips 2 um 180°, um den Halbleiterchip 2 als Flipchip 3 bereitzustellen;
oder: mit einem Zuführgerät Bereitstellen des Halbleiterchips 2 als Flipchip;
mit dem Transportkopf 8 Übernehmen des Flipchips 3 von dem Pick-up-Kopf 6 bzw. dem Zuführgerät;
Füllen der in der Platte 17 angeordneten und mit dem durchsichtigen Boden ausgebildeten Kavität 18 mit Flussmittel, wobei die Platte 17 entweder stationär angeordnet ist oder nach dem Füllen der Kavität 18 bewegt wird, sodass sich die Kavität 18 in beiden Fällen oberhalb der ersten Kamera 14 befindet;
CH 711 536 B1
Absetzen des Flipchips 3 in der Kavität 18, wobei die Bumps 1 dem Boden der Kavität 18 zugewandt sind;
mit der ersten Kamera 14 Aufnehmen eines Bildes des Flipchips 3 und Bestimmen einer Ist-Lage des Flipchips 3 in Bezug auf ein Maschinenkoordinatensystem des Bondkopfs 10 anhand des Bildes und der ersten Geometriedaten;
mit dem Bondkopf 10 Entnehmen des Flipchips 3 aus der Kavität 18;
Bestimmen einer Ist-Lage des Substratplatzes in Bezug auf das Maschinenkoordinatensystem des Bondkopfs 10 entweder durch:
Bewegen des Bondkopfs 10 an eine Position über dem Substratplatz, in der der Substratplatz im Blickfeld der zweiten Kamera 15 ist, mit der zweiten Kamera 15 Aufnehmen mindestens eines Bildes, und
Berechnen der Ist-Lage des Substratplatzes anhand der Lage des Substratplatzes in dem mindestens einen Bild und der zweiten Geometriedaten;
oder durch:
Berechnen der Ist-Lage des Substratplatzes mithilfe von Ist-Lagen von wenigstens zwei Substratmarkierungen, wobei die Ist-Lage von jeder der wenigstens zwei Substratmarkierungen jeweils nach dem Zuführen eines neuen Substrats 11 zu der Auflage 12 bestimmt wird durch:
Bewegen des Bondkopfs 10 an eine Position über dem Substrat 11, in der die Substratmarkierung im Blickfeld der zweiten Kamera 15 ist, mit der zweiten Kamera 15 Aufnehmen eines Bildes, und
Bestimmen der Ist-Lage der Substratmarkierung anhand des Bildes und der zweiten Geometriedaten; und
Berechnen der von dem Bondkopf 10 anzufahrenden Position aufgrund der ermittelten Ist-Lage des Flipchips 3 und der ermittelten Ist-Lage des Substratplatzes; und
Bewegen des Bondkopfs 10 an die berechnete Position und Absetzen des Flipchips 3 auf dem Substratplatz.
[0020] Die Ausrüstung der Vorrichtung mit dem Transportkopf 8, der den Flipchip 3 von dem Pick-up-Kopf 6 oder dem Zuführgerät übernimmt und in der Kavität 18 platziert, und mit dem Bondkopf 10, der den Flipchip 3 aus der Kavität 18 entnimmt und auf dem Substrat 11 platziert, ermöglicht eine Erhöhung des Durchsatzes der Vorrichtung, weil der Transportkopf 8 und der Bondkopf 10 weitgehend gleichzeitig, d.h. parallel, arbeiten können. Die Steuereinrichtung ist eingerichtet, die Bewegungen des Transportkopfs 8 und des Bondkopfs 10 derart zu steuern, dass die beiden Köpfe zumindest teilweise gleichzeitig in Bewegung sind, ohne miteinander zusammenzustossen. Im Hinblick auf einen möglichst hohen Durchsatz der Vorrichtung ist die Steuereinrichtung insbesondere programmiert, den Ablauf der einzelnen Schritte des Verfahrens derart zu steuern, dass der Transportkopf 8 den nachfolgenden Flipchip 3 so schnell, wie dies aufgrund der Dauer der einzelnen Prozessschritte möglich ist, in der Kavität 18 absetzt, nachdem der Bondkopf 10 den als nächstes zu montierenden Flipchip 3 aus der Kavität 18 entnommen hat.
[0021] Die Fig. 1 zeigt die Vorrichtung zu einem Zeitpunkt, bei dem der Pick-up-Kopf 6 der Flipvorrichtung 5 einen Halbleiterchip 2 vom Wafertisch 4 entnommen hat, ein Flipchip 3 in der Kavität 18 platziert ist, und der Bondkopf 10 einen mit Flussmittel benetzten Flipchip 3 zum Substrat 11 transportiert.
[0022] Das von der ersten Kamera 14 aufgenommene Bild des Flipchips 3 kann auch verwendet werden, um neben der Ermittlung der Ist-Lage des Flipchips 3 zu prüfen, ob alle Bumps 1 vorhanden und/oder richtig benetzt sind. Zudem kann die erste Kamera 14 ein Bild nach dem andern des Flipchips 3 aufnehmen, die Bildverarbeitungssoftware das Bild auswerten und überprüfen, ob alle Bumps 1 richtig benetzt sind, und sobald dies der Fall ist, eine Meldung abgeben, dass der Bondkopf 10 den Flipchip 3 sofort aus der Kavität 18 entnimmt und auf dem Substratplatz platziert.
[0023] Wenn der Blickwinkel der zweiten Kamera 15 relativ klein ist, sodass nicht der ganze Substratplatz im Bild Platz findet, dann wird der Bondkopf 10 mit Vorteil an verschiedene Positionen gefahren und an jeder Position ein Bild aufgenommen, das einen Teil des Substratplatzes enthält. Die Lage und Orientierung des Substratplatzes werden dann anhand dieser Bilder bestimmt.
[0024] Bei einem ersten Produktionsmodus wird also die Lage des Substratplatzes, auf dem der Flipchip zu platzieren ist, anhand mindestens eines Bildes des Substratplatzes ermittelt. Bei einem zweiten Produktionsmodus wird jeweils nach dem Zuführen eines neuen Substrats anhand von Substratmarkierungen einmalig dessen Lage bestimmt und dann die einzelnen Zielpositionen der Flipchips mithilfe von geometrischen Materialdaten berechnet. Ein solcher Anwendungsfall
CH 711 536 B1 ist das «wafer level packaging» (WLP), bei dem das Substrat ein mit Kunststoff übergossener Wafer ist. Der Wafer enthält keine Positionsmarkierungen der einzelnen Substratplätze, sondern Substratmarkierungen, die in der Nähe des Randes des Wafers angebracht sind.
[0025] Um beispielsweise durch Temperaturänderungen bedingte Positionierungsfehler des Flipchips 3 auf dem Substratplatz auszuschliessen, wird die Position der ersten optischen Markierung 22 in der Kalibrierungsphase bestimmt und an einem oder mehreren vorbestimmten Zeitpunkten aktualisiert durch:
Bewegen des Bondkopfs 10 an eine Position, in der die erste optische Markierung 22 im Blickfeld der zweiten Kamera 15 ist;
mit der zweiten Kamera 15 Aufnehmen eines Bildes;
Bestimmen der Position der ersten optischen Markierung 22 anhand des Bildes und der zweiten Geometriedaten; und
Speichern der ermittelten Position als neue Position der ersten optischen Markierung 22.
[0026] Die Erfindung macht somit von der Erkenntnis Gebrauch, dass eine oder mehrerer optische Markierungen, die auf dem Kameraträger 16 aufgebracht ist/sind, auf dem die erste Kamera 14 befestigt ist, ausreichen, um den Einfluss von Änderungen zwischen dem Pixelkoordinatensystem der ersten Kamera 14, dem Pixelkoordinatensystem der zweiten Kamera 15 und dem Maschinenkoordinatensystem des Bondkopfs 10 auf die Positionierung des Flipchips 3 auf dem Substratplatz auf ein durch die heutigen Anforderungen gegebenes Mass zu reduzieren.
[0027] Falls eine oder mehrere weitere optische Markierungen vorhanden sind, beispielsweise die optische Markierung 23, dann wird die Position der weiteren optischen Markierung(en) in gleicher Weise in der Kalibrierungsphase bestimmt und an den genannten Zeitpunkten aktualisiert.
[0028] Mit Vorteil sind zwei Pick-und-Place-Systeme vorhanden, die je eine Flipvorrichtung 5 mit einem Pick-up-Kopf 6, ein erstes Transportsystem 7 mit einem Transportkopf 8, ein zweites Transportsystem 9 mit einem Bondkopf 10, eine Einrichtung 13 für die Benetzung eines Flipchips mit Flussmittel, sowie eine erste Kamera 14 und eine zweite Kamera 15 umfassen, die abwechslungsweise einen Halbleiterchip 2 von dem Wafertisch 4 holen und abwechslungsweise als Flipchip 3 auf dem auf der Auflage 12 bereitgestellten Substrat 11 montieren.
[0029] Das erfindungsgemässe Verfahren bietet folgende Vorteile:
- Das Absetzen des Flipchips in der Kavität am gleichen Ort wie das Entnehmen des Flipchips aus der Kavität gewährleistet, dass die Verteilung des Flussmittels in der Kavität nicht durch Bewegungen der Kavität von einem ersten Ort zu einem zweiten Ort verändert wird und dass sich der Flipchip in der Kavität nicht verschiebt, was sich ungünstig auf die Benetzung der Bumps des Flipchips auswirken oder zu einer Reduzierung des Durchsatzes der Vorrichtung führen könnte.
- Die Dauer, während der die Bumps des Flipchips in das Flussmittel eingetaucht sind, ist unabhängig von den anderen Prozessschritten einstellbar. Dies ist wichtig, um einerseits eine optimale Benetzung der Bumps des Flipchips und andererseits einen möglichst hohen Durchsatz zu erreichen.
- Die Ausrüstung mit Transportkopf und Bondkopf und das gleichzeitige, parallele Arbeiten von Transportkopf und Bondkopf erhöht den Durchsatz der Vorrichtung.

Claims (4)

  1. Patentansprüche
    1. Verfahren für die Montage von mit Bumps (1) versehenen Halbleiterchips (2) auf Substratplätzen eines Substrats (11), bei dem in einer Kalibrierungsphase erste und zweite Geometriedaten bestimmt werden und bei dem in einer Montagephase für jeden Halbleiterchip (2) folgende Schritte durchgeführt werden:
    entweder: mit einem Wafertisch (4) Bereitstellen des Halbleiterchips (2) an einem vorbestimmten Ort;
    mit einem Pick-up-Kopf (6) einer Flipvorrichtung (5) Entnehmen des bereitgestellten Halbleiterchips (2) und Drehen des Halbleiterchips (2) um 180°, um den Halbleiterchip (2) als Flipchip (3) bereitzustellen;
    oder: mit einem Zuführgerät Bereitstellen des Halbleiterchips (2) als Flipchip (3);
    mit einem Transportkopf (8) Übernehmen des Flipchips (3) von dem Pick-up-Kopf (6) bzw. dem Zuführgerät;
    Füllen einer in einer Platte (17) angeordneten und mit einem durchsichtigen Boden ausgebildeten Kavität (18) mit Flussmittel, wobei die Platte (17) entweder stationär angeordnet ist oder nach dem Füllen der Kavität (18) bewegt wird, sodass sich die Kavität (18) in beiden Fällen oberhalb einer ersten Kamera (14) befindet, die ortsfest angeordnet ist; Absetzen des Flipchips (3) in der Kavität (18), wobei die Bumps (1) dem Boden der Kavität (18) zugewandt sind;
    mit der ersten Kamera (14) Aufnehmen eines Bildes des Flipchips (3) und Bestimmen einer Ist-Lage des Flipchips (3) in Bezug auf ein Maschinenkoordinatensystem eines Bondkopfs (10) anhand des Bildes und der ersten Geometriedaten;
    mit dem Bondkopf (10) Entnehmen des Flipchips (3) aus der Kavität (18);
    CH 711 536 B1
    Bestimmen einer Ist-Lage des Substratplatzes in Bezug auf das Maschinenkoordinatensystem des Bondkopfs (10) mithilfe einer zweiten Kamera (15), die am Bondkopf (10) befestigt ist, entweder durch:
    Bewegen des Bondkopfs (10) an eine Position über dem Substratplatz, in der der Substratplatz im Blickfeld der zweiten Kamera (15) ist, mit der zweiten Kamera (15) Aufnehmen mindestens eines Bildes, und Berechnen der Ist-Lage des Substratplatzes anhand der Lage des Substratplatzes in dem mindestens einen Bild und der zweiten Geometriedaten;
    oder durch:
    Berechnen der Ist-Lage des Substratplatzes mithilfe von Ist-Lagen von wenigstens zwei Substratmarkierungen, wobei die Ist-Lage von jeder der wenigstens zwei Substratmarkierungen jeweils nach dem Zuführen eines neuen Substrats (11) zu der Auflage (12) bestimmt wird durch:
    Bewegen des Bondkopfs (10) an eine Position über dem Substrat, in der die Substratmarkierung im Blickfeld der zweiten Kamera (15) ist, mit der zweiten Kamera (15) Aufnehmen eines Bildes, und
    Bestimmen der Ist-Lage der Substratmarkierung anhand des Bildes und der zweiten Geometriedaten; und Berechnen einer anzufahrenden Position des Bondkopfs (10) aufgrund der ermittelten Ist-Lage des Flipchips (3) und der Ist-Lage des Substratplatzes; und
    Bewegen des Bondkopfs (10) an die berechnete Position und Absetzen des Flipchips (3) auf dem Substratplatz, wobei der Transportkopf (8) und der Bondkopf (10) zumindest teilweise gleichzeitig in Bewegung sind.
  2. 2. Verfahren nach Anspruch 1, bei dem die ersten Geometriedaten eine Position einer ersten optischen Markierung (22) und einen ersten festen Vektor umfassen, der Richtung und Abstand von der ersten optischen Markierung (22) zu einem Bezugspunkt eines Pixelkoordinatensystems der ersten Kamera (14) bezeichnet, und bei dem an wenigstens einem vorbestimmten Zeitpunkt die Position der ersten optischen Markierung (22) aktualisiert wird durch: Bewegen des Bondkopfs (10) an eine Position, in der die erste optische Markierung (22) im Blickfeld der zweiten Kamera (15) ist;
    mit der zweiten Kamera (15) Aufnehmen eines Bildes;
    Bestimmen der Position der ersten optischen Markierung (22) anhand des Bildes und der zweiten Geometriedaten; und
    Speichern der ermittelten Position als neue Position der ersten optischen Markierung (22).
  3. 3. Verfahren nach Anspruch 2, bei dem die ersten Geometriedaten eine Position von mindestens einer weiteren optischen Markierung (23) und einen weiteren festen Vektor umfassen, der Richtung und Abstand von der weiteren optischen Markierung zu dem Bezugspunkt des Pixelkoordinatensystems der ersten Kamera (14) bezeichnet, und bei dem an dem genannten Zeitpunkt die Position der weiteren optischen Markierung (23) aktualisiert wird durch: Bewegen des Bondkopfs (10) an eine Position, in der die weitere optische Markierung (23) im Blickfeld der zweiten Kamera (15) ist;
    mit der zweiten Kamera (15) Aufnehmen eines Bildes;
    Bestimmen der Position der weiteren optischen Markierung (23) anhand des Bildes und der zweiten Geometriedaten; und
    Speichern der ermittelten Position als neue Position der weiteren optischen Markierung (23).
  4. 4. Verfahren nach Anspruch 2 oder 3, bei dem die optische(n) Markierung(en) durch die Platte (17) abgedeckt ist/sind, wenn sich die Kavität (18) der Platte (17) in der Position oberhalb der ersten Kamera (14) befindet, das Verfahren weiter umfassend Bewegen der Platte (17) in eine Position, in der die optische(n) Markierung(en) (22, 23) frei liegt/liegen, bevor die Position(en) der optische(n) Markierung(en) (22, 23) aktualisiert wird/werden.
    CH 711 536 B1
    Tf7
    CH 711 536 B1
CH01404/15A 2015-08-31 2015-09-28 Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats. CH711536B1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102016113328.0A DE102016113328B4 (de) 2015-08-31 2016-07-20 Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats
SG10201606167WA SG10201606167WA (en) 2015-08-31 2016-07-26 Method for mounting semiconductors provided with bumps on substrate locations of a substrate
JP2016156305A JP6868982B2 (ja) 2015-08-31 2016-08-09 隆起部が設けられている半導体を基板の基板位置に取り付けるための方法
MYPI2016702921A MY176667A (en) 2015-08-31 2016-08-11 Method for mounting semiconductors provided with bumps on substrate locations of a substrate
KR1020160103073A KR102597252B1 (ko) 2015-08-31 2016-08-12 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법
CN201610754833.6A CN106486400B (zh) 2015-08-31 2016-08-18 用于在基板的基板定位上安装设有凸块的半导体的方法
US15/250,796 US9721819B2 (en) 2015-08-31 2016-08-29 Method for mounting semiconductors provided with bumps on substrate locations of a substrate
TW105127781A TWI700767B (zh) 2015-08-31 2016-08-30 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH12482015 2015-08-31

Publications (2)

Publication Number Publication Date
CH711536A1 CH711536A1 (de) 2017-03-15
CH711536B1 true CH711536B1 (de) 2019-02-15

Family

ID=58264157

Family Applications (1)

Application Number Title Priority Date Filing Date
CH01404/15A CH711536B1 (de) 2015-08-31 2015-09-28 Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.

Country Status (7)

Country Link
JP (1) JP6868982B2 (de)
KR (1) KR102597252B1 (de)
CN (1) CN106486400B (de)
CH (1) CH711536B1 (de)
MY (1) MY176667A (de)
SG (1) SG10201606167WA (de)
TW (1) TWI700767B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164314B2 (ja) * 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
CN109079367B (zh) * 2018-07-23 2020-07-24 中电科技（合肥）博微信息发展有限责任公司 一种芯片智能焊接方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372294A (en) * 1994-01-27 1994-12-13 Motorola, Inc. Method of preparing a component for automated placement
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH10209208A (ja) * 1997-01-23 1998-08-07 Hitachi Ltd 半導体製造方法および装置
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
JP2001060795A (ja) * 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP4334892B2 (ja) * 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP2007173801A (ja) * 2005-12-22 2007-07-05 Unaxis Internatl Trading Ltd フリップチップを基板に取り付ける方法
JP2008168225A (ja) * 2007-01-12 2008-07-24 Fujifilm Corp スリット塗布方法及び装置、並びにカラーフィルタの製造方法
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
CH698720B1 (de) * 2007-02-14 2009-10-15 Oerlikon Assembly Equipment Ag Verfahren und Montageautomat für die Montage von Halbleiterchips als Flipchip auf einem Substrat.
CH698334B1 (de) * 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
JP5030843B2 (ja) * 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 電子部品の実装装置及び実装方法
JP4983737B2 (ja) * 2008-06-30 2012-07-25 株式会社日立プラントテクノロジー ハンダボール検査リペア装置およびハンダボール検査リペア方法
JP4766144B2 (ja) * 2009-04-08 2011-09-07 パナソニック株式会社 電子部品実装装置
KR101120129B1 (ko) * 2009-08-31 2012-03-23 (주) 에스에스피 기준값을 응용한 작업위치 자동 조정방법 및 이를 위한 자동화 장비
JP2011181675A (ja) * 2010-03-01 2011-09-15 Nec Corp 回路部品の実装装置
CH705802B1 (de) * 2011-11-25 2016-04-15 Esec Ag Einrichtung für die Montage von Halbleiterchips.
JP6000626B2 (ja) * 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
JP6391225B2 (ja) 2013-09-13 2018-09-19 ファスフォードテクノロジ株式会社 フリップチップボンダ及びフリップチップボンディング方法
JP6200737B2 (ja) * 2013-09-17 2017-09-20 ファスフォードテクノロジ株式会社 ダイボンダ用ディッピング機構及びフリップチップボンダ
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
JP6324772B2 (ja) * 2014-03-14 2018-05-16 ファスフォードテクノロジ株式会社 ダイボンダ用ディッピング機構及びフリップチップボンダ

Also Published As

Publication number Publication date
KR20170026136A (ko) 2017-03-08
SG10201606167WA (en) 2017-03-30
KR102597252B1 (ko) 2023-11-01
TWI700767B (zh) 2020-08-01
JP2017050533A (ja) 2017-03-09
CN106486400B (zh) 2021-10-29
CH711536A1 (de) 2017-03-15
JP6868982B2 (ja) 2021-05-12
CN106486400A (zh) 2017-03-08
MY176667A (en) 2020-08-19
TW201735227A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
DE102016113328B4 (de) Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats
DE112009000667B4 (de) Abgabevorrichtung und Verfahren zur Abgabe von Material auf ein Substrat
DE102018109512B4 (de) Vorrichtung und Verfahren zum Montieren von Bauelementen auf einem Substrat
DE102016114337B4 (de) System und verfahren zum verknüpfen von koordinatenräumen maschinellen sehens in einer umgebung angeleiteten zusammenbaus
DE602005000512T2 (de) Verfahren und vorrichtung zum montieren von bauelementen
DE112008002467T5 (de) Verfahren für die Entnahme von Halbleiterchips von einem Wafertisch und Verfahren für die Montage von Halbleiterchips auf einem Substrat
EP2115767B1 (de) Vorrichtung für die montage eines flipchips auf einem substrat
DE112016006406T5 (de) Vorrichtung für dreidimensionale Messung
EP3160219B1 (de) Verfahren und vorrichtung zur platzierung elektronischer bauteile
DE19951053A1 (de) Kontaktierungsvorrichtung
DE60100823T2 (de) Verfahren und Vorrichtung zur Kantendetektion
DE102005029136A1 (de) Verfahren und Einrichtung für die Montage von Halbleiterchips
EP1716586A1 (de) Vorrichtung und verfahren zum überprüfen und umdrehen e lektronischer bauelemente
CH711536B1 (de) Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.
DE112015006798T5 (de) Bauteilmontagevorrichtung
DE10101090B4 (de) Verfahren des Schneidens von CSP-Substraten
DE602004011214T2 (de) Verfahren zum zusammenbau einer schaltung
DE10128111A1 (de) Vorrichtung zur Montage von Bauelementen auf einem Substrat
DE112014006090T5 (de) Kalibrierungsverfahren für ein viskoses Fluid-Abgabesystem
CH693229A5 (de) Einrichtung und Verfahren zur Montage vonHalbleiterchips auf einem Substrat.
DE102015115065A1 (de) Teachen von Bestückpositionen
DE112004000042T5 (de) Elektronikkomponenten-Montagevorrichtung und Elektronikkomponenten-Montageverfahren
DE102019111580A1 (de) Verfahren zur Kalibrierung einer Vorrichtung für die Montage von Bauelementen
EP1802192A1 (de) Verfahren für die Montage eines Flipchips auf einem Substrat
DE102012200734B4 (de) System und verfahren zum erzeugen von bauelementen umfassend ein halbleiterteil und ein nichthalbleiterteil

Legal Events

Date Code Title Description
NV New agent

Representative=s name: IP.DESIGN KANZLEI AND PATENTBUERO DR. MARC-TIM, CH

PL Patent ceased