KR20170026136A - 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법 - Google Patents

범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법 Download PDF

Info

Publication number
KR20170026136A
KR20170026136A KR1020160103073A KR20160103073A KR20170026136A KR 20170026136 A KR20170026136 A KR 20170026136A KR 1020160103073 A KR1020160103073 A KR 1020160103073A KR 20160103073 A KR20160103073 A KR 20160103073A KR 20170026136 A KR20170026136 A KR 20170026136A
Authority
KR
South Korea
Prior art keywords
substrate
camera
optical marking
bonding head
image
Prior art date
Application number
KR1020160103073A
Other languages
English (en)
Other versions
KR102597252B1 (ko
Inventor
플로리안 슈페르
Original Assignee
베시 스위처랜드 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베시 스위처랜드 아게 filed Critical 베시 스위처랜드 아게
Publication of KR20170026136A publication Critical patent/KR20170026136A/ko
Application granted granted Critical
Publication of KR102597252B1 publication Critical patent/KR102597252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 기판의 기판 위치상에 플립 칩(flip chip)으로서 범프를 구비하는 반도체 칩을 장착하기 위한 방법에 관한 것이다. 본 방법은 고정형으로 배치된 캐비티 내에 플립 칩을 배치하는 단계를 포함하며 거기에서 범프들은 융제로 습윤되고 플립 칩의 위치는 카메라에 의해 측정된다. 본 방법은 수송 헤드와 본딩 헤드의 이용을 포함하며, 그것은 신속하고 매우 정확한 장착을 가능하게 한다.

Description

범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법{METHOD FOR MOUNTING SEMICONDUCTORS PROVIDED WITH BUMPS ON SUBSTRATE LOCATIONS OF A SUBSTRATE}
본 발명은 범프를 구비하는 반도체 칩을 기판의 기판 위치상에 플립 칩(flip chip)으로서 장착하기 위한 방법에 관한 것이다.
한편으로 매우 높은 위치 정밀도와 다른 한편으로 최고 가능한 처리량을 가능하게 위한 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 방법에 관한 연구가 계속되어 왔다.
본 발명은, 한편으로 매우 높은 위치 정밀도와 다른 한편으로 최고 가능한 처리량을 가능하게 하는, 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 방법을 개발하는 목적에 기초한다.
상기 목적은 특허청구범위에 기재된 특징들을 갖는 본 발명에 의해 달성된다.
본 발명에 의하면, 한편으로 매우 높은 위치 정밀도와 다른 한편으로 최고 가능한 처리량을 가능하게 하는, 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 방법이 제공된다.
본 명세서에 포함되고 그것의 일부를 구성하는 첨부 도면은 본 발명의 하나 이상의 실시 형태를 예시하며, 상세한 설명과 함께 본 발명의 원리 및 구현을 설명하는 역할을 한다. 도면은 개략적이며 축척에 맞게 도시되지 않는다.
도 1은 범프를 구비하는 반도체 칩을 플립 칩으로서 장착하기 위한 장치의 측면도를 개략적으로 도시한다.
도 2는 평면도로 카메라 지지체(camera support)를 도시한다.
도 3은 픽셀 좌표계(pixel coordinate system)와 기계 좌표계(machine coordinate system)를 도시한다.
도 1은 범프(1)를 구비하는 반도체 칩(2)을 플립 칩(3)으로서 장착하기 위한 장치의 측면도를 개략적으로 도시하며, 그것은 본 발명에 따른 방법을 수행하기 위해 구성된다. 그 장치는 반도체 칩(2)을 제공하기 위한 웨이퍼 테이블(4), 픽업 헤드(pickup head)(6)를 갖춘 플립 장치(5), 수송 헤드(8)를 갖춘 제1 수송 시스템(7), 본딩 헤드(bonding head)(10)를 갖춘 제2 수송 시스템(9), 지지체(12) 상에 기판(11)을 공급 및 제공하기 위한 수송 시스템(미도시), 융제(fluxing agent)로 반도체 칩을 습윤시키기 위한 장치(13), 제1 카메라(14) 및 제2 카메라(15)를 포함한다. 장치(13)는 카메라 지지체(16), 베이스(base)가 투명한 캐비티(cavity)(18)를 갖춘 플레이트(17), 그리고 하향으로 개방된 융제 용기(19)를 포함한다. 본딩 헤드(10)의 위치는 기계 좌표에 의해 설명된다. 장치는 제어 장치에 의해 제어되며, 그것은 도시되어 있지 않다.
제1 수송 시스템(7)은 적어도 2개의 공간 방향으로 수송 헤드(8)를 이동시키도록 구성된다. 제2 수송 시스템(9)은 3개의 공간 방향으로 본딩 헤드(10)를 이동시키도록 구성된다.
본 발명에 따른 방법을 수행하기에 또한 적합한 또 다른 장치에 있어서, 웨이퍼 테이블(4)과 픽업 헤드(pickup head)(6)를 갖춘 플립 장치(5)는 존재하지 않으며, 반도체 칩(2)을 직접 플립 칩(3)으로서 제공하는 (피더(feeder)로서 또한 알려진) 공급 장치에 의해 대체된다. 그러한 장치의 경우, 도 1에서 참조번호 4로 도시된 요소는 공급 장치를 나타낸다.
카메라 지지체(16)는 장치상에 고정형으로 배치되며, 제1 카메라(14)가 고정되는 베이스(20), 및 적어도 2개의 측벽(21)을 포함한다. 플레이트(17)는 카메라 지지체(16) 상에 탈착가능하게 장착된다. 도 2는 평면도로 카메라 지지체(16)를 도시한다. 카메라 지지체(16)는 제1 광학 마킹(optical marking)(22)과, 선택적으로, 적어도 하나의 추가 광학 마킹(23)을 포함한다. 카메라 지지체(16)는 제1 카메라(14)와 광학 마킹(들)(22, 및 선택적으로 23)이 서로에 대하여 경직된 기하학적 관계에 있도록 기계적으로 강성으로 형성되어서, 제1 카메라(14)의 이미지에 할당되는 픽셀 좌표계의 위치와 방향은 광학 마킹(들)(22, 및 선택적으로 23)의 위치와 고정된 관계에 있다 (즉, 이러한 경우에 변화 불가능한 것으로 생각된다).
바람직하게는, 광학 마킹(들)(22, 및 선택적으로 23)은 기판 위치의 높이와 실질적으로 동일한 높이에서 기판(11)을 위한 지지체(12)의 표면에 수직으로 연장되는 방향으로 배치된다. 이것은 제2 카메라(15)가 광학 마킹(들)(22, 및 선택적으로 23)의 이미지, 또는 기판 위치의 이미지, 또는 기판의 기판 마킹의 이미지를 기록할 때 본딩 헤드(10)가 실질적으로 동일한 높이에 위치되는 이점을 제공한다. 이는 촬영될 물체를 제2 카메라(15)의 초점면으로 이동시키기 위해서 본딩 헤드(10)가 상이한 높이로 들어올려질 필요가 없다는 것을 의미한다.
플립 칩(3)의 픽셀 좌표는 제1 카메라(14)에 의해 기록된 플립 칩(3)의 이미지로부터 측정되며 제1 기하학적 구조 데이터에 의해 본딩 헤드(10)의 기계 좌표로 변환된다. 제1 기하학적 구조 데이터는 제1 광학 마킹(22)의 위치와 고정값 (u, v)를 갖는 벡터(A)를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계의 기준점으로부터 제1 광학 마킹(22)의 방향 및 거리를 나타낸다. 제1 기하학적 구조 데이터는 또한 일정 각도(Ψ)를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계와 본딩 헤드(10)의 기계 좌표계 사이의 비틀림(twisting)을 나타낸다. 하나보다 많은 광학 마킹이 있는 경우, 제1 기하학적 구조 데이터는 각각의 추가 광학 마킹의 위치와 고정값을 갖는 관련 벡터를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계의 기준점으로부터 추가 광학 마킹의 방향 및 거리를 나타낸다.
도 3은 본딩 헤드(10)의 기계 좌표계(MS), 제1 카메라(14)의 픽셀 좌표계(PS), 제1 광학 마킹(22), 벡터(A) 및 각도(Ψ)를 개략적으로 도시한다. 벡터(A)의 값 (u, v)는 기계 좌표계(MS)에서의 숫자이다.
이하에서 더욱 상세하게 설명되는 바와 같이, 플립 칩(3)은 본 발명에 따른 방법에서 캐비티(18) 내에 놓이며, 그것의 범프(1)는 융제 내에 침지되고, 제1 카메라(14)로 이미지가 기록되며, 습윤 시기의 만료 이후 플립 칩(3)은 캐비티(18)로부터 분리되고 기판(11) 상에 장착된다. 캐비티(18)는 이 단계 동안 제1 카메라(14) 위의 고정된 위치에 위치하고 제1 카메라(14)의 시야는 캐비티(18)의 베이스로 지향되어서, 그 이미지는 범프(1)를 갖춘 플립 칩(3)의 바닥면을 도시한다.
제1 실시형태에서, 융제 용기(19)는 고정형으로 배치된다. 이러한 경우, 장치(13)는 플레이트(17)의 왕복 운동을 위한 구동장치를 포함한다. 플레이트(17)는 캐비티(18)를 융제로 충전하기 위한 정도로 이동되어서 캐비티(18)는 융제 용기(19)의 아래에 또는 융제 용기(19)의 반대면 상에 위치되며, 이후 다시 원래대로 이동되어서 캐비티(18)는 제1 카메라(14) 위의 전술한 위치에 위치한다.
제2 실시형태에서, 플레이트(17)는 고정형으로 배치되며, 캐비티(18)는 제1 카메라(14) 위에 위치된다. 이러한 경우, 장치(13)는 캐비티(18)의 한쪽 면으로부터 캐비티(18) 반대쪽 면으로 융제 용기(19)의 이동을 위한 구동장치를 포함한다. 융제 용기(19)는 플레이트(17) 상에서 미끄러져 이동하며 캐비티(18)를 융제로 충전한다.
제2 카메라(15)는 본딩 헤드(10)에 고정된다. 카메라(15)의 광축은 본딩 헤드(10)의 그리핑 축(gripping axis)에 평행하게 연장된다. 제2 카메라(15)는, 제2 카메라(15)의 이미지에 할당된 픽셀 좌표계의 방향이 본딩 헤드(10)의 그리핑 축과 일정 기하학적 구조 관계에 있도록, 본딩 헤드(10)에 기계적으로 고정된다. 제2 카메라(14)에 의해 기록된 기판상의 마킹 또는 기판 위치의 적어도 하나의 이미지에 의해 측정되는, 기판 위치의 픽셀 좌표는 제2 기하학적 구조 데이터에 의해 본딩 헤드(10)의 기계 좌표로 변환된다.
제2 기하학적 구조 데이터는 값 (x, y)를 갖는 벡터(B)를 포함하며, 그것은 본딩 헤드(10)의 기계 좌표계의 기준점으로부터 제2 카메라(15)의 픽셀 좌표계의 기준점의 방향 및 거리를 나타낸다. 제2 기하학적 구조 데이터는 각도(φ)를 또한 포함하며, 그것은 이들 두 좌표계의 비틀림을 나타낸다.
제1 및 제2 기하학적 구조 데이터는 스케일링 인자(scaling factor)를 또한 포함하며, 그것은 각각의 카메라의 픽셀 좌표계에서의 값을 본딩 헤드(10)의 기계 좌표계에서의 값으로 변환하는 것을 가능하게 한다. 제1 및 제2 기하학적 구조 데이터는 장착 단계 이전에 수행되는 교정 단계(calibration phase)에서 측정된다. 교정 단계는 방법 및 장치의 장기간 안정성(long-term stability)을 증가시키기 위해 상이한 시점에서 수행될 수 있다.
설명된 실시형태의 장치는 반도체 칩을 기판상에 플립 칩으로서 장착하기 위한 본 발명에 따른 방법을 수행할 수 있다. 본 발명에 따른 방법은 한편으로 제1 및 제2 기하학적 구조 데이터가 측정되는 전술된 교정 단계, 및 각각의 반도체 칩에 대해 다음 단계들이 수행되는 장착 단계를 포함한다:
웨이퍼 테이블(4)에 반도체 칩(2)을 미리 정해진 위치에 제공하는 단계;
플립 장치(5)의 픽업 헤드(6)를 이용하여 제공된 반도체 칩(2)을 분리하고 180°로 반도체 칩(2)의 방향을 틀어서 반도체 칩(2)을 플립 칩(3)으로서 제공하는 단계;
또는: 공급 장치를 이용하여 반도체 칩(2)을 플립 칩으로서 제공하는 단계;
수송 헤드(8)를 이용하여 픽업 헤드(6) 또는 공급 장치로부터 플립 칩(3)을 수용하는 단계;
플레이트(17) 내에 배치되며 투명한 베이스로 형성되는, 캐비티(18)를 융제로 충전하는 단계로서, 플레이트(17)는 고정형으로 배치되거나 캐비티(18)의 충전 이후에 이동되어서 캐비티(18)는 두 경우 모두 제1 카메라(14) 위에 위치되는 단계;
캐비티(18) 내에 플립 칩(3)을 위치시키는 단계로서, 범프(1)는 캐비티(18)의 베이스를 향하는 단계;
제1 카메라(14)로 플립 칩(3)의 이미지를 기록하고 상기 이미지와 제1 기하학적 구조 데이터에 기초하여 본딩 헤드(10)의 기계 좌표계에 대한 플립 칩(3)의 실제 위치를 측정하는 단계;
본딩 헤드(10)에 의해 캐비티(18)로부터 플립 칩(3)을 분리하는 단계;
다음의 둘 중 하나에 의해 본딩 헤드(10)의 기계 좌표계에 대한 기판 위치의 실제 위치를 측정하는 단계:
기판 위치가 제2 카메라(15)의 시야 내에 있는 기판 위치 위의 위치로 본딩 헤드(10)를 이동시키는 단계,
제2 카메라(15)에 의해 적어도 하나의 이미지를 기록하는 단계, 및
상기 적어도 하나의 이미지 내에서의 기판 위치와 제2 기하학적 구조 데이터에 기초하여 기판 위치의 실제 위치를 계산하는 단계;
또는:
적어도 2개의 기판 마킹의 실제 위치에 의해 기판 위치의 실제 위치를 계산하는 단계로서, 적어도 2개의 기판 마킹의 각각의 실제 위치는 지지체(12)에 새로운 기판(11)을 공급한 후 다음 단계:
기판 마킹이 제2 카메라(15)의 시야 내에 있는 기판(11) 위의 위치로 본딩 헤드(10)를 이동시키는 단계,
제2 카메라(15)로 이미지를 기록하는 단계, 및
상기 이미지와 제2 기하학적 구조 데이터에 의해 기판 마킹의 실제 위치를 측정하는 단계
에 의해 각각 측정되는 단계; 및
플립 칩(3)의 측정된 실제 위치와 기판 위치의 측정된 실제 위치에 기초하여 본딩 헤드(10)에 의해 접근될 위치를 계산하는 단계; 및
계산된 위치로 본딩 헤드(10)를 이동시키고 기판 위치상에 플립 칩(3)을 위치시키는 단계.
픽업 헤드(6) 또는 공급 장치로부터 플립 칩(3)을 수용하고 상기 칩을 캐비티(18) 내에 위치시키는, 수송 헤드(8)와, 캐비티(18)로부터 플립 칩(3)을 분리하고 상기 칩을 기판(11)상에 위치시키는, 본딩 헤드(10)를, 장치에 구비하는 것은 장치의 처리량의 증가를 가능하게 하는데 왜냐하면 수송 헤드(8)와 본딩 헤드(10)가 실질적으로 동시에, 즉 병행하여, 작동할 수 있기 때문이다. 제어 장치는, 2개의 헤드가 서로 충돌하지 않고 적어도 부분적으로 동시에 이동하도록, 수송 헤드(8)와 본딩 헤드(10)의 움직임을 제어하기 위해 구성된다. 장치의 최고 가능한 처리량에 관해, 제어 장치는, 본딩 헤드(10)가 장착될 다음 플립 칩(3)을 캐비티(18)로부터 분리하면 수송 헤드(8)가 개별 공정 단계의 지속시간에 기초하여 가능한 한 신속하게 다음 뒤따르는 플립 칩(3)을 캐비티(18) 내에 위치시키도록, 본 방법의 개별 단계들의 시퀀스(sequence)를 제어하기 위해 특히 프로그래밍된다.
도 1은 플립 장치(5)의 픽업 헤드(6)가 웨이퍼 테이블(4)로부터 반도체 칩(2)을 취한 시점에서의 장치를 도시하며, 플립 칩(3)은 캐비티 내(18)에 위치되어 있고, 본딩 헤드(10)는 융제로 습윤된 플립 칩(3)을 기판(11)으로 수송한다.
제1 카메라(14)에 의해 기록되는 플립 칩(3)의 이미지는, 플립 칩(3)의 실제 위치의 측정 외에도, 모든 범프(1)들이 존재하며 그리고/또는 제대로 습윤되었는지를 확인하기 위해, 또한 사용될 수 있다. 또한, 제1 카메라(14)는 플립 칩(3)의 이미지를 순차적으로 기록할 수 있으며, 이미지 처리 소프트웨어는 이미지를 검토하고 모든 범프(1)들이 제대로 습윤되었는지를 확인할 수 있고, 그러하다면 본딩 헤드(10)는 즉시 캐비티(18)로부터 플립 칩(3)을 분리하고 그것을 기판 위치상에 위치시켜야 한다는 메세지가 생성될 수 있다.
제2 카메라(15)의 시야각(angle of vision)이 비교적 작아서 전체 기판 위치가 이미지에 맞지 않는 경우, 본딩 헤드(10)는 다른 위치로 유리하게 이동되고 이미지는 기판 위치의 일부분을 포함하는 각각의 위치에서 기록된다. 이후 기판 위치의 위치 및 방향은 이들 이미지에 기초하여 측정된다.
제1 제조 방식에서, 플립 칩이 그 위에 위치될 기판 위치의 위치는 기판 위치의 적어도 하나의 이미지에 기초하여 측정된다. 제2 제조 방식에서, 그것의 위치가 새로운 기판을 공급한 이후 기판 마킹에 기초하여 일단 측정되고 이후 플립 칩의 개별 목표 위치가 기하학적 재료 데이터에 의해 계산된다. 그러한 적용은 "웨이퍼 레벨 패키징(wafer level packaging)"(WLB)이며, 여기서 기판은 플라스틱이 위에 캐스팅되는 웨이퍼이다. 그 웨이퍼는 개별 기판 위치의 어떠한 위치 마킹도 포함하지 않으며, 웨이퍼의 에지 가까이 부착되는 기판 마킹을 포함한다.
온도 변화에 의해 초래되는 기판 위치상의 플립 칩(3)의 위치 오류를 배제하기 위해, 제1 광학 마킹(22)의 위치는 교정 단계에서 측정되고 다음에 의해 하나 또는 수개의 미리 정해진 시점들에서 갱신된다:
본딩 헤드(10)를 제1 광학 마킹(22)이 제2 카메라(15)의 시야 내에 있는 위치로 이동시키는 단계;
제2 카메라(15)로 이미지를 기록하는 단계;
그 이미지와 제2 기하학적 구조 데이터에 기초하여 제1 광학 마킹(22)의 위치를 측정하는 단계; 및
측정된 위치를 제1 광학 마킹(22)의 새로운 위치로서 저장하는 단계.
플레이트(17)의 캐비티(18)가 제1 카메라(14) 위의 위치에 놓일 때 광학 마킹(들)이 플레이트(17)에 의해 덮이는 경우, 본 방법은 광학 마킹(들)(22, 23)의 위치가 갱신되기 전에 광학 마킹(들)(22, 23)이 노출되는 위치로 플레이트(17)를 이동시키는 단계를 추가로 포함한다.
따라서 본 발명은, 제1 카메라(14)가 고정되는, 카메라 지지체(16)에 부착되는 하나 또는 수개의 광학 마킹이 기판 위치상의 플립 칩(3)의 위치에 대한 제1 카메라(14)의 픽셀 좌표계, 제2 카메라(15)의 픽셀 좌표계 및 본딩 헤드(10)의 기계 좌표계 사이에서 변화의 영향을 현재의 요구사항을 충족하는 수준으로 감소시키기에 충분하다는 발견을 이용한다.
예를 들어 광학 마킹(23)과 같은, 하나 또는 수개의 추가 광학 마킹이 존재하는 경우, 추가 광학 마킹(들)의 위치는 교정 단계에서 유사한 방식으로 측정되고 전술된 시점에서 갱신된다.
유리하게는, 2개의 픽-앤-플레이스 시스템(pick-and-place system)이 제공되며, 그것은 각각 픽업 헤드(6)를 갖춘 플립 장치(5), 수송 헤드(8)를 갖춘 제1 수송 시스템(7), 본딩 헤드(10)를 갖춘 제2 수송 시스템(9), 융제로 플립 칩을 습윤시키기 위한 장치(13), 및 제1 카메라(14) 및 제2 카메라(15)를 포함하며, 그 시스템은 웨이퍼 테이블(4)로부터 반도체 칩(2)을 번갈아가며 수집하고 그것을 지지체(12) 상에 제공되는 기판상에 플립 칩(3)으로서 번갈아가며 장착한다.
본 발명에 따른 방법은 다음의 장점들을 제공한다:
- 캐비티로부터 플립 칩의 제거와 동일한 위치에서 캐비티 내에 플립 칩을 위치시키는 것은 캐비티 내에서의 융제의 분포가 제1 위치에서 제2 위치로 캐비티의 움직임에 의해 변화되지 않으며 플립 칩이 캐비티 내에서 변위되지 않는 것을 보장하며, 그것은 플립 칩의 범프의 습윤에 부정적인 영향을 미칠 수 있거나 또는 장치의 처리량에서의 감소로 이어질 수 있다.
- 플립 칩의 범프들이 융제 내에 침지되는 지속시간은 다른 공정 단계들과는 독립적으로 조절될 수 있다. 이것은 한편으로 플립 칩의 범프들의 최적의 습윤을 달성하기 위해 그리고 다른 한편으로 최고 가능한 처리량을 달성하기 위해 중요하다.
- 수송 헤드와 본딩 헤드를 구비하는 것 그리고 수송 헤드와 본딩 헤드의 동시의, 병행하는 작동은 장치의 처리량을 증가시킨다.
본 발명의 실시형태들과 적용들이 도시되고 설명되었지만, 여기서 본 발명의 개념으로부터 벗어나지 않고 상기 설명된 것보다 훨씬 더 많은 수정형태들이 가능하다는 것은 본 발명의 이점을 가진 통상의 기술자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항 및 그 등가물에서의 경우를 제외하고는 제한되어서는 안 된다.

Claims (4)

  1. 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법으로서, 교정 단계에서 제1 및 제2 기하학적 구조 데이터가 측정되며 장착 단계에서 각각의 반도체 칩(2)에 대해 다음의 단계들:
    웨이퍼 테이블(4)에 반도체 칩(2)을 미리 정해진 위치에 제공하는 단계;
    플립 장치(5)의 픽업 헤드(6)를 이용하여 제공된 반도체 칩(2)을 분리하고 180°로 반도체 칩(2)의 방향을 틀어서 반도체 칩(2)을 플립 칩(3)으로서 제공하는 단계;
    또는: 공급 장치를 이용하여 반도체 칩(2)을 플립 칩(3)으로서 제공하는 단계;
    수송 헤드(8)를 이용하여 픽업 헤드(6) 또는 공급 장치로부터 플립 칩(3)을 수용하는 단계;
    플레이트(17) 내에 배치되며 투명한 베이스로 형성되는, 캐비티(18)를 융제로 충전하는 단계로서, 플레이트(17)는 고정형으로 배치되거나 캐비티(18)의 충전 이후에 이동되어서 캐비티(18)는 두 경우 모두 제1 카메라(14) 위에 위치되며, 그것은 고정형으로 배치되는 단계;
    캐비티(18) 내에 플립 칩(3)을 위치시키는 단계로서, 범프(1)는 캐비티(18)의 베이스를 향하는 단계;
    제1 카메라(14)로 플립 칩(3)의 이미지를 기록하고 상기 이미지와 제1 기하학적 구조 데이터에 기초하여 본딩 헤드(10)의 기계 좌표계에 대한 플립 칩(3)의 실제 위치를 측정하는 단계;
    본딩 헤드(10)를 이용하여 캐비티(18)로부터 플립 칩(3)을 분리하는 단계;
    다음의 둘 중 하나에 의해, 본딩 헤드(10)에 고정되는 제2 카메라(15)에 의해 본딩 헤드(10)의 기계 좌표계에 대한 기판 위치의 실제 위치를 측정하는 단계:
    기판 위치가 제2 카메라(15)의 시야 내에 있는 기판 위치 위의 위치로 본딩 헤드(10)를 이동시키는 단계,
    제2 카메라(15)를 이용하여 적어도 하나의 이미지를 기록하는 단계, 및
    상기 적어도 하나의 이미지 내에서의 기판 위치의 위치와 제2 기하학적 구조 데이터에 기초하여 기판 위치의 실제 위치를 계산하는 단계;
    또는:
    적어도 2개의 기판 마킹의 실제 위치에 의해 기판 위치의 실제 위치를 계산하는 단계로서, 적어도 2개의 기판 마킹의 각각의 실제 위치는 지지체(12)에 새로운 기판(11)을 공급한 후:
    기판 마킹이 제2 카메라(15)의 시야 내에 있는 기판 위의 위치로 본딩 헤드(10)를 이동시키는 단계,
    제2 카메라(15)로 이미지를 기록하는 단계, 및
    상기 이미지와 제2 기하학적 구조 데이터에 의해 기판 마킹의 실제 위치를 측정하는 단계
    에 의해 측정되는 단계; 및
    플립 칩(3)의 측정된 실제 위치와 기판 위치의 측정된 실제 위치에 기초하여 본딩 헤드(10)에 의해 접근될 위치를 계산하는 단계; 및
    계산된 위치로 본딩 헤드(10)를 이동시키고 기판 위치상에 플립 칩(3)을 위치시키는 단계;
    가 수행되며, 수송 헤드(8)와 본딩 헤드(10)는 적어도 부분적으로 동시에 이동 중인 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.
  2. 제1항에 있어서,
    제1 기하학적 구조 데이터는 제1 광학 마킹(22)의 위치와 제1 고정 벡터를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계의 기준점으로부터의 거리와 제1 광학 마킹(22)의 방향을 나타내며, 제1 광학 마킹(22)의 위치는 적어도 하나의 미리 정해진 시점에서 다음의 단계:
    본딩 헤드(10)를 제1 광학 마킹(22)이 제2 카메라(15)의 시야 내에 있는 위치로 이동시키는 단계;
    제2 카메라(15)로 이미지를 기록하는 단계;
    상기 이미지와 제2 기하학적 구조 데이터에 기초하여 제1 광학 마킹(22)의 위치를 측정하는 단계; 및
    측정된 위치를 제1 광학 마킹(22)의 새로운 위치로서 저장하는 단계;
    에 의해 갱신되는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.
  3. 제2항에 있어서,
    제1 기하학적 구조 데이터는 적어도 하나의 추가 광학 마킹(23)의 위치와 추가 고정 벡터를 포함하며, 그것은 제1 카메라(14)의 픽셀 좌표계의 기준점으로부터의 거리와 추가 광학 마킹의 방향을 나타내며, 추가 광학 마킹(23)의 위치는 다음의 단계:
    본딩 헤드(10)를 추가 광학 마킹(23)이 제2 카메라(15)의 시야 내에 있는 위치로 이동시키는 단계;
    제2 카메라(15)로 이미지를 기록하는 단계;
    상기 이미지와 제2 기하학적 구조 데이터에 기초하여 추가 광학 마킹(23)의 위치를 측정하는 단계; 및
    측정된 위치를 추가 광학 마킹(23)의 새로운 위치로서 저장하는 단계;
    에 의해 갱신되는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.
  4. 제2항 또는 제3항에 있어서,
    플레이트(17)의 캐비티(18)가 제1 카메라(14) 위의 위치에 놓일 때 광학 마킹(들)이 플레이트(17)에 의해 덮이며, 상기 방법은 광학 마킹(들)(22, 23)의 위치가 갱신되기 전에 광학 마킹(들)(22, 23)이 노출되는 위치로 플레이트(17)를 이동시키는 단계를 추가로 포함하는 것을 특징으로 하는, 범프(1)를 구비하는 반도체 칩(2)을 기판(11)의 기판 위치상에 장착하기 위한 방법.
KR1020160103073A 2015-08-31 2016-08-12 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법 KR102597252B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CH12482015 2015-08-31
CH1248/15 2015-08-31
CH01404/15A CH711536B1 (de) 2015-08-31 2015-09-28 Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.
CH1404/15 2015-09-28

Publications (2)

Publication Number Publication Date
KR20170026136A true KR20170026136A (ko) 2017-03-08
KR102597252B1 KR102597252B1 (ko) 2023-11-01

Family

ID=58264157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160103073A KR102597252B1 (ko) 2015-08-31 2016-08-12 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법

Country Status (7)

Country Link
JP (1) JP6868982B2 (ko)
KR (1) KR102597252B1 (ko)
CN (1) CN106486400B (ko)
CH (1) CH711536B1 (ko)
MY (1) MY176667A (ko)
SG (1) SG10201606167WA (ko)
TW (1) TWI700767B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180121395A (ko) * 2017-04-28 2018-11-07 베시 스위처랜드 아게 부품들을 기판 상에 실장하기 위한 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109079367B (zh) * 2018-07-23 2020-07-24 中电科技（合肥）博微信息发展有限责任公司 一种芯片智能焊接方法
JP2023077928A (ja) * 2021-11-25 2023-06-06 キヤノン株式会社 接合装置および接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070066946A (ko) * 2005-12-22 2007-06-27 언액시스 인터내셔널 트레이딩 엘티디 플립칩을 기판에 장착하기 위한 방법
KR20100085027A (ko) * 2007-10-09 2010-07-28 에섹 에스에이 웨이퍼 테이블로부터 반도체 칩을 픽업하는 방법 및 반도체 칩을 기판에 장착하는 방법
JP2015056594A (ja) * 2013-09-13 2015-03-23 株式会社日立ハイテクインスツルメンツ フリップチップボンダ及びフリップチップボンディング方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372294A (en) * 1994-01-27 1994-12-13 Motorola, Inc. Method of preparing a component for automated placement
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH10209208A (ja) * 1997-01-23 1998-08-07 Hitachi Ltd 半導体製造方法および装置
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
JP2001060795A (ja) * 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP4334892B2 (ja) * 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP2008168225A (ja) * 2007-01-12 2008-07-24 Fujifilm Corp スリット塗布方法及び装置、並びにカラーフィルタの製造方法
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
CH698720B1 (de) * 2007-02-14 2009-10-15 Oerlikon Assembly Equipment Ag Verfahren und Montageautomat für die Montage von Halbleiterchips als Flipchip auf einem Substrat.
JP5030843B2 (ja) * 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 電子部品の実装装置及び実装方法
JP4983737B2 (ja) * 2008-06-30 2012-07-25 株式会社日立プラントテクノロジー ハンダボール検査リペア装置およびハンダボール検査リペア方法
JP4766144B2 (ja) * 2009-04-08 2011-09-07 パナソニック株式会社 電子部品実装装置
KR101120129B1 (ko) * 2009-08-31 2012-03-23 (주) 에스에스피 기준값을 응용한 작업위치 자동 조정방법 및 이를 위한 자동화 장비
JP2011181675A (ja) * 2010-03-01 2011-09-15 Nec Corp 回路部品の実装装置
CH705802B1 (de) * 2011-11-25 2016-04-15 Esec Ag Einrichtung für die Montage von Halbleiterchips.
JP6000626B2 (ja) * 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
JP6200737B2 (ja) * 2013-09-17 2017-09-20 ファスフォードテクノロジ株式会社 ダイボンダ用ディッピング機構及びフリップチップボンダ
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
JP6324772B2 (ja) * 2014-03-14 2018-05-16 ファスフォードテクノロジ株式会社 ダイボンダ用ディッピング機構及びフリップチップボンダ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070066946A (ko) * 2005-12-22 2007-06-27 언액시스 인터내셔널 트레이딩 엘티디 플립칩을 기판에 장착하기 위한 방법
KR20100085027A (ko) * 2007-10-09 2010-07-28 에섹 에스에이 웨이퍼 테이블로부터 반도체 칩을 픽업하는 방법 및 반도체 칩을 기판에 장착하는 방법
JP2015056594A (ja) * 2013-09-13 2015-03-23 株式会社日立ハイテクインスツルメンツ フリップチップボンダ及びフリップチップボンディング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180121395A (ko) * 2017-04-28 2018-11-07 베시 스위처랜드 아게 부품들을 기판 상에 실장하기 위한 장치 및 방법

Also Published As

Publication number Publication date
JP2017050533A (ja) 2017-03-09
TW201735227A (zh) 2017-10-01
CN106486400B (zh) 2021-10-29
SG10201606167WA (en) 2017-03-30
CH711536A1 (de) 2017-03-15
MY176667A (en) 2020-08-19
KR102597252B1 (ko) 2023-11-01
CH711536B1 (de) 2019-02-15
TWI700767B (zh) 2020-08-01
JP6868982B2 (ja) 2021-05-12
CN106486400A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
US9721819B2 (en) Method for mounting semiconductors provided with bumps on substrate locations of a substrate
US20170148759A1 (en) Bonding apparatus and bonding method
US10641794B2 (en) Probe bonding device and probe bonding method using the same
US7727800B2 (en) High precision die bonding apparatus
JP6250999B2 (ja) アライメント方法並びにアライメント装置
CN102646572A (zh) 芯片焊接机以及半导体制造方法
TW201627680A (zh) 基板檢查裝置及其控制方法
CN105531809B (zh) 用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法
JP6835808B2 (ja) 部品をキャリア上に段階的に装着するために装着可能なマーカー部品の使用
KR20170026136A (ko) 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법
CN105783710B (zh) 一种位置标定的方法及装置
TWI709835B (zh) 將部件定位在板上期望位置的方法、取放機和用於該取放機的感應器
CN108198776A (zh) 具有移动载体容纳装置的移动装置的装配机
JP2011180156A (ja) 電子部品ハンドラ及びハンドラ
TWI543294B (zh) 半導體晶圓之對準方法
KR20130117256A (ko) 플립칩 본딩장치 및 플립칩 본딩방법
TW201537309A (zh) 位置偏移檢測方法、位置偏移檢測裝置、描繪裝置及基板檢查裝置
US10784130B2 (en) Bonding apparatus
TWI692834B (zh) 電子零件的封裝裝置以及封裝方法
CN114074236A (zh) 焊接装置以及焊接方法
JP6851118B2 (ja) 部品良否判定装置及び電子部品装着機
JP2015111631A (ja) 認識装置、認識方法、実装装置及び実装方法
JP6804905B2 (ja) 基板作業装置
WO2022168275A1 (ja) ボンディング装置及びボンディング方法
JP2001021617A (ja) 電子部品の搬送方法及び搬送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant