KR20070066946A - 플립칩을 기판에 장착하기 위한 방법 - Google Patents

플립칩을 기판에 장착하기 위한 방법 Download PDF

Info

Publication number
KR20070066946A
KR20070066946A KR1020060131858A KR20060131858A KR20070066946A KR 20070066946 A KR20070066946 A KR 20070066946A KR 1020060131858 A KR1020060131858 A KR 1020060131858A KR 20060131858 A KR20060131858 A KR 20060131858A KR 20070066946 A KR20070066946 A KR 20070066946A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
reference points
vector
motion
Prior art date
Application number
KR1020060131858A
Other languages
English (en)
Inventor
파트릭 브레씽
뤼디 그뤼터
도미니크 베르네
Original Assignee
언액시스 인터내셔널 트레이딩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 언액시스 인터내셔널 트레이딩 엘티디 filed Critical 언액시스 인터내셔널 트레이딩 엘티디
Publication of KR20070066946A publication Critical patent/KR20070066946A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Operations Research (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 일 평면에 범프(1)를 구비한 반도체 칩(2)을 기판(4)의 기판 위치(3) 상으로 장착하기 위한 방법에 대한 것으로서, 범프(1)는 기판 위치(3) 상의 대응 패드(10)와 접촉한다. 기준점(12, 13)은, 기준점(12, 13)에 의해 한정되는 좌표계에 대한 기판 위치(3)의 실제 위치의 측정뿐만 아니라 반도체 칩(2)의 실제 위치의 측정을 가능하게 하는 본드헤드(6)에 부착된다. 열 영향에 의해 유발되는 조립 기계의 각 구성품의 위치의 변위는, 지속적인 보정 과정이 수행될 필요없이 보상될 수 있다.
기판, 반도체 칩, 범프, 플립칩, 본드헤드

Description

플립칩을 기판에 장착하기 위한 방법{METHOD FOR MOUNTING A FLIP CHIP ON A SUBSTRATE}
본 명세서에 통합되며 본 명세서의 일부를 구성하는 첨부된 도면들은 발명의 상세한 설명과 함께 본 발명의 하나 또는 그 이상의 실시예들을 나타내며, 본 발명의 원리 및 실시를 설명하는 역할을 한다. 본 도면은 비례적으로 도시되어 있지 않다.
도 1은 본 발명을 이해하기 위해 필요한 플립칩으로서 범프를 구비한 반도체 칩을 기판에 장착하기 위한 조립 기계의 구성 요소를 도시하는 도면,
도 2 및 도 3은 수학적 관계의 기하학적 제시를 도시하는 도면, 및
도 4 및 도 5는 기준점의 예를 도시하는 도면이다.
본 발명은 기판에 플립칩(flip chip)을 장착하기 위한 방법에 대한 것이다. 플립칩은 기판에 대한 전기 연결이 상부에 이루어지는 이른바 범프(bump)를 갖춘 표면을 구비하는 반도체 칩이다.
일반적으로, 반도체 칩을 기판에 장착하는 때에, 기판은 수평방향 지지표 면(horizontally orientated support surface)에 제공되고 반도체 칩은 웨이퍼 테이블(wafer table)에 제공되며, 반도체 칩의 전기 접촉 영역은 아래를 향한다. 반도체 칩은 이른바 다이 본더(Die Bonder)인 조립 기계의 본드헤드(bondhead)에 의해 웨이퍼 테이블로부터 제거되며, 기판에 배치된다. 이러한 조립 방법은, 반도체 칩이 에폭시(epoxy)를 사용해 기판에 접착되는지 또는 땜납(solder)을 사용해 기판에 납땜되는지 여부에 따라서 에폭시 다이 본딩(epoxy die bonding) 또는 연납 다이 본딩(softsolder die bonding)으로 업계에 공지된다. 플립칩 방법은 반도체 칩과 기판 사이의 전기 및 기계적 결합이 범프를 통해 이루어진다는 점에서 이러한 조립 방법과 다르다. 범프를 구비한 반도체 칩이 장착될 수 있도록 하기 위해서, 반도체 칩은 웨이퍼 테이블로부터 제거된 이후에 180°회전(플립)되며, 이로 인해 그 명칭이 플립칩이다.
플립칩 방법에 의하면, 반도체 칩 상의 범프는 이른바 패드(pad)인 기판의 전기 접촉 영역과 접촉해야만 한다. 따라서, 플립칩 방법에서의 배치 정확도(placement accuracy)에 대한 요구는 에폭시 다이 본딩에서의 요구에 비해 높다. 오늘날, 이러한 정밀 조립 기계를 제조하기 위해서, 엄청난 노력이 운동 기계 축의 정확도에 소요된다. 이러한 조립 기계는 웨이퍼 테이블로부터 반도체 칩을 제거하고 반도체 칩을 회전시키는 플립 장치(flip device), 상기 플립 장치로부터 플립된 반도체 칩을 제거하며 반도체 칩을 기판에 배치하는 본드헤드를 구비한 픽 앤 플레이스 시스템(pick & place system), 및 3개의 카메라를 포함하는데, 제1 카메라는 웨이퍼 테이블에 제공된 반도체 칩의 영상을 제작하고, 제2 카메라는 본드헤드에 의해 이미 회전되고 픽업된 반도체 칩(그로 인해, 플립칩)의 영상, 즉 범프를 구비한 반도체 칩의 표면의 영상을 제작하며, 제3 카메라는 패드를 구비한 기판의 영상을 제작한다. 제2 및 제3 카메라에 의해 제작된 영상은 본드헤드가 플립칩을 기판으로 정확한 위치에 배치할 수 있도록 하기 위하여 본드헤드의 운동 축에 대한 기판의 위치 및 플립칩의 위치를 결정하도록 처리된다. 온도 변동은 선팽창(linear expansion)을 초래하며 카메라들의 위치가 서로에 대해 그리고 본드헤드의 운동 축에 대해 변화하는 효과를 갖는다. 배치 정확도에 대한 온도 변동의 영향을 최소화하기 위하여, 제2 및 제3 카메라 및 기계 이송 시스템 사이의 거리는 가능한 한 짧게 유지된다. 따라서, 조립 기계는 예를 들어 플립칩을 구비한 본드헤드가 기판 상의 위치로 운반되며, 이어서 제2 및 제3 카메라가 플립칩과 기판 사이에서 선회되며, 본드헤드는 제2 및 제3 카메라에 의해 전송된 영상을 기초로 하여 재배치되며, 제2 및 제3 카메라는 다시 한번 선회되며 본드헤드는 하강된다. 하지만, 배치 정확도를 유지하는 이러한 조립 방법은 작업량(throughput)을 희생하며서 수행된다.
본 발명의 목적은 높은 배치 정확도와 많은 작업량을 가능하게 하는 플립칩 장착을 위한 방법을 개발하는 것이다.
따라서, 본 발명은 일 표면에 범프를 구비한 반도체 칩을 기판의 기판 위치로 장착하기 위한 방법에 대한 것으로서, 범프는 기판 위치 상의 대응 패드와 접촉된다. 기판 위치 상으로의 반도체 칩의 배치는 2 병진 자유도와 1 회전 자유도에 대응하는 3운동 축에 의해 달성된다. 반도체 칩은 웨이퍼 테이블로부터 제거되며, 범프를 구비한 평면에 대해 평행한 축을 중심으로 180°회전되며, 본드헤드로 넘겨진다. 본드헤드는 축 상에서 회전가능한 칩 그리퍼(chip gripper)를 포함한다. 이와 평행하게, 다음 기판 위치가 제공된다. 본 발명은 다음의 단계에 의하여 특징되며:
A) 제1 카메라(전문 용어로는 "플립비전(flipvision)"으로 지칭)에 의하여, 반도체 칩의 영상을 제작하는 단계; 여기서 상기 영상은 반도체 칩 상의 범프 뿐만 아니라 본드헤드 상에 배치된 기준점(reference marks) 포함하며 3개의 운동 축은 제1 위치에 존재, 기준점에 의해 정의된 좌표 시스템에 대하여 반도체 칩의 실제 위치의 방향 및 위치를 결정하는 단계; 및 반도체 칩의 설정 장소로부터 반도체 칩의 실제 위치의 편차를 나타내는 제1 교정 벡터(first correction vector)(v1)를 계산하는 단계,
B) 제2 카메라(전문 용어로는 "본드비전(bondvision)으로 지칭)에 의해, 제1 영상을 제작하는 단계; 여기서 기판 위치는 영상에서 가시, 기준점에 의해 정의된 좌표 시스템에 대하여 기판의 실제 위치 및 방향을 결정하는 단계; 여기서 가상 위치(fictitious positions)는 3개의 운동 축이 벡터(v)에 의해 제1 위치로부터 제2 위치로 이동되면 기준점이 차지하는 기준점의 위치를 위해 사용, 및 기판의 설정 장소로부터 기판 장소의 실제 위치의 편차를 나타내는 제2 교정 벡터(v2)를 계산하는 단계,
C) 벡터(v)와 두 개의 교정 벡터(v1, v2)를 고려하여 3개의 운동 축에 의해 접근되는 위치를 계산하는 단계,
D) 3개의 운동 축을 이러한 계산된 위치로 이동시키는 단계,
E) 제2 카메라를 사용하여 제2 영상을 제작하는 단계; 여기서 본드헤드에 부착된 기준점은 영상에 가시되고, 및 기준점의 실제 위치를 결정하는 단계,
F) 제2 카메라에 의해 제작된 제1 영상의 평가를 기초로 B) 단계에서 추측된 기준점의 사용된 가상 위치로부터 기준점의 실제 위치의 편차를 나타내는 제3 교정 벡터(v3)를 계산하는 단계,
G) 벡터(v)를 v = v + v3으로 적용하는 단계,
H) 제3 교정 벡터 v3의 적어도 하나의 성분이 소정의 한계치를 초과한다면, 이러한 성분에 대응하는 축의 운동을 적어도 새로운 교정된 위치로 이동시키는 단계,
I) 반도체 칩을 기판 위치에 증착하는 단계.
기준점들은 본드헤드에 배치된다. 이는 기준점이 본드헤드의 하우징(비회전) 상에 배치되거나, 또는 축 상에서 회전가능한 칩 그리퍼 상에 배치되는 것으로 이해된다.
A, B, C, D 및 I 단계는 항상 수행된다. E, F, G 및 H 단계는 반도체 칩이 교정 위치에 배치되는 것을 보장하기 위하여 제작을 개시하는 때에 또는 제작을 중단한 이후에 장착되는 제1 반도체 칩을 장착하기 위해 수행된다. 벡터(v)는 서로에 대한 상기 2 개의 카메라의 회전 위치와 상기 2 개의 카메라의 광학 축들 사이의 거리를 나타낸다. 벡터(v)는 E, F, G 및 H 단계에 의하여 각 단계별로 갱신된다. 벡터(v)는 열 영향(thermal influences)의 결과로 인해 상대적으로 느리게 변화한다. E, F, G 및 H 단계는 개별 반도체 칩을 장착하자마자 수행될 수 있으며 이에 의해 매우 높은 배치 정확도가 달성된다. 하지만, E, F, G 및 H 단계는 산발적으로 수행될 수 있으며, 예를 들어 n번째 반도체 칩을 위해 또는 소정의 시간 간격을 갖고서 수행될 수 있다. 필요한 경우에는 E, F, G 및 H 단계는 제3 교정 벡터(v3)의 모든 성분이 소정의 한계치보다 낮아질 때까지 연속적으로 몇 번이고 수행될 수 있다.
도 1은 본 발명의 이해를 위해 필요한 이른바 플립칩으로 언급되는 범프(1)를 구비한 반도체 칩(2)을 기판(4)의 기판 위치(3) 상으로 장착하기 위한 조립 기계의 구성요소의 개략적인 도시를 기초로 본 발명의 기본 사상을 나타낸다. 직각좌표계의 좌표는 x, y 및 z로 형성되며, x는 도면의 평면에 수직으로 이어진다. 조립 기계는 y방향으로 이어지는 축(5)을 따라 전후로 움직이는 본드헤드(6)를 구비한 이른바 픽 앤드 플레이스 시스템(pick & place system)과, 2개의 카메라(7, 8)를 포함한다. 축(5) 상의 본드헤드(6)의 위치는 일반적으로 공지된 위치 측정 및 제어 회로에 의해 제어되며, 이는 본 명세서에서 자세하게 설명되지 않는다. 기판(4)은 이송 시스템에 의하여 x축 방향을 따라 본딩 스테이션(9)으로 이송되며, 매번 마다 본드헤드(6)는 반도체 칩(2)을 기판 위치(3)로 배치하며 범프(1)에 배정된 이른바 패드(10)인 전기 접촉 표면을 구비한다. 본드헤드(6)는 z 방향으로 상하 이동될 수 있는 한편, 그 종방향 축, 즉 여기서는 z축 상에서 회전될 수 있는 칩 그리퍼(11)를 포함한다. 또한, 본드헤드(6)는 서로에 대해 이격되어 배치되는 3개의 기준점(12, 13 및 14)을 구비하며(도 1에는 단지 기준점(12, 13)만이 도시), 이것의 기능은 이하에서 자세히 설명된다. 도 1에 도시된 실시예에 의하면, 기준점(12, 13 및 14)은 본드헤드(6)의 일부를 형성하는 칩 그리퍼(11)에 배치된다. 선택적으로, 기준점(12, 13 및 14)은 본드헤드(6)의 하우징 상에 배치될 수 있다. 반도체 칩(2)은 웨이퍼 테이블(15)에 제공된다. 조립 기계는 플립 장치(16)와, 상기 조립 기계를 제어하는 제어 및 처리 유닛(17)을 추가로 포함한다. 도 1에 도시된 단면도에 의하면, 5개의 범프(1)들이 서로에 대해 일렬로 인접하게 배치된 것이 도시되며, 이는 기판 위치(3)에 일렬로 서로에 대해 인접하게 놓인 5개의 패드(10)에 대응한다.
반도체 칩(2) 상의 펌프(1)가 기판 위치 상의 패드(3)에 위치적으로 정확하게 배치될 수 있도록 하기 위해서, 펌프(1)와 패드(10)는 필요한 정확도를 갖고서 서로에 대해 배치되며, 3 자유도는 일치되어야 하며, 다시 말해서 반도체 칩(2)의 2개의 좌표에 의해 특징지어지는 병진 위치와 회전각에 의해 특징지어지는 방향(회전 위치)이 기판 위치(3)의 위치 및 방향(회전 위치)에 대해 배치된다. 각 자유도는 적어도 하나의 운동 축에 배정된다. 각 운동 축은 대응 움직임이 수행될 수 있도록 하기 위하여 구동부에 배정된다. 따라서, 3 자유도는 기판(4)의 이송 시스템의 x축, 본드헤드(6)의 y축 및 칩 그리퍼(11)의 회전각(θ)에 의해 실현될 수 있 다. 하지만, 조립 기계가 또 다른 운동 축(18)을 갖는 것이 바람직한데, 이 운동 축은 x 방향으로 본드헤드(6)의 움직임을 가능하게 하며, 이러한 운동 축(18)은 밀리미터 이하 범위의 움직임만을 수행할 수 있지만 기판(4)을 위한 이송 시스템에 비해 상당히 빠르다.
이상적인 상황 하에서, 즉 본드헤드(6)에 의해 들어 올려진 반도체 칩(2)이 설정 위치에 있을 때, 그리고 기판 위치(3) 역시 이러한 설정 위치에 있을 때, 반도체 칩(2)을 기판 위치(3) 상으로 증착시키기 위하여 본드헤드(6)는 상기 위치로부터 y 방향으로 소정의 거리(△Y0)만큼 이동되어야 하며 반도체 칩(2)의 위치는 제1 카메라(7)에 의해 결정된다.
반도체 칩(2)을 기판(4)에 장착시키는 것은 다음의 단계에 따라 수행되며, 이러한 실시예의 경우에 운동 축(18)은 반도체 칩(2)을 x 방향에서 기판 위치(3) 위로 정확하게 배치하도록 사용된다(그리고, 기판(4)을 x 방향으로 이송하기 위한 이송 시스템은 사용되지 않음).
따라서, 이러한 실시예에 의하면, 운동 축(18), 본드헤드(6)의 y 축 및 칩 그리퍼(11)의 회전각(θ)은 3 자유도로 배정된 운동의 3 개의 축을 제공한다. 이어서, 이들 위치는 X, Y 및 θ로 표시된다.
제1 단계에 있어서, 반도체 칩(2)은 웨이퍼 테이블(15)로부터 제거되고, 플립 장치(16)에 의해 회전되며, 본드헤드(6)로 넘겨진다. 이러한 단계들을 수행하기 위하여, 조립 기계의 구조는 특히 적합하며 여기서 반도체 칩(2)은 플립 장치(16) 에 의해 웨이퍼 테이블(15)로부터 제거되며, 회전되고, 이어서 소정의 위치로 본드헤드(6)로 넘겨진다. 이어서, 제1 단계는 예를 들어 이하의 단계가 발생한다.
- 다음 반도체 칩(2)이 플립 장치(16)에 의해 들어 올려지도록 준비되기 위하여 웨이퍼 테이블(15)을 이동시키는 단계.
- 반도체 칩(2)이 정확한 위치에 있는지를 확인하며, 만일 불량 반도체 칩들이 표시된다면 상기 반도체 칩(2)이 우수 또는 불량 반도체 칩인지 여부를 확인하기 위하여 제공된 반도체 칩(2)의 영상을 제작하는 단계.
- 반도체 칩(2)이 우수한 반도체 칩이라면, 반도체 칩(2)을 웨이퍼 테이블(15)로부터 분리시키고 상기 반도체 칩(2)을 플립 장치(16)에 의해 들어올리는 단계.
- 플립 장치(16)에 의하여, 반도체 칩(2)을 플리핑(flipping), 즉 반도체 칩을 범프를 구비한 표면에 평행한 축을 중심으로 180°회전시키는 단계.
- 회전 각도(θ1)로서 아래에 표시되는 소정의 회전 위치로 칩 그리퍼(11)를 회전시키는 단계.
- 운동 축(18)을 아래의 X1으로 표시된 소정의 위치로 이동시키는 단계.
- 반도체 칩(2)을 플립 장치(16)로부터 본드헤드(6)로 나르는 단계.
- 반도체 칩(2)이 장착될 기판 위치(3)를 제공하는 단계.
- 반도체 칩(2)의 범프(1)를 플럭스(flux)로 적시는 단계. 이 단계는 기판(4)의 패드(10)가 선택적으로 플럭스 또는 이른바 테이프(tapes)를 구비하는 때 에 생략될 수 있다.
- 2 개의 기준점(12, 13 및 14) 및 반도체 칩(2)들이 제1 카메라(7)의 시야에 배치되기 위하여 소정의 y 위치에 본드헤드(6)를 배치시키는 단계. 이 y 위치는 Y1으로 표시된다.
따라서, 3 개의 운동 축은 X1, Y1 및 θ1 위치를 갖는다.
이제, 제2 단계에서는 본 발명에 따른 방법을 특징 지우는 단계들이 이어진다.
A) 제1 카메라(7)에 의하여, 반도체 칩(2)의 범프(1) 뿐만 아니라 본드헤드(6)에 부착된 기준점(12, 13 및 14)들을 포함하는 반도체 칩(2)의 영상을 제작, 3개의 기준점(12, 13 및 14)에 의해 정의되는 좌표 시스템에 대한 반도체 칩(2)의 실제 위치를 결정, 및 반도체 칩(2)의 설정 위치로부터 반도체 칩(2)의 실제 위치의 편차를 나타내는 제1 교정 벡터(v1)를 계산. 반도체 칩(2)의 실제 위치의 결정은 반도체 칩(2)에 부착된 범프(1)의 위치를 평가하거나,또는 이른바 기점(fiducials)인 기준점의 위치를 평가함으로써 수행된다.
반도체 칩의 설정 위치로부터 반도체 칩(2)의 실제 위치의 편차는 3개의 양(△x1, △y1 및 △θ1)에 의해 특징 지워지며, 여기서 △x1 및 △y1은 반도체 칩(2)의 기준점(P)의 이동을 x 방향 또는 y 방향으로 나타내며 △θ1은 기준점(P)을 중심으로 하여 반도체 칩(2)의 회전을 나타낸다. 따라서, 교정 벡터(v1)는 v1 = (△x1, △y1, △θ1)으로 제시된다. 예를 들어, 기준점(P)은 반도체 칩(2)의 설정 위치의 중심점이다.
도 2는 이러한 상황을 도시한다. 기준점(12, 13, 및 14)은 2개의 직각좌표축, 즉 서로에 대해 수직으로 놓이는 x 및 y 좌표축을 갖는 로컬 좌표시스템을 한정한다. 도 2는 점선 사각형(19)으로 제시되는 설정 위치와 연속 사각형(20)으로 제시되는 반도체 칩(2)의 실제 위치를 도시할 뿐만 아니라 3 개의 기준점(12, 13 및 14)들을 도시한다. 상기 교정 벡터(v1)는, 반도체 칩(2)의 실제 위치가 그 설정 위치와 일치하기 위해 운동 축들이 이동해야만 하는 값을 나타낸다. 사각형(19)의 축들은 바람직하게는 좌표축 x 및 y 에 평행하게 연장되며, 그 중심은 예를 들면 3 개의 기준점들(12, 13 및 14)에 의해 형성되는 사각형의 중심에 위치한다.
B) 제2 카메라(8)에 의하여, 기판(4)의 영상을 제작하고, 3개의 기준점(12, 13 및 14)에 의해 정의되는 좌표 시스템에 대한 기판 위치의 실제 위치를 결정하며, 여기서 3개의 기준점들의 위치(R0)는 운동 축이 위치(X1+△x, Y1+△Y0+△y, θ1+△θ)에 있을 때 3개의 기준점(12, 13 및 14)이 차지하는 3 개의 기준점(12, 13 및 14)의 위치를 위해 사용되며, 기판의 설정 위치로부터 기판 위치의 실제 위치의 편차를 나타내는 제2 교정 벡터(v2)를 계산한다. (이를 위해, 도 1에 실제로 도시되지 않은 기준점들은 그럼에도 불구하고 기준점(12', 13')으로서 회색으로 도시된다). 수치(△x, △y 및 △θ)의 중요함은 아래에 기술된다. 실제 위치, 즉 기판 위치(3)의 병진 위치 및 방향의 결정은 기판의 패드(10)의 위치를 평가하거나, 또는 기 판(4) 상에 배치된 기준점의 위치를 평가함으로써 수행된다.
설정 위치로부터 기판 위치(3)의 실제 위치의 편차는 3개의 양(△x2, △y2 및 △θ2)에 의해 특징 지워지며, 여기서 △x2 및 △y2은 기판 위치(3)의 기준점(S)의 이동을 x 방향 또는 y 방향으로 나타내며 △θ2은 기준점(S)을 중심으로 하여 기판 위치(3)의 회전을 나타낸다. 따라서, 제2 교정 벡터(v2)는 v2 = (△x2, △y2, △θ2)으로 제시된다. 예를 들어, 기준점(S)은 기판 위치(3)의 설정 위치의 중심점이다.
도 3은 이러한 상황을 나타낸다. 도 3은 점선 사각형(21)으로서 기판 위치(3)의 설정 위치와, 연속 사각형(22)으로서 실제 위치를 도시할 뿐만 아니라 운동 축이 위치(X1+△x, Y1+△Y0+△y, θ1+△θ)에 있음을 가정하여 계산된 3개의 기준점(12, 13 및 14)의 위치를 도시한다(기준점(12, 13 및 14)은 카메라(8)에 의해 제작된 영상에는 미포함). 반도체 칩(2)의 설정 위치에 대응하는 기판 위치(3)의 설정 위치는, 기판 위치(3)의 중심점(M)이 3개의 기준점(12, 13 및 14)에 의해 한정되는 사각형의 중심에 놓이며 기판 위치(3)의 패드(10)는 x 또는 y 축에 평행하게 배치된다는 점을 특징으로 한다. 교정 벡터(v2)는 기판 위치(3)의 실제 위치가 그 설정 위치에 부합시키기 위하여 이동되어야 하는 운동 축의 수치를 나타낸다.
수치(△x, △y 및 △θ)는 벡터(v)를 나타낸다. 제조 배치(production batch)의 제1 반도체 칩(2)은 △x=0, △y=0 및 △θ=0 이라는 가정하에 장착될 수 있으며, 이로 인해 발생하는 에러는 방법의 과정 중에 제거된다.
C) 2 개의 교정 벡터(v1 및 v2) 뿐만 아니라 벡터 V (X1+△x1+△x2+△x, Y1+△Y0+△y1+△y2+△y, θ1+△θ1+△θ2+△θ)를 고려하여 3개의 운동 축에 의해 접근되는 위치들을 계산, 즉 예를 들어 운동 축(18)인 x 축을 따라 본드헤드(6)의 위치를 위한 X1+△x1+△x2+△x,
y 축을 따라 본드헤드(6)의 위치를 위한 Y1+△Y0+△y1+△y2+△y, 및
칩 그리퍼(11)의 회전 각도를 위한 θ1+△θ1+△θ2+△θ을 고려하여 계산한다.
D) 3개의 운동 축들을 이들 계산된 위치들로 이동시킨다.
E) 제2 카메라(8)에 의하여, 본드헤드(6)에 부착된 기준점(12, 13 및 14)을 포함하는 영상을 제작하고, 이들 세 기준점(12, 13 및 14)의 실제 위치(R1)를 결정한다.
F) 제2 교정 벡터(v2)를 결정하는 데 사용되는 기준점의 위치(R0)로부터 기준점(12, 13 및 14)의 실제 위치(R1)의 편차를 나타내는 제3 교정 벡터 v3=(△x3, △y3, △θ3) 를 계산한다.
G) 제3 교정 벡터(v3)의 적어도 하나의 성분이 소정의 한계치를 초과하면, 대응 운동 축을 교정 벡터(v3)의 대응 성분에 의해 교정된 새로운 위치로 이동시키 거나, 또는 3개의 운동 축 모두를 제3 교정 벡터(v3)에 의해 교정된 새로운 위치로 이동시킨다. 따라서, 후자의 경우에는 위치(X1+△x1+△x2+△x3+△x, Y1+△Y0+△y1+△y2+△y3+△y, θ1+△θ1+△θ2+△θ3+△θ)로 이동된다.
H) 벡터(v)를 벡터(v = v + v3)로 적용시킨다.
I) 반도체 칩(2)을 기판 위치(3) 상으로 증착시킨다.
교정 벡터(v1 및 v2)는 반도체 칩(2) 또는 기판 위치(3)의 위치 에러를 가능하게 하는 것을 특징으로 한다. 벡터(v)는 열적 영향으로 인하여 조립 기계의 개별 부품들의 축적된 총 변위를 특징으로 한다. 제3 교정 벡터(v3)는 열적 영향의 결과로서 발생하는 변화를 특징으로 한다. 한편, 이로 인하여 기술된 방법은 제조 배치의 제1 반도체 칩이 미리 정확하게 장착되도록 보장하며, 다른 한편으로는 열적 변위는 운동 축이 계속하여 재조정될 필요없이 연속적으로 보상된다.
기술된 방법 단계의 순서는 소정의 상황하에서 주어진 순서로부터 벗어날 수 있으며 소정의 단계들은 평행 또는 역순으로 수행될 수 있다.
A, B, C, D 및 I 단계는 항상 수행된다. E, F, G 및 H 단계는 벡터(v)가 소요되는 정확도로 알려지지 않거나 벡터(v)가 변할 수 있다고 예상될 수 있는 때에 수행된다. 필요하다면, E, F, G 및 H 단계는 제3 교정 벡터(v3)의 모든 성분들이 소정의 한계치보다 작을 때까지 연속적으로 수차례에 걸쳐 수행될 수 있다.
기준점(12, 13 및 14)은 크롬의 구조 마킹(structured markings) 형태로 유 리로 된 판에 바람직하게 배치된다. 유리는 기준점(12, 13 및 14)이 양 카메라(7 및 8)에 의해 도시될 수 있도록 투명이다. 바람직하게는, 유리는 유리의 열팽창율이 최대한 낮게끔 선택된다. 판의 치수는 장착되는 최대 반도체 칩의 치수에 비해 크도록 선택되며, 기준점(12, 13 및 14)은 기준점(12, 13 및 14)이 반도체 칩의 크기에 상관없이 양 카메라(7, 8)에 의하여 가시될 수 있도록 모서리에 근접하게 배치된다.
기준점(12, 13 및 14)의 기능은 반도체 칩의 설정 위치에 대한 로컬 좌표계의 정의에 있을 뿐만 아니라 기판 위치의 설정 위치가 한정되도록 한다. 본 발명의 의미에 있어서, 기준점으로서 다른 해결책 또한 분명하고 이러한 기능을 수행할 수 있다. 3개의 기준점(12, 13 및 14)들 대신하여, 예를 들어 2개의 기준점(12 및 13)이 도 4에 도시된 바와 같이 서로에 대해 직교하여 배치되는 2 개의 선들에 의해 형성될 수 있다. 기준점(12)은 x 축의 위치를 한정하고, 기준점(13)은 로컬 직각좌표계의 y 축의 위치를 한정한다. 또 다른 해결책은 도 5에 도시된다. 여기서, 2개의 기준점(12 및 13)은 로컬 직각좌표계의 x 축의 위치를 한정한다. 로컬 직각좌표계의 y 축은 y 축이 x 축에 대해 평행하며 기준점(12)을 직선으로 통과하는 것으로 한정된다.
비록 본 발명의 실시예 및 적용들이 도시되고 기재되었으나, 이러한 개시를 사용하여 당업자가 본 발명의 사상을 벗어남이 없이 수많은 변경을 가할 수 있음이 명백하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등물의 사상에만 제한되지 않는다.
본 발명에 따른 방법은 제조 배치의 제1 반도체 칩이 미리 정확하게 장착되도록 보장하며, 열적 변위는 운동 축이 계속하여 재조정될 필요없이 연속적으로 보상되도록 한다.

Claims (2)

  1. 범프를 갖춘 표면을 구비한 반도체 칩(2)을 기판(4)의 기판 위치 상으로 장착하기 위한 방법으로서,
    범프(1)는 기판 위치 상의 대응 패드(10)와 접촉하며 기판 위치 상의 반도체 칩(2)의 포지셔닝은 3개의 운동 축에 의해 수행되며,
    상기 방법은 다음의 단계 즉,
    웨이퍼 테이블(15)로부터 반도체 칩(2)을 들어 올리는 단계,
    범프(1)를 갖는 표면에 평행한 축을 중심으로 반도체 칩(2)을 180°회전시키는 단계,
    반도체 칩(2)을 본드헤드(6)로 넘기는 단계,
    기판 위치(3)를 나타내는 단계를
    포함하며,
    상기 방법은 다음의 단계 즉,
    A) 제1 카메라(7)에 의해, 반도체 칩(2)의 영상을 제작하며, 상기 영상은 반도체 칩(2)의 범프(1) 뿐만 아니라 본드헤드(6)에 부착된 기준점(12 내지 14)도 포함하며, 상기 3개의 운동 축은 제1 위치에 존재하며; 기준점(12 내지 14)에 의해 한정된 좌표계에 대하여 반도체 칩(2)의 실제 위치의 위치 및 방향을 결정하며; 그리고 반도체 칩의 설정 위치로부터 반도체 칩(2)의 실제 위치의 편차를 나타내는 제1 교정 벡터(v1)를 계산하는 단계,
    B) 제2 카메라(8)에 의해, 기판 위치(3)가 영상에서 볼 수 있는 제1 영상을 제작하며; 기준점(12 내지 14)에 의해 한정된 좌표계에 대하여 기판 위치(3)의 위치 및 방향을 결정하며, 여기서 가상 위치는 3개의 운동 축이 벡터(v)에 의해 제1 위치로부터 제2 위치로 이동되는 경우 기준점이 차지할 기준점(12 내지 14)의 위치를 위해 사용되며; 그리고 기판 위치의 설정 위치로부터 기판 위치(3)의 실제 위치의 편차를 나타내는 제2 교정 벡터(v2)를 계산하는 단계,
    C) 벡터(v)와 2 개의 교정 벡터(v1 및 v2)를 고려하여 3개의 운동 축에 의해 접근되어질 위치를 계산하는 단계,
    D) 3개의 운동 축을 이들 계산된 위치로 이동시키는 단계, 및
    E) 반도체 칩(2)을 기판 위치(3) 상으로 증착시키는 단계를
    더욱 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    D 단계에 이후에,
    다음의 단계들 즉,
    - 제2 카메라(8)에 의하여, 본드헤드(6)에 부착된 기준점(12 내지 14)이 가시되는 영상을 제작하며, 기준점(12 내지 14)의 실제 위치를 결정하는 단계,
    - 제2 카메라(8)에 의하여 제작된 제1 영상의 평가 단계(B)에서 가정된 기준 점들(12 내지 14)의 사용된 가상 위치로부터 기준점(12 내지 14)의 실제 위치의 편차를 나타내는 제3 교정 벡터(v3)를 계산하는 단계,
    - 벡터(v)를 벡터(v = v + v3)로 적용하는 단계,
    - 제3 교정 벡터(v3)의 적어도 하나의 성분이 소정의 한계치를 초과하면, 이러한 성분에 대응하는 적어도 하나의 운동 축을 새로운 교정된 위치로 이동시키는 단계가
    수행되는 것을 특징으로 하는 방법.
KR1020060131858A 2005-12-22 2006-12-21 플립칩을 기판에 장착하기 위한 방법 KR20070066946A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05112853 2005-12-22
EP05112853.6 2005-12-22

Publications (1)

Publication Number Publication Date
KR20070066946A true KR20070066946A (ko) 2007-06-27

Family

ID=36216880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131858A KR20070066946A (ko) 2005-12-22 2006-12-21 플립칩을 기판에 장착하기 위한 방법

Country Status (8)

Country Link
US (1) US7597234B2 (ko)
JP (1) JP2007173801A (ko)
KR (1) KR20070066946A (ko)
CN (1) CN1988121B (ko)
HK (1) HK1103852A1 (ko)
MY (1) MY141317A (ko)
SG (1) SG133540A1 (ko)
TW (1) TWI329885B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064704A (ko) * 2013-12-03 2015-06-11 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 소자의 본딩에 관한 평행도를 결정하고 조정하기 위한 시스템과 방법
KR20160147415A (ko) 2015-06-15 2016-12-23 한화테크윈 주식회사 플립 칩의 범프 인식 보정 방법
KR20170026136A (ko) * 2015-08-31 2017-03-08 베시 스위처랜드 아게 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법
KR20180121395A (ko) * 2017-04-28 2018-11-07 베시 스위처랜드 아게 부품들을 기판 상에 실장하기 위한 장치 및 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268090A (ja) * 2005-03-22 2006-10-05 Fujitsu Ltd Ｒｆｉｄタグ
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
WO2009037108A2 (de) * 2007-09-18 2009-03-26 Oerlikon Assembly Equipment Ag, Steinhausen Pick und place system für eine halbleiter-montageeinrichtung
CH698334B1 (de) 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
WO2009047214A2 (en) * 2007-10-09 2009-04-16 Oerlikon Assembly Equipment Ag, Steinhausen Method for picking up semiconductor chips from a wafer table and mounting the removed semiconductor chips on a substrate
JP5918622B2 (ja) * 2012-05-11 2016-05-18 ヤマハ発動機株式会社 部品または基板の作業装置および部品実装装置
AT512859B1 (de) * 2012-05-11 2018-06-15 Hanmi Semiconductor Co Ltd Halbleiterchip Wende- und Befestigungseinrichtung
JP5852505B2 (ja) * 2012-05-14 2016-02-03 ヤマハ発動機株式会社 部品または基板の作業装置および部品実装装置
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
DE102016113328B4 (de) 2015-08-31 2018-07-19 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats
DE102015220746A1 (de) * 2015-10-23 2017-04-27 Ersa Gmbh Verfahren und Vorrichtung zur Platzierung elektronischer Bauteile
US10882298B2 (en) * 2016-11-07 2021-01-05 Asm Technology Singapore Pte Ltd System for adjusting relative positions between components of a bonding apparatus
CN106449490B (zh) * 2016-12-07 2019-05-24 北京中电科电子装备有限公司 一种倒装芯片封装设备及控制方法
CN106601655B (zh) * 2016-12-29 2020-02-21 北京时代民芯科技有限公司 一种芯片倒装工艺芯片监测装置和方法
US10694651B2 (en) * 2017-06-20 2020-06-23 Saul Tech Technology Co., Ltd. Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
CN107895705B (zh) * 2017-11-15 2021-06-29 唐人制造（宁波）有限公司 一种芯片倒置贴装设备
CN108213676B (zh) * 2018-01-24 2020-06-26 郑州登电银河科技有限公司 一种新型陶瓷金属化定位焊接金属器件的方法
KR101979149B1 (ko) * 2018-04-27 2019-05-15 캐논 톡키 가부시키가이샤 얼라인먼트 방법, 이를 사용한 증착방법 및 전자디바이스 제조방법
US10861819B1 (en) 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
CN110992319A (zh) * 2019-11-21 2020-04-10 昂纳信息技术（深圳）有限公司 一种图像识别方法、贴片方法及系统
CN113035763B (zh) * 2021-03-01 2023-06-09 东莞市中麒光电技术有限公司 一种高精度芯片转移方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249242A (ja) * 1988-10-18 1990-10-05 Shinkawa Ltd チツプボンデイングの位置合せ方法
JPH0831715B2 (ja) * 1990-02-20 1996-03-27 松下電工株式会社 リード付き部品の位置補正方法
JP3134495B2 (ja) * 1992-05-28 2001-02-13 松下電器産業株式会社 検査対象物の位置検出方法
JP3434004B2 (ja) 1994-03-17 2003-08-04 芝浦メカトロニクス株式会社 部品認識装置及び部品実装装置
US5903622A (en) * 1994-05-03 1999-05-11 Lockheed Martin Idaho Technologies Company Accelerator-based neutron source for boron neutron capture therapy (BNCT) and method
WO1997002708A1 (en) 1995-06-30 1997-01-23 Precision Assembly Systems, Inc. Automated system for placement of components
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JP3301347B2 (ja) * 1997-04-22 2002-07-15 松下電器産業株式会社 導電性ボールの搭載装置および搭載方法
JP4167790B2 (ja) 2000-03-10 2008-10-22 東レエンジニアリング株式会社 チップ実装装置
JP4046030B2 (ja) 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
JP3938539B2 (ja) * 2002-10-28 2007-06-27 芝浦メカトロニクス株式会社 ボンディング装置及びボンディング方法
JP4308588B2 (ja) * 2003-06-18 2009-08-05 ヤマハ発動機株式会社 表面実装機
US20050222801A1 (en) * 2004-04-06 2005-10-06 Thomas Wulff System and method for monitoring a mobile computing product/arrangement
US20060223547A1 (en) * 2005-03-31 2006-10-05 Microsoft Corporation Environment sensitive notifications for mobile devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064704A (ko) * 2013-12-03 2015-06-11 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 반도체 소자의 본딩에 관한 평행도를 결정하고 조정하기 위한 시스템과 방법
KR20160147415A (ko) 2015-06-15 2016-12-23 한화테크윈 주식회사 플립 칩의 범프 인식 보정 방법
KR20170026136A (ko) * 2015-08-31 2017-03-08 베시 스위처랜드 아게 범프를 구비하는 반도체를 기판의 기판 위치상에 장착하기 위한 방법
KR20180121395A (ko) * 2017-04-28 2018-11-07 베시 스위처랜드 아게 부품들을 기판 상에 실장하기 위한 장치 및 방법
US11696429B2 (en) 2017-04-28 2023-07-04 Besi Switzerland Ag Apparatus and method for mounting components on a substrate
US11924974B2 (en) 2017-04-28 2024-03-05 Besi Switzerland Ag Apparatus for mounting components on a substrate

Also Published As

Publication number Publication date
TW200739665A (en) 2007-10-16
US7597234B2 (en) 2009-10-06
US20070145102A1 (en) 2007-06-28
CN1988121A (zh) 2007-06-27
TWI329885B (en) 2010-09-01
SG133540A1 (en) 2007-07-30
HK1103852A1 (en) 2007-12-28
JP2007173801A (ja) 2007-07-05
CN1988121B (zh) 2011-03-16
MY141317A (en) 2010-04-16

Similar Documents

Publication Publication Date Title
KR20070066946A (ko) 플립칩을 기판에 장착하기 위한 방법
KR102560942B1 (ko) 부품들을 기판 상에 실장하기 위한 장치 및 방법
US6961994B2 (en) Method of high-speed and accurate alignment using a chip mounting device
KR20100085027A (ko) 웨이퍼 테이블로부터 반도체 칩을 픽업하는 방법 및 반도체 칩을 기판에 장착하는 방법
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
US11929334B2 (en) Die-beam alignment for laser-assisted bonding
US20240170422A1 (en) Die-Beam Alignment for Laser-Assisted Bonding
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
JP3276537B2 (ja) チップボンディング装置およびそれにおけるキャリブレーション方法
JP5104127B2 (ja) ウェハ移載装置と、これを有する半導体製造装置
KR100696211B1 (ko) 본딩 장치
KR100672227B1 (ko) 본딩 장치
JP2019165059A (ja) ダイボンディング装置および半導体装置の製造方法
JP2004146776A (ja) フリップチップ実装装置及びフリップチップ実装方法
JP2820526B2 (ja) フリップチップボンディングの位置合わせ方法及び装置
KR102415798B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2012069731A (ja) ダイボンダ及び半導体製造方法
KR20070047575A (ko) 다이 본딩 장치
JP4070449B2 (ja) 実装精度確認方法、実装方法及び実装精度確認用ジグ
JP5516684B2 (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
JP5181383B2 (ja) ボンディング装置
TWI841852B (zh) 安裝裝置及安裝方法
JP2010161293A (ja) マスクを用いた処理装置および方法
JP4083533B2 (ja) 半導体装置の製造方法
WO2023188500A1 (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right