TWI329885B - Method for mounting a flip chip on a substrate - Google Patents

Method for mounting a flip chip on a substrate Download PDF

Info

Publication number
TWI329885B
TWI329885B TW095146607A TW95146607A TWI329885B TW I329885 B TWI329885 B TW I329885B TW 095146607 A TW095146607 A TW 095146607A TW 95146607 A TW95146607 A TW 95146607A TW I329885 B TWI329885 B TW I329885B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
substrate
image
motion
vector
Prior art date
Application number
TW095146607A
Other languages
English (en)
Other versions
TW200739665A (en
Inventor
Ruedi Grueter
Patrick Blessing
Dominik Werne
Original Assignee
Unaxis Int Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unaxis Int Trading Ltd filed Critical Unaxis Int Trading Ltd
Publication of TW200739665A publication Critical patent/TW200739665A/zh
Application granted granted Critical
Publication of TWI329885B publication Critical patent/TWI329885B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/081Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75702Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758Means for moving parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Operations Research (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

1329885 九、發明說明: 【發明所屬之技術領域】 本發明涉及一種用於在基板上安裝倒裝晶片的方 法。倒裝晶片是一種半導體晶片,其具有帶有所謂的凸點 的表面,在該凸點上實現與基板的電氣連接。 【先前技術】 通常,在基板上安裝半導體晶片時,基板位於水平取 向的支撑表面上,並且半導體晶片位於晶圓工作臺上,由 此半導體晶片的電氣接觸區域指向上。通過裝配機的接合 頭,即所謂的晶粒接合機(Die Bonder ),從晶圓工作臺 上移除半導體晶片,並且將其安置到基板上。該裝配方法 在業界中被稱爲環氧樹脂晶粒接合或者軟焊料晶粒接 合,其依賴於半導體晶片是通過環氧樹脂粘合到基板還是 通過焊料焊接到基板。倒裝晶片方法不同於該裝配方法, 其不同之處在於’半導體晶片同基板之間的電氣連接和機 械連接是在凸點上進行的。爲了能够安裝具有凸點的半導 體晶片,在從晶圓工作臺移除之後須使其翻轉1 8 0。(倒 裝)’因此被稱爲倒裝晶片。 對於倒裝晶片方法,須使半導體晶片上的凸點與基板 的電氣連接區域(所謂的焊墊)接觸。因此,對於倒裝晶 片方法’對安置準確性的要求稍大於關於環氧樹脂晶粒接 合的要求。目前,爲了能够構建該精確的裝配機,針對運 動的機械軸的準確性進行了大量的努力。該裝配機包括例 如’倒裝設備,其從晶圓工作臺上移除半導體晶片並且使 其翻轉;具有接合頭的拾取&安置系統,其從倒裝設備移 1329885 除倒裝半導體晶片,並且將其安置;i 機,由此第一相機獲取位於晶圓工作 圖像,第二相機獲取已由接合頭翻轉 (因此是倒裝晶片)的圖像,即具有 表面的圖像,並且第三相機獲取具有 對第二相機和第三相機獲取的圖像進 相對於接合頭的運動軸的倒裝晶片 置,由此接合頭可以將倒裝晶片位f 上。溫度波動引起了線性膨脹,並且 相機之間的相對位置變化,並且相機 軸的位置變化。爲了使溫度波動對ί 小,第二和第三相機和機械輸送系統 能地短。因此,例如,已知裝配機使 頭來到基板上方的位置,然後使第二 片和基板之間回轉,基於由第二和第 新定位接合頭,第二和第三相機再次 頭降下。然而,對於該裝配方法,維 産量爲代價實現的。 【發明內容】 本發明的目的在於發展一種安裝 實現高安置準確性和高生産量。 因此本發明涉及一種用於將在一 半導體晶片安裝到基板之基板位置上 與基板位置上的對應焊墊接觸。藉由 度和一個旋轉自由度的三個運動軸, Ε基板上;和三個相 臺上的半導體晶片的 和拾取的半導體晶片 凸點的半導體晶圓的 焊墊的基板的圖像° 行處理,以便於確定 的位置和基板的位 g準確地安置到基板 具有這樣的影響,即 相對於接合頭的運動 穿置準確性的影響最 之間的距離保持盡可 具有倒裝晶片的接合 和第三相機在倒裝晶 三相機遞送的圖像重 回轉離開,並且接合 持安置準確性是以生 倒裝晶片的方法,其 個表面上具有凸點的 的方法,由此使凸點 對應於兩個平移自由 實現了半導體晶片在 1329885 基板位置上的定位。自晶圓工作臺移除半導體晶片,並且 使其繞平行於具有凸點的表面的軸翻轉180°,並且將其傳 遞到接合頭。該接合頭包含晶片夾,其可繞軸旋轉。下一 基板位置與其平行。本發明的特徵在於下列步驟: A) 利用第一相機(在技術專業用語中被稱爲倒裝景 像),獲取半導體晶片的圖像’由此該圖像包含半導體晶 片上的凸點以及安置在接合頭上的參考標記,並且由此三 個運動軸位於第一位置。確定半導體晶片相對於由參考標 記定義的座標系統的實際位置的位置和取向,並且計算第 一修正向量v,,其描述半導體晶片的實際位置相對於其設 定位置的偏差, B) 利用第二相機(在技術專業用語中被稱爲接合景 像),獲取第一圖像,由此基板位置在該圖像中是可見的, 確定基板位置相對於由參考標記定義的座標系統的位置 和取向,由此對於參考標記的位置,使用當三個運動軸從 第一位置向第二位置移動向量v時其將占據的假想位置, 並且計算第二修正向量v2,其描述基板位置的實際位置相 對於其設定位置的偏差, C) 考慮向量V和兩個修正向量VI和V2,由三個運動 軸計算所將接近的位置, D) 將三個運動軸移動到這些計算位置, E) 利用第二相機獲取第二圖像,由此附於接合頭的 參考標記在該圖像中是可見的,並且確定參考標記的實際 位置, F)計算第三修正向量V;,其描述參考標記的實際位 1329885 置相對於所使用的步驟B中基於對通過第二相機獲取的第 一圖像的估計而假設的參考標記的假想位置的偏差, G)將向量V調整爲V = V + V3, Η)如果第三修正向量V;的至少一個分量大於預定的 極限値,則至少將對應於該分量的運動軸移動至新的修正 位置, I )將半導體晶片放置到基板位置上。 參考標記被安置在接合頭上。應以這樣的方式理解, 參考標記位於(不旋轉的)接合頭殼體上,或者位於可繞 軸旋轉的晶片夾上。 步驟A、B、C、D和I總是被執行。步驟E、F、G和 Η被執行用於安裝第一半導體晶片,該第一半導體晶片是 在開始生産時或者中斷生産之後安裝的,以便於確保該半 導體晶片被安置在正確的位置。向量ν描述了兩個相機的 光軸和兩個相機的旋轉位置相互之間的距離。向量ν每次 由步驟E、F、G和Η更新。作爲熱影響的結果,向量ν變 化相對緩慢。步驟Ε、F、G和Η可以在安裝每個半導體晶 片時執行,由此實現了非常高的安置準確性。然而,步驟 Ε、F、G和Η還可以僅偶發執行,例如每隔η個半導體晶 片或者以預定的時間間隔執行。如果必要,步驟Ε、F、G 和Η可以連續地執行數次,直至第三修正向量73的所有分 量小於所指明的極限値。 並入到本說明並且構成本說明的一部分的附圖,說明 了本發明的一個或多個實施例,並且連同詳細描述一起, 用於解釋本發明的原理和實現方案。附圖未依比例繪製。
1329885 【實施方式】 第1圖基於理解本發明所需的用於將具有凸點1的半 導體晶片2,即所謂的倒裝晶片,安裝到基板4的基板位 置3之裝配機的部件的示意性表述,示出了本發明的基本 思想。笛卡爾(Cartesian)座標系統的座標被指定爲x、y 和z,其中X座標垂直於附圖平面。裝配機包括具有接合 頭6之所謂的拾取及安置系統以及兩個相機7和8,該接 合頭可沿在y方向中延伸的軸5而前後移動。接合頭6在 軸5上的位置由通常已知的位置測量和控制電路控制,這 裏未對其進行更詳細的解釋。基板4由輸送系統在X方向 中輸送到接合台9,在此,接合頭6將半導體晶片2安置 到基板位置3上,該基板位置具有凸點1所屬的電氣接觸 表面,即所謂的焊墊10»接合頭6包含晶片夾11,其可以 在z方向中向上和向下移動,並且可以繞其縱向軸旋轉, 這裏縱向軸是z軸。此外,接合頭6具有三個參考標記12、 1 3和1 4,其以相互之間的一定間隔配置(在第1圖中僅有 參考標記12和13是可見的),下面將詳細解釋其功能。 對於第1圖所示的實施例,參考標記12、13和14配置在 晶片夾U上,其形成了接合頭6的一部分。或者,參考標 記12、13和14可以配置在接合頭6的殻體上。半導體晶 片2位於晶圓工作臺1 5上。該裝配機進一步包括倒裝設備 1 6以及控制裝配機的控制和處理單元1 7。對於第1圖所示 的截面視圖,五個成一列彼此相鄰的凸點1是可見的,其 對應於位於基板位置 3上的五個成一列彼此相鄰的焊墊 10 ° 1329885 爲了位置準確地將半導體晶片2上的凸點1安置到基 板位置上的焊墊3,因此凸點1和焊墊10以必要的準確性 相互重叠,須使三個自由度達成一致,即半導體晶片2相 對於基板位置3的位置和取向(旋轉位置)的平移位置(其 特徵由兩個座標描述)和取向(旋轉位置)(其特徵由旋 轉角度描述)。每個自由度被指派給至少一個運動軸。每 個運動軸被指派給驅動器,由此可以執行對應的移動。因 此三個自由度可以藉由用於基板4的輸送系統的X軸、接 合頭6的y軸和晶片夾11的旋轉角度0實現。然而,有 利的是,使裝配機配備有另一運動軸18,其使得接合頭6 能够在X方向中移動,由此該運動軸18可以僅執行次毫米 範圍中的移動,但是其顯著地快於用於基板4的輸送系統。 在理想情况中,即,當接合頭6拾取的半導體晶片2 位於其設定位置時,並且當基板位置3也位於其設定位置 時,爲了將半導體晶片2放置到基板位置3上,僅須使接 合頭6在y方向中從藉由第一相機7確定的半導體晶片2 的位置開始移動預定的距離△ Y。。 根據下列步驟實現基板4上的半導體晶片2的安裝, 由此對於該範例,假設使用了運動軸18(並非用於在X方 向中輸送基板4的輸送系統),以便於正確地在X方向中 在基板位置3上方定位半導體晶片2。 因此,對於該範例,運動軸18、接合頭6的y軸和晶 片夾11的旋轉角度0係呈現指派給三個自由度的三個運 動軸。在下文中,它們的位置被指定爲X、Y和0。 在第一階段中,自晶圓工作臺1 5移除半導體晶片2, -10- 1329885 通過倒裝設備16使其翻轉,並且將其傳遞到接合頭6。爲 了執行這些步驟,裝配機的構造是特別適用的,利用該裝 配機可以通過倒裝設備1 6自晶圓工作臺1 5移除半導體晶 片2,使其翻轉,並且隨後在預定的位置將其傳遞到接合 頭6。然後,例如,第一階段發生如下: -移動晶圓工作臺15,由此下一半導體晶片2準備好 由倒裝設備1 6拾取。 -獲取出現的半導體晶片2的圖像,以便於檢查半導 體晶片2是否位於正確的位置,並且如果標出了壞的半導 體晶片,則檢查半導體晶片2是好的還是壞的半導體晶片。 一如果半導體晶片2是好的半導體晶片,則使半導體 晶片2同晶圓工作臺1 5分離,並且通過倒裝設備1 6拾取 半導體晶片2。 -利用倒裝設備16,使半導體晶片2倒裝,即,使半 導體晶片繞平行於具有凸點的表面的軸旋轉180°, -將晶片夾11翻轉到在下文中被指定爲旋轉角度0· 的預定旋轉位置。 -使運動軸18移動到在下文中被指定爲X,的預定位 置。 一將半導體晶片2從倒裝設備16傳遞到接合頭6。 -呈現半導體晶片2所將安裝到的基板位置3。 -使用焊劑潤濕半導體晶片2的凸點1。當基板4的 焊墊10可替換地具有焊劑或者使用了所謂的焊帶時,可以 省略該步驟。 -將接合頭6定位在預定的y位置,由此兩個參考標 -11 - 1329885 記1 2、1 3和1 4以及半導體晶片2位於第一相機7的視野 中。該y位置被指定爲 因此三個運動軸具有位置Xl、Y丨和θι。 現在,在第二階段中,執行用於區分根據本發明之方 法的步驟。 A )利用第一相機7,獲取半導體晶片2的圖像,其中 該圖像包含半導體晶片2的凸點1以及附於接合頭6的參 考標記12、13和14,確定半導體晶片2相對於由三個參 考標記12、13和14定義的座標系統的實際位置,並且計 算第一修正向量v,,其描述半導體晶片2的實際位置相對 於其設定位置的偏差。藉由對凸點1的位置的估計,或者 藉由附於半導體晶片2的參考標記的位置,即所謂的基 準,實現對半導體晶片2之實際位置的確定。 半導體晶片2的實際位置相對於其設定位置的偏差的 特徵由三個量Αχ,、△71和A0,描述,由此Δχβα Ayi 指定半導體晶片2的參考點P在x方向或y方向中的偏移, 而△ 0^指定半導體晶片2繞參考點p的旋轉。因此修正 向量Vi由ν, = (ΔΧι, Ay,,△ 0,)給出。在該範例中,參考 點P是半導體晶片2的設定位置的中心點。 第2圖說明了該情况。參考標記12、13和14定義了 具有兩個笛卡爾座標軸、亦即相互垂直之座標軸X和y的 局部座標系統。第2圖係表示通過虛線矩形19呈現的設定 位置和通過連續線的矩形20呈現的半導體晶片2的實際位 置’以及三個參考標記12、Π和14»修正向量v,指出了 運動軸須移動的値,由此半導體晶片2的實際位置與其設 -12- 1329885 定位置一致。矩形19的軸優選地平行於座標軸χ和y延 伸’並且其中心位於例如,由三個參考標記12、1 3和14 形成的矩形的中心。 B)利用第二相機8,獲取基板4的圖像,確定基板位 置相對於由三個參考標記12、13和14定義之座標系統的 實際位置,由此對於三個參考標記12、13和14的位置, 使用當運動軸位於位置(Χ,+ Δχ,ΥκΔΥο+Δγ, 0,+Δ0) 時它們占據的位置,並且計算第二修正向量V2,其描述 基板位置的實際位置相對於其設定位置的偏差。(出於該 原因,在第1圖中實際未出現的參考標記呈現爲灰色的參 考標記12’ 、13’ )。下文將進一步解釋値Δχ、Ay和 △ 0的意義。通過估計焊墊10的位置,或者通過估計配 置在基板4上的參考標記的位置,實現基板位置3的實際 位置,即平移位置和取向的確定。 基板位置3的實際位置相對於其設定位置之偏差的特 徵由三個量Δχ2、和Δ02描述,其中Δχ2和Δρ指 定基板位置3的參考點S在χ方向或y方向中的偏移,而 A 指定基板位置3繞參考點S的旋轉。因此第二修正 向量V2由ν2=(ΔΧ2,Δρ, △ 0 2)給出。在該範例中,參考 點S是基板位置3的設定位置的中心點。 第3圖係說明了該情况。第3圖將基板位置3的設定 位置示出爲虛線的矩形21,並且將實際位置示出爲連續線 的矩形22,以及基於運動軸位於位置(Χ,+Δ χ, ΥκΔ Υ〇+Δ y, 0,+ Δ 0)(相機8獲取的圖像未包含參考標記12、13和 14)之假設計算的三個參考標記12、13和14的位置。對 -13- 1329885 應於半導體晶片2的設定位置,基板位置3的設定位置的 特徵在於,基板位置3的中心點Μ位於由三個參考標記 12、13和14定義的矩形的中心,並且基板位置3的焊墊 10被配置爲與X或y軸平行。修正向量〃2指出了運動軸須 移動的値,由此基板位置3的實際位置與其設定位置一致。 値Δχ、Ay和Δ0係表示向量V。基於假設Δχ = 〇、 △ y = 0和△ 0 =0,可以安裝生産批次的第一半導體晶片2, 這是因爲在該方法的過程中消除了由此引發的任何誤差。 C) 考慮兩個修正向量vi和V2以及向量V,由三個運 動軸計算欲接近的位置,其爲 (Χι + Δχι + Δχ2 + Δχ, Υι + ΔΥο + Δγι + Δγζ + Δγ, Θ1 + ΔΘ1 + ΔΘ2 + ΔΘ)'即 在關於運動軸18的範例中,Χ, + Δχ. + Δχ^ + Δχ是關於接 合頭6沿X軸的位置, Y^ + AYo + Ayi + Aya + Ay是關於接合頭6沿y軸的位置, 並且 Θ4ΔΘ4ΔΘ2 + ΔΘ是關於晶圓夾11的旋轉角度》 D) 將三個運動軸移動到這些計算位置, E) 利用第二相機8獲取圖像,其中該圖像現在包含附 於接合頭6的參考標記12、13和14,並且確定三個參考 標記12、13和14的實際位置R,, F) 計算第三修正向量ν3 = (Δχ3, Δρ,Αθι),其描述參考 標記12、13和14的實際位置R,相對於所使用之用於確定 第二修正向量ν2的其位置R。的偏差。 G) 如果第三修正向量V3的至少一個分量大於特定的 -14- 1329885 ; 極限値’則將對應的運動軸移動到由修正向量v3的對應的 * 分量修正的新的位置,或者將三個運動軸移動到由第三修 正向量V;修正的新的位置。因此,在後一種情况中,移動 至(1 位置(Χι + Δχι+Δχ2 + Δχ3 + Δχ, Υι + ΔΥ〇 + Δγι + Δγ2 + Δγ3 + Δγ, Θι + ΔΘι + ΑΘ2 + ΔΘ3 + ΑΘ) 〇 Η)將向量ν調整爲v = v + V3e I )將半導體晶片2放置到基板位置3上。 修正向量v_和v2描述半導體晶片2或者基板位置3 之可能的定位誤差的特徵。向量v描述作爲熱影響之結果 的裝配機的單獨部件的總累積位置移位的特徵。第三修正 向量V3描述作爲熱影響的結果而出現的變化的特徵。一方 面,因此所描述的該方法確保了生産批次的第一半導體晶 片已正確安裝,在另一方面,在不需要永久重新校準運動 軸的情况下,連續地補償熱位置移位。 在特定的環境下,方法步驟的描述順序可以不同於特 定順序’這是因爲特定的步驟可以並行執行,或者能以倒 轉的順序執行。 # 步驟A、B、C、D和I總是被執行。當已知向量V不 具有所需的準確性時’或者當預見到向量v可能變化時, 執行步驟E、F、G和H。如果必要,步驟e、F、G和Η可 以連續地執行數次’直至第三修正向量^的所有分量小於 特定的極限値。 參考標記12、13和14最好是以鉻的結構標記之形式 來安置在由玻璃製成的板上》玻璃是透明的,所以可由相 機7和8看到參考標記12、13和14。玻璃最好是被選擇 爲,其熱膨脹係數盡可能地低。板的尺寸被選擇爲大於待 -15- 1329885 安裝之最大半導體晶片的尺寸,並且參考標記12、13和 14被安置爲接近邊緣,所以參考標記12、13和14對於相 機7和8是可見的,而與半導體晶片的尺寸無關。 參考標記12、13和14的功能在於定義局部座標系統’ 相對於該局部座標系統定義了半導體晶片的設定位置以 及基板位置的設定位置。對於參考標記’在本發明的範疇 內,其他的滿足該功能的解决方案也是有效的。於是’代 替三個參考標記12、13和14,例如可以提供兩個參考標 記12和1 3,其由相互正交對準的兩條線形成,如第4圖 中所示。參考標記12定義了 X軸的位置,參考標記13定 義了局部笛卡爾座標系統的y軸的位置。第5圖中示出了 進一步的解决方案。這裏’兩個參考標記12和13定義了 局部笛卡爾座標系統之X軸的位置。局部笛卡爾座標系統 的y軸被定義爲,其垂直於X軸延伸,並且通過參考標記 12 ° 儘管已示出和描述了本發明的實施例和應用,但是對於 可受益於本公開內容的本領域的技術人員顯而易見的是, 在不偏離此處的發明槪念的前提下,針對上文提及的內容 的許多修改方案也是可行的。因此,除了附屬申請專利範 圍及其等效物的精神之外,本發明不受限制。 【圖式簡單說明】 第1圖係表示用於理解本發明的用於將作爲倒裝晶片 之具有凸點的半導體晶片安裝到基板的裝配機的部件, 第2、3圖係表不數學關係的幾何表述,並且 第4,5圖係表示參考標記的範例。 【主要元件符號說明】 -16 - 1329885
1 凸 點 2 半 導 體 晶 片 3 基 板 位 置 4 基 板 5 軸 6 接 合 頭 7 相 機 8 相 機 9 接 合 台 10 焊 墊 11 晶 片 夾 12 參 考 標 記 13 參 考 標 記 14 參 考 標 記 15 晶 圓 工 作 臺 16 倒 裝 設 備 17 處 理 單 元 18 運 動 軸 19 矩 形 20 矩 形 21 矩 形 22 矩 形 X 笛 卡 爾 座 標 軸 y 笛 卡 爾 座 標 軸 z 笛 卡 爾 座 標 軸 Θ 旋 轉 角 度 -17

Claims (1)

1329885 ____ •4 辦/月,F修(更)正替換頁 第95146607號「用於安驻磨曰认甘把,_ 文装覆晶於基板上的方法」專利案 (2010年1月18日修正) 十、申請專利範圍: ι·~種用於將表面帶有凸點(1)的半導體晶片(2)安裝 到基板(4)之基板位置上的方法,其中使凸點(1)與基 板位置上的對應焊墊接觸,且藉由包含至少三個運動軸的 驅動系統兀成半導體晶片(2)在基板位置上的定位,該 ' 方法包括: φ a}自晶圓工作臺(is )拾取半導體晶片(2); b) 使半導體晶片(2)繞平行於具有凸點(1)之表面的 軸翻轉180° ; c) 將半導體晶片(2)傳遞到接合頭(6 ): d) 提供基板位置(3 ); e) 當驅動系統的至少三個運動軸係位於第一位置時, 利用具有第一光軸的第一相機(7)獲取半導體晶片(2)的 第一圖像,其中該第一圖像顯示半導體晶片(2)的凸點(1 ) φ 以及附於接合頭(6)的參考標記(12〜14), f) 從第一圖像確定半導體晶片(2)相對於由附於接合頭 (6)的參考標記(12〜14)定義的座標系統的實際位置 的位置和取向,並且基於此 g) 計算第一修正向量Vl,其描述半導體晶片(2)的實際 位置相對於其設定位置的偏差, h) 利用具有不與第一光軸對齊的第二光軸的第二相機 (8)獲取第二圖像,其中位於其實際位置的基板位置(3) 在該第二圖像中是可見的,且其中附於接合頭(6)的參 1329885 卜年/月啟日修(更}正替換夷1 考標記是不可見的’ i)確定基板位置(3)相對於由附於接合頭的參考標§己 (12〜14)定義的座標系統的位置和取向,其中對於 標記(12〜14)的位置使用當三個運動軸藉由向量v從胃 一位置移動至第二位置時其將占據的假想位置,並 此 j) 計算第二修正向量η,其描述基板位置(3)的實際 位置相對於其設定位置的偏差; k) 根據向量v和兩個修正向量vi和V2,計算驅動系統 的至少三個運動軸所將接近的最終位置; m)將驅動系統的至少三個運動軸移動到計算的最終位 置;和 η)將半導體晶片(2)放置到基板位置(3 )上。 2.如申請專利範圍第1項的方法,其中,在步驟m)之後 執行下列步驟: ml)利用第二相機(8)獲取第三圖像,其中參考標記 (12〜14)在第三圖像中是可見的,並且確定參考標記(12 〜1 4 )的實際位置; m2)計算第三修正向量V3,其描述參考標記(12〜14) 的實際位置相對於所使用的步驟h)、i)及j)中基於對通過 第二相機(8)獲取的第二圖像的估計而假設的參考標記 (12〜14)的假想位置的偏差; m3)將向量v更新爲v = v + V3;及 m4)如果第三修正向量V3的至少一個分量大於所指明 的極限値,則至少將對應於此分量的運動軸移動至新的修 -2- 1329885 正的位置。 作年/月//日修(更)正替換頁
TW095146607A 2005-12-22 2006-12-13 Method for mounting a flip chip on a substrate TWI329885B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05112853 2005-12-22

Publications (2)

Publication Number Publication Date
TW200739665A TW200739665A (en) 2007-10-16
TWI329885B true TWI329885B (en) 2010-09-01

Family

ID=36216880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095146607A TWI329885B (en) 2005-12-22 2006-12-13 Method for mounting a flip chip on a substrate

Country Status (8)

Country Link
US (1) US7597234B2 (zh)
JP (1) JP2007173801A (zh)
KR (1) KR20070066946A (zh)
CN (1) CN1988121B (zh)
HK (1) HK1103852A1 (zh)
MY (1) MY141317A (zh)
SG (1) SG133540A1 (zh)
TW (1) TWI329885B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696534B (zh) * 2016-11-07 2020-06-21 新加坡商先進科技新加坡有限公司 用於調整接合裝置的部件之間的相對位置的系統及方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268090A (ja) * 2005-03-22 2006-10-05 Fujitsu Ltd Rfidタグ
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
WO2009037108A2 (de) * 2007-09-18 2009-03-26 Oerlikon Assembly Equipment Ag, Steinhausen Pick und place system für eine halbleiter-montageeinrichtung
CH698334B1 (de) * 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
WO2009047214A2 (en) * 2007-10-09 2009-04-16 Oerlikon Assembly Equipment Ag, Steinhausen Method for picking up semiconductor chips from a wafer table and mounting the removed semiconductor chips on a substrate
JP5918622B2 (ja) * 2012-05-11 2016-05-18 ヤマハ発動機株式会社 部品または基板の作業装置および部品実装装置
AT512859B1 (de) * 2012-05-11 2018-06-15 Hanmi Semiconductor Co Ltd Halbleiterchip Wende- und Befestigungseinrichtung
JP5852505B2 (ja) * 2012-05-14 2016-02-03 ヤマハ発動機株式会社 部品または基板の作業装置および部品実装装置
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
KR102022475B1 (ko) 2015-06-15 2019-09-18 한화정밀기계 주식회사 플립 칩의 범프 인식 보정 방법
CH711536B1 (de) * 2015-08-31 2019-02-15 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.
DE102016113328B4 (de) 2015-08-31 2018-07-19 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats
DE102015220746A1 (de) * 2015-10-23 2017-04-27 Ersa Gmbh Verfahren und Vorrichtung zur Platzierung elektronischer Bauteile
CN106449490B (zh) * 2016-12-07 2019-05-24 北京中电科电子装备有限公司 一种倒装芯片封装设备及控制方法
CN106601655B (zh) * 2016-12-29 2020-02-21 北京时代民芯科技有限公司 一种芯片倒装工艺芯片监测装置和方法
JP7164314B2 (ja) * 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
US10694651B2 (en) * 2017-06-20 2020-06-23 Saul Tech Technology Co., Ltd. Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
CN107895705B (zh) * 2017-11-15 2021-06-29 唐人制造(宁波)有限公司 一种芯片倒置贴装设备
CN108213676B (zh) * 2018-01-24 2020-06-26 郑州登电银河科技有限公司 一种新型陶瓷金属化定位焊接金属器件的方法
KR101979149B1 (ko) * 2018-04-27 2019-05-15 캐논 톡키 가부시키가이샤 얼라인먼트 방법, 이를 사용한 증착방법 및 전자디바이스 제조방법
US10861819B1 (en) 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
CN110992319A (zh) * 2019-11-21 2020-04-10 昂纳信息技术(深圳)有限公司 一种图像识别方法、贴片方法及系统
CN113035763B (zh) * 2021-03-01 2023-06-09 东莞市中麒光电技术有限公司 一种高精度芯片转移方法
CN114999931A (zh) * 2022-06-02 2022-09-02 上海美维科技有限公司 一种提高芯片对位精度的板级扇出型封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249242A (ja) * 1988-10-18 1990-10-05 Shinkawa Ltd チツプボンデイングの位置合せ方法
JPH0831715B2 (ja) * 1990-02-20 1996-03-27 松下電工株式会社 リード付き部品の位置補正方法
JP3134495B2 (ja) * 1992-05-28 2001-02-13 松下電器産業株式会社 検査対象物の位置検出方法
JP3434004B2 (ja) 1994-03-17 2003-08-04 芝浦メカトロニクス株式会社 部品認識装置及び部品実装装置
US5903622A (en) * 1994-05-03 1999-05-11 Lockheed Martin Idaho Technologies Company Accelerator-based neutron source for boron neutron capture therapy (BNCT) and method
JP2001517361A (ja) 1995-06-30 2001-10-02 デザイン・コンポーネンツ・インコーポレーテッド 要素配置用の自動化されたシステム
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JP3301347B2 (ja) * 1997-04-22 2002-07-15 松下電器産業株式会社 導電性ボールの搭載装置および搭載方法
JP4167790B2 (ja) 2000-03-10 2008-10-22 東レエンジニアリング株式会社 チップ実装装置
JP4046030B2 (ja) * 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
JP3938539B2 (ja) * 2002-10-28 2007-06-27 芝浦メカトロニクス株式会社 ボンディング装置及びボンディング方法
JP4308588B2 (ja) * 2003-06-18 2009-08-05 ヤマハ発動機株式会社 表面実装機
US20050222801A1 (en) * 2004-04-06 2005-10-06 Thomas Wulff System and method for monitoring a mobile computing product/arrangement
US20060223547A1 (en) * 2005-03-31 2006-10-05 Microsoft Corporation Environment sensitive notifications for mobile devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696534B (zh) * 2016-11-07 2020-06-21 新加坡商先進科技新加坡有限公司 用於調整接合裝置的部件之間的相對位置的系統及方法
US10882298B2 (en) 2016-11-07 2021-01-05 Asm Technology Singapore Pte Ltd System for adjusting relative positions between components of a bonding apparatus

Also Published As

Publication number Publication date
TW200739665A (en) 2007-10-16
SG133540A1 (en) 2007-07-30
JP2007173801A (ja) 2007-07-05
CN1988121A (zh) 2007-06-27
US20070145102A1 (en) 2007-06-28
US7597234B2 (en) 2009-10-06
CN1988121B (zh) 2011-03-16
KR20070066946A (ko) 2007-06-27
HK1103852A1 (en) 2007-12-28
MY141317A (en) 2010-04-16

Similar Documents

Publication Publication Date Title
TWI329885B (en) Method for mounting a flip chip on a substrate
TWI755526B (zh) 用於將部件安裝在基板上的設備和方法
KR101814270B1 (ko) 본딩 장치 및 본딩 방법
KR101014292B1 (ko) 전자 부품의 실장 장치 및 실장 방법
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
TWI237294B (en) Apparatus and method for mounting electronic parts
CN108470698B (zh) 一种工件对准贴装装置及其方法
TW201921536A (zh) 電子零件之安裝裝置及安裝方法、以及封裝零件之製造方法
KR101667488B1 (ko) 반도체 소자 이송장치 및 반도체 소자 이송방법
JP2019165059A (ja) ダイボンディング装置および半導体装置の製造方法
JP3943481B2 (ja) 電子部品搬送ヘッド、及び電子部品実装装置
US7020954B2 (en) Apparatus for placing a semiconductor chip as a flipchip on a substrate
JPH08130230A (ja) フリップチップの実装装置
JP2009054964A (ja) ウェハ移載装置と、これを有する半導体製造装置
JP5371590B2 (ja) 実装処理作業装置及び表示基板モジュール組立ライン
JP2004146776A (ja) フリップチップ実装装置及びフリップチップ実装方法
JP4026904B2 (ja) 基板搬送装置および露光装置
JP2006041006A (ja) 半導体チップのボンディング方法及び装置
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
JP2005317806A (ja) 装着精度測定方法
KR20070047575A (ko) 다이 본딩 장치
JP2009010307A (ja) ボンディング装置
JP2010161293A (ja) マスクを用いた処理装置および方法
JP2013021362A (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
JP4402810B2 (ja) 電子部品搭載機

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees