JP2019165059A - ダイボンディング装置および半導体装置の製造方法 - Google Patents

ダイボンディング装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019165059A
JP2019165059A JP2018050761A JP2018050761A JP2019165059A JP 2019165059 A JP2019165059 A JP 2019165059A JP 2018050761 A JP2018050761 A JP 2018050761A JP 2018050761 A JP2018050761 A JP 2018050761A JP 2019165059 A JP2019165059 A JP 2019165059A
Authority
JP
Japan
Prior art keywords
die
substrate
bonding
stage
reference mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018050761A
Other languages
English (en)
Other versions
JP7018338B2 (ja
Inventor
一信 酒井
Kazunobu Sakai
一信 酒井
樋口　和範
Kazunori Higuchi
和範 樋口
太陽 諸町
Taiyo Moromachi
太陽 諸町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to JP2018050761A priority Critical patent/JP7018338B2/ja
Priority to TW108105395A priority patent/TWI741256B/zh
Priority to TW109142808A priority patent/TWI758990B/zh
Priority to KR1020190024613A priority patent/KR102186384B1/ko
Priority to CN202311064732.2A priority patent/CN116978830A/zh
Priority to CN201910193081.4A priority patent/CN110289227B/zh
Publication of JP2019165059A publication Critical patent/JP2019165059A/ja
Application granted granted Critical
Publication of JP7018338B2 publication Critical patent/JP7018338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Abstract

【課題】マークが施されていない仮基板に、位置決め精度良く、半導体チップ（ダイ）を仮基板に取り付けるダイボンディング装置を提供することである。【解決手段】ダイボンディング装置は、ピックアップしたダイを透明な基板の上面に載置するボンディングヘッドと、前記基板を固定する透明なボンディングステージと、前記ボンディングステージの下方に前記ボンディングステージから離れて位置し、前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークを有するプレートと、前記ボンディングステージを透して前記ダイまたは前記基準マークを撮像するカメラと、を備える。【選択図】図４

Description

本開示はダイボンディング装置に関し、例えばファンアウト型パネルレベルパッケージ用のダイプレースに適用可能である。
電子部品実装の分野では、仮基板と仮基板上に積層された粘着層上に配置された複数の半導体チップを封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から粘着層を含む仮基板を剥離し、次いで封止体の粘着層が貼り付けられていた面上に再配線層を形成する工程がある。この場合、再配線層と半導体チップとの接合精度は、仮基板上のチップの位置決め精度に依存する。そこで、仮基板上への半導体チップの取り付けの際の位置決め精度を上げることが必要である。
特開２０１４−４５０１３号公報 特開２０１７−１３９３６５号公報
仮基板にマークを施すことで、仮固定時の半導体チップの仮基板に対する位置決め精度を高くすることができる。しかしながら、マークを仮基板上のどのような位置に施すかは、半導体チップの構造や最終的な半導体チップと封止体の配置関係に応じて、決められる。すなわち、最終製品の構造や部品配置に応じた、所定のマークを有する仮基板を準備する必要がある。したがって、製品ごとに所定のマークを有する仮基板を多数枚作成しなければいけないので、コストが上がるという問題がある。
本開示の課題は、マークが施されていない仮基板に、位置決め精度良く、半導体チップ（ダイ）を仮基板に取り付けるダイボンディング装置を提供することである。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、ピックアップしたダイを透明な基板の上面に載置するボンディングヘッドと、前記基板を固定する透明なボンディングステージと、前記ボンディングステージの下方に前記ボンディングステージから離れて位置し、前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークを有するプレートと、前記ボンディングステージを透して前記ダイまたは前記基準マークを撮像するカメラと、を備える。
上記ダイボンディング装置によれば、ダイプレースの精度を向上することができる。
実施例のフリップチップボンダの概略を示す上面図である。 図１において矢印Ａ方向から見たときに、ピックアップフリップヘッド、トランスファヘッド及びボンディングヘッドの動作を説明する図である。 図１のダイ供給部の主要部を示す概略断面図である。 図１のボンディング部の主要部を示す概略側面図である。 図４のターゲットマスクプレートを示す平面図である。 実施例のフリップチップボンダで実施されるボンディング方法を示すフローチャートである。 第一変形例のボンディング部の主要部を示す概略側面図である。 第二変形例のボンディング部の主要部を示す概略側面図である。 第三変形例のボンディング部の主要部を示す概略側面図である。 比較例のボンディング部の主要部を示す概略側面図である。
以下、比較例、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
ファンアウト型ウェハレベルパッケージ（Fan Out Wafer Level Package：ＦＯＷＬＰ）はチップ面積を超える広い領域に再配線層を形成するパッケージである。ファンアウト型パネルレベルパッケージ（Fan Out Panel Level Package：ＦＯＰＬＰ）は、ＦＯＷＬＰの一括製造の考え方をさらに突き進めたものである。ＦＯＷＬＰは、直径が３００ｍｍのウェハに多数のシリコンダイを載せてパッケージの製造を一括して実施することで、パッケージ１個当たりの製造コストを低減する。この一括製造の考え方を、ウェハよりも大きなパネル（パネル状の基板）に適用したのが、ＦＯＰＬＰである。パネルにはプリント基板またはガラス基板（例えば液晶パネル製造用基板など）を使う。
ＦＯＰＬＰの製造プロセスには多くの種類があるが、その１つに仮基板であるガラスパネル上にウェハからピックアップしたダイを、ガラスパネル上に塗布した粘着性の基剤を介してボンドし仮固定してから封止樹脂で一括封止し、その封止体をガラスパネルから剥離して再配線やパッド（ＰＡＤ）の形成を行う方法がある。その方法では歩留まり、品質を維持するためにガラスパネル上に精度よくダイを実装する必要があり、ダイの小型化、高密度配線化により３μｍなどの高精度が要求されている。
製造装置の高精度化にむけ、ガラスパネル上に補正マークなどを配置しアライメントする方法が考えられるが、ガラスパネルに加工してターゲットマークを形成する場合、ガラスパネル（型として）の再使用が困難なうえ、ガラスパネル上に３μｍ以内の精度でアライメントマークを形成するにはコストがかかり、ガラスパネルのコストの上昇はパッケージ価格の上昇につながる。そのため、マークなしの無地のガラスパネル上にダイを高精度に実装する必要があり、製造装置も高価なものになってしまう。ＦＯＰＬＰのコスト低減のためには高精度かつ低価格な実装が可能な製造装置の実現が必要である。
そこで、ガラスパネルを保持固定するステージにターゲットとなるマークを設ける技術（比較例）を検討した。これについて図１０を用いて説明する。図１０は比較例のボンディングステージおよびガラスパネルを示す断面図である。
ボンディングステージＢＳＲのガラスパネルＧＰ側に刻印してターゲットマークＴＭＲを設ける。ガラスパネルＧＰを通してターゲットマークＴＭＲを基板認識カメラ４４で認識し、ダイＤの載置位置を補正する。これにより、無地のガラスパネルＧＰにも安定して精度よくダイを実装することが可能な製造装置を提供でき、ＦＯＰＬＰの品質、歩留まり向上とともに製造原価の低減が可能となる。ボンディングステージＢＳＲのターゲットマークＴＭＲは事前に装置ごとに精度補正をしておくことで、安定した実装精度の実現が可能となる。また、このターゲットマークＴＭＲを随時認識、補正動作をすることで、装置の経時変化、温度変化などによる精度ズレを補正することができ、精度維持に貢献することができる。
しかし、ボンディングステージ上にターゲットマークをマーキングする比較例の方法では、製品が変わる毎にボンディングステージを交換する必要がある。
そこで、実施形態では、仮基板であるガラスパネルを固定するボンディングステージをガラス等の透明素材で形成し、ボンディングステージの下にターゲットマーク（基準マーク）を有するターゲットマスクプレート（プレート）を設ける。
以下、実施例としてＦＯＰＬＰに適用する例について説明するが、ＦＯＷＬＰにも適用することもできる。
図１は実施例のフリップチップボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップフリップヘッド、トランスファヘッド及びボンディングヘッドの動作を説明する図である。
フリップチップボンダ１０は、大別して、ダイ供給部１と、ピックアップ部２、トランスファ部８と、中間ステージ部３と、ボンディング部４と、搬送部５と、基板供給部６Ｋと、基板搬出部６Ｈと、各部の動作を監視し制御する制御装置７と、を有する。
まず、ダイ供給部１は、ガラス基板等の基板Ｐに実装するダイＤを供給する。ダイ供給部１は、分割されたウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、ウェハリング供給部１８と、を有する。ダイ供給部１は、図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。ウェハリング供給部１８はウェハリングが収納されたウェハカセットを有し，順次ウェハリングをダイ供給部１に供給し、新しいウェハリングに交換する。ダイ供給部１は、所望のダイをウェハリングからピックアップできるように、ピックアップポイントに、ウェハリングを移動する。ウェハリングは、ウェハが固定され、ダイ供給部１に取り付け可能な治具である。
ピックアップ部２は、ダイＤをピックアップして反転するピックアップフリップヘッド２１と、コレット２２を昇降、回転、反転及びＸ方向移動させる図示しない各駆動部と、を有する。このような構成によって、ピックアップフリップヘッド２１は、ダイをピックアップし、ピックアップフリップヘッド２１を１８０度回転させ、ダイＤのバンプを反転させて下面に向け、ダイＤをトランスファヘッド８１に渡す姿勢にする。
トランスファ部８は、反転したダイＤをピックアップフリップヘッド２１から受けとり、中間ステージ３１に載置する。トランスファ部８は、ピックアップフリップヘッド２１と同様にダイＤを先端に吸着保持するコレット８２を備えるトランスファヘッド８１と、トランスファヘッド８１をＹ方向に移動させるＹ駆動部８３と、を有する。
中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１およびステージ認識カメラ３４を有する。中間ステージ３１は図示しない駆動部によりＹ方向に移動可能である。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板Ｐ上にボンディングする。ボンディング部４は、ピックアップフリップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹビーム４３と、ターゲットマーク（図４参照）を撮像し、ボンディング位置を認識する基板認識カメラ４４と、Ｘビーム４５と、を有する。
このような構成によって、ボンディングヘッド４１は、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板ＰにダイＤをボンディングする。
搬送部５は、基板ＰがＸ方向に移動する搬送レール５１，５２を備える。搬送レール５１，５２は平行に設けられる。このような構成によって、基板供給部６Ｋから基板Ｐを搬出し、搬送レール５１，５２に沿ってボンディング位置まで移動し、ボンディング後基板搬出部６Ｈまで移動して、基板搬出部６Ｈに基板Ｐを渡す。基板ＰにダイＤをボンディング中に、基板供給部６Ｋは新たな基板Ｐを搬出し、搬送レール５１，５２上で待機する。
図３は図１のダイ供給部の主要部を示す概略断面図である。図３に示すように、ダイ供給部１は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが粘着されたダイシングテープ１６を水平に位置決めする支持リング１７と、ダイＤを上方に突き上げるための突上げユニット１３と、を有する。所定のダイＤをピックアップするために、突上げユニット１３は、図示しない駆動機構によって上下方向に移動し、ダイ供給部１は水平方向には移動するようになっている。
ボンディング部の詳細について図１、４、５を用いて説明する。図４はボンディング部４の主要部を示す概略断面図である。図５はターゲットマスクプレートを示す平面図である。
図１、４に示すように、ボンディング部４は、架台５３の上に支持されるボンディングステージＢＳおよびターゲットマスクプレートＭＰと、搬送レール５１，５２の近傍に設けられるＸビーム４５と、Ｘビーム４５の上に支持されるＹビーム４３と、Ｙビーム４３に支持されるボンディングヘッド４１と、ボンディングヘッド４１をＹ軸方向およびＺ軸方向に駆動する駆動部（不図示）と、を備えている。
ボンディングヘッド４１は、真空吸着によりダイＤを着脱自在に保持するコレット４２を有する装置であり、Ｙ軸方向に往復動自在にＹビーム４３に取り付けられている。
ボンディングヘッド４１は中間ステージ３１からピックアップしたダイＤを保持して搬送し、ボンディングステージＢＳに吸着固定された基板Ｐ上にダイＤを取り付ける機能を備えている。
図１に示すように、Ｙビーム４３は、ボンディングステージＢＳの上を跨るようにＹ軸方向に伸び、両端部はＸビーム４５によってＸ軸方向に移動自在に支持されている。なお、ボンディングヘッド４１がＸビーム４５よりも中間ステージ３１側に移動する場合は、コレット４２がＸビーム４５よりも高くなるようにボンディングヘッド４１が上昇する。
図４に示すように、ボンディングステージＢＳはガラス等の透明な素材で形成され、支持部ＢＳａによって昇降可能に支持されている。ターゲットマスクプレートＭＰは支持部ＢＳａによって昇降可能に支持されている。ターゲットマスクプレートＭＰはボンディングステージＢＳから離して、ボンディングステージＢＳの下に交換可能に設置されている。図５に示すように、ターゲットマスクプレートＭＰには基板搭載位置を示すターゲットマークＴＭが印刷されて形成されている。ターゲットマークＴＭはターゲットマスクプレートＭＰに刻印して形成してもよい。ターゲットマークＴＭは、例えば１〜２ｍｍ□の大きさである。基板Ｐは平面視で矩形状のガラスパネルであり、図４に示すように、その上面に粘着性の基剤Ｇが塗布されている。また、基剤Ｇは粘着性が無いものを塗布してもよい。
基板ＰおよびボンディングステージＢＳが透明であるので、基板認識カメラ４４は、ターゲットマスクプレートに設けられたターゲットマークＴＭを認識することができる。
次に、実施例のフリップチップボンダにおいて実施されるボンディング方法（半導体装置の製造方法）について図６を用いて説明する。図６は実施例のフリップチップボンダで実施されるボンディング方法を示すフローチャートである。
ステップＳ１：制御装置７はピックアップするダイＤが突上げユニット１３の真上に位置するようにウェハ保持台１２を移動し、剥離対象ダイを突上げユニット１３とコレット２２に位置決めする。ダイシングテープ１６の裏面に突上げユニット１３の上面が接触するように突上げユニット１３を移動する。このとき、制御装置７は、ダイシングテープ１６を突上げユニット１３の上面に吸着する。制御装置７は、コレット２２を真空引きしながら下降させ、剥離対象のダイＤの上に着地させ、ダイＤを吸着する。制御装置７はコレット２２を上昇させ、ダイＤをダイシングテープ１６から剥離する。これにより、ダイＤはピックアップフリップヘッド２１によりピックアップされる。
ステップＳ２：制御装置７はピックアップフリップヘッド２１を移動させる。
ステップＳ３：制御装置７はピックアップフリップヘッド２１を１８０度回転させ、ダイＤのバンプ面（表面）を反転させて下面に向け、ダイＤをトランスファヘッド８１に渡す姿勢にする。
ステップＳ４：制御装置７はピックアップフリップヘッド２１のコレット２２からトランスファヘッド８１のコレット８２によりダイＤをピックアップして、ダイＤの受渡しが行われる。
ステップＳ５：制御装置７は、ピックアップフリップヘッド２１を反転し、コレット２２の吸着面を下に向ける。
ステップＳ６：ステップＳ５の前または並行して、制御装置７はトランスファヘッド８１を中間ステージ３１に移動する。
ステップＳ７：制御装置７はトランスファヘッド８１に保持しているダイＤを中間ステージ３１に載置する。
ステップＳ８：制御装置７はトランスファヘッド８１をダイＤの受渡し位置に移動させる。
ステップＳ９：ステップＳ８の後または並行して、制御装置７は中間ステージ３１をボンディングヘッド４１との受渡し位置に移動させる。
ステップＳＡ：制御装置７は中間ステージ３１からボンディングヘッド４１のコレットによりダイＤをピックアップして、ダイＤの受渡しが行われる。
ステップＳＢ：制御装置７は中間ステージ３１をトランスファヘッド８１との受渡し位置に移動させる。
ステップＳＣ：制御装置７は、ボンディングヘッド４１のコレット４２が保持しているダイＤを基板Ｐ上に移動する。
ステップＳＤ：制御装置７は、中間ステージ３１からボンディングヘッド４１のコレット４２でピックアップしたダイＤを粘着性の基剤Ｇが塗布された基板Ｐ上に載置する。より具体的には、制御装置７は、基板認識カメラ４４によって基板ＰおよびボンディングステージＢＳを通してターゲットマスクプレートＭＰのターゲットマーク（位置認識マーク）ＴＭを認識する。制御装置７は、基板認識カメラ４４によってダイＤのエッジを認識する。ダイＤのエッジをプレース直前まで認識する。このときは、同時・１視野の認識が望ましい。制御装置７は、認識結果を演算する。ターゲットマークＴＭを認識しプレース位置を算出し、ダイＤを認識しダイ位置を算出する。制御装置７は、演算結果に基づいて、ボンディングヘッド４１を移動して、ダイＤの位置を補正する。制御装置７は、ダイＤを基板Ｐ上に載置（プレース）する。
ステップＳＥ：制御装置７はボンディングヘッド４１を中間ステージ３１との受渡し位置に移動させる。
また、ステップＳ８の後に、制御装置７は基板搬出部６Ｈで搬送レール５１，５２からダイＤがボンディングされた基板Ｐを取り出す。フリップチップボンダ１０から基板Ｐを搬出する。その後、基板Ｐの粘着層Ｇの上に配置された複数のダイ（半導体チップ）を封止樹脂で一括封止することにより、複数の半導体チップと複数の半導体チップを覆う封止樹脂とを備える封止体を形成した後、封止体から基板Ｐを剥離し、次いで封止体の基板Ｐが貼り付けられていた面上に再配線層を形成してＦＯＰＬＰを製造する。
実施例では、半導体チップが載置される基板であるガラスパネルを固定するステージをガラスまたは透明な素材で形成し、その下に交換可能であり、ガラスパネルに載置する半導体チップの位置を認識するための基準マークであるターゲットマークを刻印または印刷で形成したターゲットマスクプレートを設置し、これを基準として無地のガラスパネル上に半導体チップを載置する。ターゲットマスクプレートは、ボンディングステージとは非接触で配置する。ターゲットマークは、上方より基板認識カメラで撮像し認識する場合、ターゲットマスクプレートの上面側に備える。ターゲットマークの位置は、上方の基板認識カメラで撮像し、位置の検証、補正を行なう。
これにより、マークの無い無地のガラスパネルに高精度に半導体チップの載置が可能となる。
ＦＯＰＬＰの型としてのガラスパネルにターゲットマークの加工なしで高精度の半導体チップの載置が可能となり、ガラスパネルの再利用が容易となり、コストダウンが可能となる。ガラスパネルへの加工によるズレの影響なく、常時基準マスクによる半導体チップの載置が可能となる。
ターゲットマスクパネルは品種変更時の交換が容易になり、作業時間の短縮が図れ、スループットの向上が図れる。また、オフラインの精度の検証も頻繁に実施することができる。また、交換時のボンディングステージとの接触も起きないようにする。
ターゲットマスクプレートは、ボンディングステージとの接触がなく劣化しないため、品種変更による交換がない限り恒久的に使用することができる。
＜変形例＞
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施例にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施例と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施例における説明が適宜援用され得るものとする。また、上述の実施例の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
（第一変形例）
図７は第一変形例のボンディング部の主要部を示す概略側面図である。
第一変形例のターゲットマスクプレートＭＰＡは、実施例と同様に、ボンディングステージＢＳの下にボンディングステージＢＳから離れて設けられる。ターゲットマスクプレートＭＰＡは透明材料（例えばガラス）を用い、ターゲットマスクプレートＭＰＡの下面側にターゲットマークＴＭを備える。ターゲットマスクプレートＭＰＡの下面側からアンダービジョンカメラ４６等を用いてターゲットマークＴＭおよびダイＤの位置の検証および補正を行う。
（第二変形例）
図８は第二変形例のボンディング部の主要部を示す概略側面図である。
第二変形例のターゲットマスクプレートＭＰＢは、実施例と同様に、ボンディングステージの下にボンディングステージＢＳから離れて設けられる。ターゲットマスクプレートＭＰＢはターゲットマークの位置に開口ＯＰを有し、ターゲットマスクプレートＭＰＢの下面側よりＬＥＤなどの光源ＬＳによって自発光のターゲットマークＴＭＢを構成し、基板認識カメラ４４でその光を撮像認識し、カメラの照明を使用しないで自発光のターゲットマークＴＭＢを認識する。
自発光のターゲットマークＴＭＢを用いることで、基板Ｐ、ボンディングステージＢＳの状態が悪く、カメラの照明ではうまくターゲットマークＴＭを認識しづらい場合でも、自発光するターゲットマークで認識することが可能となる。例えば基板Ｐの表面の反射による撮像への影響がある場合、その影響を排除し、高精度に補正が可能となる。
（第三変形例）
図９は第三変形例のボンディング部の主要部を示す概略側面図である。
第三変形例のターゲットマスクプレートＭＰＣは、実施例と同様に、ボンディングステージの下にボンディングステージＢＳから離れて設けられる。ターゲットマスクプレートＭＰＣは液晶、有機ＥＬまたはプラズマ発光等の表示パネルＤＰで構成し、表示パネルＤＰはガラスパネルＰに載置する半導体チップの位置（ターゲットマークＴＭＣ）を画像データにより表示する。表示パネルＤＰは、基板認識カメラ４４による位置を認識できるドットサイズまたは線幅とし、ガラスパネルＰを通して認識し易い波長（色）を表示する。
ターゲットマスクプレートＭＰＣを表示パネルで構成することで、表示パネルの画像データのみの変更で品種変更時のターゲットマークの配置変更など対応が可能となり、ターゲットマスクプレートの交換そのものを無くし、さらなるスループット向上が図れる。
以上、本発明者によってなされた発明を実施形態、実施例および変形例に基づき具体的に説明したが、本発明は、上記実施形態、実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例ではフリップチップボンダについて説明したが、ダイ供給部からピックアップしたダイを反転しないでボンディングするダイボンダにも適用可能である。
１：ダイ供給部
２：ピックアップ部
２１：ピックアップヘッド
２２：コレット
３：中間ステージ部
４：ボンディング部
４１：ボンディングヘッド
４２：コレット
４３：Ｙビーム
４４：基板認識カメラ
４５：Ｘビーム
７：制御装置
１０：フリップチップボンダ
１１：ウェハ
１３：突上げユニット
Ｄ：ダイ
Ｐ：基板
ＭＰ：ターゲットマスクプレート
Ｇ：粘着層
ＴＭ：ターゲットマーク
ＢＳ：ボンディングステージ

Claims (13)

  1. ピックアップしたダイを透明な基板の上面に載置するボンディングヘッドと、
    前記基板を固定する透明なボンディングステージと、
    前記ボンディングステージの下方に前記ボンディングステージから離れて位置し、前記ダイを前記基板に載置するときの前記ダイの位置を認識するための基準マークを有するプレートと、
    前記ボンディングステージを透して前記ダイまたは前記基準マークを撮像するカメラと、
    を備えるダイボンディング装置。
  2. 請求項１のダイボンディング装置において、
    前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
    前記カメラは前記基板の上方に位置し、前記ダイを撮像すると共に、前記基板および前記ボンディングステージを透して前記基準マークを撮像するダイボンディング装置。
  3. 請求項２のダイボンディング装置において、
    前記プレートは、その上面側に刻印または印刷された前記基準マークを有するダイボンディング装置。
  4. 請求項２のダイボンディング装置において、
    さらに、前記プレートの下方に光源を有し、
    前記プレートは開口部を有し、
    前記基準マークは前記光源および前記開口部により構成されるダイボンディング装置。
  5. 請求項２のダイボンディング装置において、
    前記プレートは表示パネルを有し、
    前記基準マークは前記表示パネルの表示により構成されるダイボンディング装置。
  6. 請求項１のダイボンディング装置において、
    前記基板はガラス基板と前記ガラス基板の上面に設けられる粘着剤とを備え、
    前記プレートは、その下面側に刻印または印刷された前記基準マークを有し、
    前記カメラは前記プレートの下方に位置し、前記基準マークを撮像すると共に、前記ボンディングステージおよび前記基板を透して前記ダイを撮像するダイボンディング装置。
  7. 請求項１から６の何れか一つのダイボンディング装置において、さらに、
    ダイ供給部と、
    前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、
    を備え、
    前記ボンディングヘッドは、前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして前記基板の上面に前記ダイを載置するダイボンディング装置。
  8. 請求項７のダイボンディング装置において、
    さらに、前記ピックアップヘッドがピックアップしたダイが載置される中間ステージを備え、
    前記ボンディングヘッドは、前記中間ステージから前記ダイをピックアップし前記ダイの回路形成面を上にして前記基板の上面に前記ダイを載置するダイボンディング装置。
  9. （ａ）その上面に粘着層を有する透明な基板を固定する透明なボンディングステージと、前記ボンディングステージの下方に前記ボンディングステージから離して設けられ、基準マークを備えるプレートと、を備えるダイボンディング装置を準備する工程と、
    （ｂ）ダイを有するダイシングテープを保持するウェハリングを準備する工程と、
    （ｃ）前記ウェハリングから前記ダイをピックアップする工程と、
    （ｄ）前記ピックアップされたダイを前記基板に載置する工程と、
    を備え、
    前記（ｄ）工程は、前記ピックアップされた前記ダイおよび前記基準マークを撮像しながら、前記ピックアップされた前記ダイを前記基板の上面に載置する半導体装置の製造方法。
  10. 請求項９の半導体装置の製造方法において、
    前記（ｄ）工程は、前記ダイおよび前記基準マークを前記基板の上方から撮像する半導体装置の製造方法。
  11. 請求項１０の半導体装置の製造方法において、
    前記（ｃ）工程はさらに前記ピックアップしたダイを上下反転する工程を有し、
    前記（ｄ）工程は反転した前記ダイをピックアップし、前記ダイの回路形成面を下に前記基板に載置する半導体装置の製造方法。
  12. 請求項１０の半導体装置の製造方法において、
    前記（ｃ）工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
    前記（ｄ）工程は前記中間ステージから前記ダイをピックアップし、前記ダイの回路形成面を上に前記基板に載置する半導体装置の製造方法。
  13. 請求項１１または１２の半導体装置の製造方法において、
    前記（ｄ）工程は、前記ダイおよび前記基準マークの撮像結果に基づいて前記ピックアップされたダイの位置を補正して前記基板に載置する半導体装置の製造方法。
JP2018050761A 2018-03-19 2018-03-19 ダイボンディング装置および半導体装置の製造方法 Active JP7018338B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018050761A JP7018338B2 (ja) 2018-03-19 2018-03-19 ダイボンディング装置および半導体装置の製造方法
TW108105395A TWI741256B (zh) 2018-03-19 2019-02-19 黏晶裝置及半導體裝置的製造方法
TW109142808A TWI758990B (zh) 2018-03-19 2019-02-19 黏晶裝置及半導體裝置的製造方法
KR1020190024613A KR102186384B1 (ko) 2018-03-19 2019-03-04 다이 본딩 장치 및 반도체 장치의 제조 방법
CN202311064732.2A CN116978830A (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法
CN201910193081.4A CN110289227B (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050761A JP7018338B2 (ja) 2018-03-19 2018-03-19 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019165059A true JP2019165059A (ja) 2019-09-26
JP7018338B2 JP7018338B2 (ja) 2022-02-10

Family

ID=68001176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050761A Active JP7018338B2 (ja) 2018-03-19 2018-03-19 ダイボンディング装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP7018338B2 (ja)
KR (1) KR102186384B1 (ja)
CN (2) CN110289227B (ja)
TW (2) TWI741256B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566445A (zh) * 2022-01-22 2022-05-31 苏州艾科瑞思智能装备股份有限公司 一种面向晶圆三维集成的高精度微组装设备
JP7454763B2 (ja) 2020-03-04 2024-03-25 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022046979A (ja) * 2020-09-11 2022-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249794A (ja) * 2002-02-26 2003-09-05 Sony Corp カメラ装置、テーブル装置、部品実装方法及びその装置
JP2014045013A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板上への対象物の位置決め方法及び装置
JP2016058543A (ja) * 2014-09-09 2016-04-21 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP2017050327A (ja) * 2015-08-31 2017-03-09 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003212A3 (en) * 1998-11-18 2003-11-19 Fuji Photo Film Co., Ltd. Method of and apparatus for bonding light-emitting element
JP4698101B2 (ja) 2001-09-28 2011-06-08 芝浦メカトロニクス株式会社 基板の重ね合わせ機構および基板の重ね合わせ方法
JP2003215527A (ja) * 2002-01-28 2003-07-30 Nec Kagoshima Ltd 表示パネル組立時のアライメント方法
JP4046030B2 (ja) * 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
US8138058B2 (en) 2006-11-24 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
KR101318439B1 (ko) * 2006-12-06 2013-10-16 엘지디스플레이 주식회사 액정 패널의 광학 특성 측정 장치
JP2009253018A (ja) * 2008-04-07 2009-10-29 Shinkawa Ltd ボンディング装置及びボンディング方法
TW201001566A (en) * 2008-06-24 2010-01-01 Powertech Technology Inc Jig and method for picking up a die
JP5843275B2 (ja) 2011-05-13 2016-01-13 ボンドテック株式会社 アライメント装置およびアライメント方法
KR101897825B1 (ko) * 2012-01-02 2018-09-12 세메스 주식회사 다이 본딩 장치
TWI490956B (zh) * 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
KR101614204B1 (ko) * 2014-04-29 2016-04-20 세메스 주식회사 다이 픽업 유닛, 이를 포함하는 다이 본딩 장치 및 방법
JP6387256B2 (ja) * 2014-07-07 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6587493B2 (ja) * 2015-10-15 2019-10-09 株式会社ジェイデバイス 接着ヘッド及びそれを用いた半導体製造装置
JP2017139365A (ja) 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法
JP6705668B2 (ja) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249794A (ja) * 2002-02-26 2003-09-05 Sony Corp カメラ装置、テーブル装置、部品実装方法及びその装置
JP2014045013A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板上への対象物の位置決め方法及び装置
JP2016058543A (ja) * 2014-09-09 2016-04-21 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP2017050327A (ja) * 2015-08-31 2017-03-09 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7454763B2 (ja) 2020-03-04 2024-03-25 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム
CN114566445A (zh) * 2022-01-22 2022-05-31 苏州艾科瑞思智能装备股份有限公司 一种面向晶圆三维集成的高精度微组装设备
CN114566445B (zh) * 2022-01-22 2023-09-08 苏州艾科瑞思智能装备股份有限公司 一种面向晶圆三维集成的高精度微组装设备

Also Published As

Publication number Publication date
KR20190110026A (ko) 2019-09-27
CN110289227B (zh) 2023-09-12
JP7018338B2 (ja) 2022-02-10
TW201946201A (zh) 2019-12-01
TW202114048A (zh) 2021-04-01
TWI741256B (zh) 2021-10-01
CN110289227A (zh) 2019-09-27
KR102186384B1 (ko) 2020-12-03
CN116978830A (zh) 2023-10-31
TWI758990B (zh) 2022-03-21

Similar Documents

Publication Publication Date Title
JP7108739B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
TWI698952B (zh) 電子部件的實裝裝置與實裝方法，及封裝部件的製造方法
TWI712351B (zh) 用於半導體裝置接合的設備與方法及用於對準多個半導體裝置的機構
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4848162B2 (ja) 導電性ボールを搭載する装置および方法
JP6717630B2 (ja) 電子部品の実装装置
CN108428643B (zh) 半导体制造装置和半导体器件的制造方法
CN111508861B (zh) 半导体元件贴合设备
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
JP2008091948A (ja) ステージおよびこれを用いた基板搬送方法
JP6942829B2 (ja) 電子部品の実装装置
JP2010161293A (ja) マスクを用いた処理装置および方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7018338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150