CN110289227B - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN110289227B
CN110289227B CN201910193081.4A CN201910193081A CN110289227B CN 110289227 B CN110289227 B CN 110289227B CN 201910193081 A CN201910193081 A CN 201910193081A CN 110289227 B CN110289227 B CN 110289227B
Authority
CN
China
Prior art keywords
bare chip
substrate
mounting
chip
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910193081.4A
Other languages
English (en)
Other versions
CN110289227A (zh
Inventor
酒井一信
樋口和范
诸町太阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to CN202311064732.2A priority Critical patent/CN116978830A/zh
Publication of CN110289227A publication Critical patent/CN110289227A/zh
Application granted granted Critical
Publication of CN110289227B publication Critical patent/CN110289227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种芯片贴装装置，其高精度地向未设置标志的临时基板安装半导体芯片(裸芯片)。芯片贴装装置包括：贴装头，其将所拾取的裸芯片载置于透明的基板的上表面；透明的贴装台，其固定所述基板；板，其以与所述贴装台分离的方式位于所述贴装台的下方，具有用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置的基准标志；以及相机，其透过所述贴装台来拍摄所述裸芯片或所述基准标志。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本公开涉及芯片贴装装置，例如能够应用于扇出(fan-out)型板级封装用的裸芯片放置。
背景技术
在电子部件安装领域，存在下述工艺，即：通过将临时基板和在层叠于临时基板上的粘接层上配置的多个半导体芯片用封固树脂一并封固，形成包括多个半导体芯片和覆盖多个半导体芯片的封固树脂的封固体，然后将包含粘接层在内的临时基板从封固体剥离，接下来在封固体的贴附有粘接层的面上形成再布线层。在该情况下，再布线层和半导体芯片的贴装精度依赖于临时基板上的芯片的定位精度。因此，需要提高半导体芯片向临时基板上安装时的定位精度。
现有技术文献
专利文献
专利文献1：日本特开2014-45013号公报
专利文献2：日本特开2017-139365号公报
发明内容
通过在临时基板设置标志，能够在临时固定时提高半导体芯片针对临时基板的定位精度。但是，将标志设置在临时基板上的哪个位置，根据半导体芯片的构造、最终的半导体芯片与封固体的配置关系而决定。即，需要准备具有与最终产品的构造、部件配置相应的规定标志的临时基板。因此，必须针对每个产品制作大量的具有规定标志的临时基板，因而存在成本升高的问题。
本公开的课题在于提供一种在未设置标志的临时基板上高精度地安装半导体芯片(裸芯片)的芯片贴装装置。
简单说明本公开中的代表性内容的概要如下。
即，芯片贴装装置包括：贴装头，其将所拾取的裸芯片载置于透明的基板的上表面；透明的贴装台，其固定所述基板；板，其以与所述贴装台分离的方式位于所述贴装台的下方，具有用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置的基准标志；以及相机，其透过所述贴装台来拍摄所述裸芯片或所述基准标志。
发明的效果
根据上述芯片贴装装置，能够提高裸芯片放置的精度。
附图说明
图1是表示实施例的倒装芯片贴装机的概略的俯视图。
图2是说明在图1中从箭头A方向观察时的拾取翻转头、转移头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的主要部分的概略剖视图。
图4是表示图1的贴装部的主要部分的概略侧视图。
图5是表示图4的目标掩模板的俯视图。
图6是表示以实施例的倒装芯片贴装机实施的贴装方法的流程图。
图7是表示第一变形例的贴装部的主要部分的概略侧视图。
图8是表示第二变形例的贴装部的主要部分的概略侧视图。
图9是表示第三变形例的贴装部的主要部分的概略侧视图。
图10是表示对比例的贴装部的主要部分的概略侧视图。
附图标记说明
1：裸芯片供给部
2：拾取部
21：拾取翻转头
22：筒夹
3：中间载台部
4：贴装部
41：贴装头
42：筒夹
43：Y横梁
44：基板识别相机
45：X横梁
7：控制装置
10：倒装芯片贴装机
11：晶片
13：顶起单元
D：裸芯片
P：基板
MP：目标掩模板
G：粘接层
TM：目标标记
BS：贴装台
具体实施方式
以下使用附图说明对比例、实施例及变形例。但是，在以下的说明中，有时对同一构成要素标注同一附图标记而省略重复说明。并且，为了使说明更加明确，与实际状态相比，附图存在对各部分的宽度、厚度、形状等示意性示出的情况，但至多是一例，并非对本发明的解释作出限定。
扇出型晶片级封装(Fan Out Wafer Level Package：FOWLP)是在超过芯片面积的宽区域中形成再布线层的封装。扇出型板级封装(Fan Out Panel Level Package：FOPLP)是将FOWLP的一并制造的构思进一步推进而得到的。在FOWLP中，通过在直径为300mm的晶片上载置大量硅片(silicon die)而一并实施封装的制造，从而减少每一个封装的制造成本。将这种一并制造的构思应用于比晶片大的面板(面板状的基板)，即为FOPLP。面板使用印刷基板或玻璃基板(例如液晶面板制造用基板等)。
FOPLP的制造工艺有很多种，其中之一包含下述方法：将从晶片拾取的裸芯片，借助在作为临时基板的玻璃面板上涂布的粘接性基剂贴装于玻璃面板上而临时固定，然后用封固树脂一并封固，将该封固体从玻璃面板剥离，进行再布线或焊盘(PAD)的形成。使用该方法，为了维持成品率和品质，需要高精度地在玻璃面板上安装裸芯片，由于裸芯片的小型化、高密度布线化而要求3μm等的高精度。
针对制造装置的高精度化，考虑在玻璃面板上配置修正标志等进行对准的方法，但在对玻璃面板进行加工而形成目标标记的情况下，玻璃面板(作为模具)很难再利用，而且在玻璃面板上以3μm以内的精度形成对准标志也耗费成本，玻璃面板的成本上升导致封装价格上升。因此，需要向无标志的普通玻璃面板上高精度地安装裸芯片，制造装置也很昂贵。为了降低FOPLP的成本，需要一种高精度且能够实现价格便宜的安装的制造装置。
因此，研究了在保持固定玻璃面板的台子上设置作为目标的标志的技术(对比例)。使用图10对此进行说明。图10是表示对比例的贴装台及玻璃面板的剖视图。
在贴装台BSR的玻璃面板GP侧实施刻印，设置目标标记TMR。利用基板识别相机44穿过玻璃面板GP识别目标标记TMR，对裸芯片D的载置位置进行修正。由此，能够提供在普通玻璃面板GP上也能够稳定且高精度地安装裸芯片的制造装置，能够在提高FOPLP的品质、成品率的同时降低最初制造成本。通过事先针对每个装置进行贴装台BSR的目标标记TMR的精度修正，能够实现稳定的安装精度。另外，通过随时识别该目标标记TMR并进行修正动作，从而能够对装置的由经时变化、温度变化等导致的精度偏差进行修正，有助于维持精度。
但是，对于在贴装台上设置目标标记的对比例的方法而言，每当产品改变就需要更换贴装台。
因此，在实施方式中，由玻璃等透明原材料形成固定作为临时基板的玻璃面板的贴装台，在贴装台下方设置具有目标标记(基准标志)的目标掩模板(板)。
以下，作为实施例，说明应用于FOPLP的例子，但也能够应用于FOWLP。
[实施例]
图1是表示实施例的倒装芯片贴装机的概略的俯视图。图2是说明在图1中从箭头A方向观察时的拾取翻转头、转移头及贴装头的动作的图。
倒装芯片贴装机10大致包括裸芯片供给部1、拾取部2、传送部8、中间载台部3、贴装部4、搬送部5、基板供给部6K、基板搬出部6H、和对各部的动作进行监视控制的控制装置7。
首先，裸芯片供给部1供给向玻璃基板等基板P安装的裸芯片D。裸芯片供给部1包括：晶片保持台12，其保持切割了的晶片11；顶起单元13，其以虚线表示，将裸芯片D顶起；以及晶片环供给部18。裸芯片供给部1通过未图示的驱动机构而在XY方向上移动，使所拾取的裸芯片D移动至顶起单元13的位置。晶片环供给部18具有容纳有晶片环的晶片盒，依次将晶片环向裸芯片供给部1供给，更换为新的晶片环。裸芯片供给部1将晶片环移动至拾取点，以能够从晶片环拾取希望的裸芯片。晶片环是使晶片固定并能够向裸芯片供给部1安装的夹具。
拾取部2包括：拾取翻转头21，其拾取裸芯片D并进行翻转；以及未图示的各驱动部，这些驱动部使筒夹22升降、旋转、翻转及沿X方向移动。利用这样的构成，拾取翻转头21拾取裸芯片，使拾取翻转头21旋转180度，使裸芯片D的凸块翻转而朝向下表面，使裸芯片D成为向转移头81交付的姿态。
传送部8从拾取翻转头21接受翻转后的裸芯片D，将裸芯片D载置于中间载台31。传送部8包括：转移头81，其具有与拾取翻转头21同样地将裸芯片D吸附保持在顶端的筒夹82；以及Y驱动部83，其使转移头81沿Y方向移动。
中间载台部3具有暂时载置裸芯片D的中间载台31及台识别相机34。中间载台31能够通过未图示的驱动部而沿Y方向移动。
贴装部4从中间载台31拾取裸芯片D，并贴装在搬送来的基板P上。贴装部4包括：贴装头41，其具有与拾取翻转头21同样地将裸芯片D吸附保持在顶端的筒夹42；Y横梁43，其使贴装头41沿Y方向移动；基板识别相机44，其对目标标记(参照图4)进行拍摄，识别贴装位置；以及X横梁45。
利用这样的构成，贴装头41从中间载台31拾取裸芯片D，基于基板识别相机44的拍摄数据将裸芯片D贴装在基板P上。
搬送部5具有使基板P沿X方向移动的搬送轨51、52。搬送轨51、52平行地设置。利用这样的构成，将基板P从基板供给部6K搬出，沿搬送轨51、52移动至贴装位置，在贴装后移动至基板搬出部6H，将基板P交付给基板搬出部6H。在向基板P贴装裸芯片D过程中，基板供给部6K将新的基板P搬出，在搬送轨51、52上等待。
图3是表示图1的裸芯片供给部的主要部分的概略剖视图。如图3所示，裸芯片供给部1包括：扩展环15，其保持晶片环14；支承环17，其将保持在晶片环14且粘接有多个裸芯片D的裸芯片切割带16水平定位；以及顶起单元13，其用于将裸芯片D向上方顶起。为了拾取规定的裸芯片D，顶起单元13通过未图示的驱动机构而在上下方向上移动，裸芯片供给部1在水平方向上移动。
使用图1、4、5说明贴装部的详细内容。图4是表示贴装部4的主要部分的概略剖视图。图5是表示目标掩模板的俯视图。
如图1、4所示，贴装部4包括：贴装台BS及目标掩模板MP，它们支承在框架53上；X横梁45，其设置在搬送轨51、52的附近；Y横梁43，其支承在X横梁45上；贴装头41，其支承在Y横梁43上；以及驱动部(未图示)，其将贴装头41沿Y轴方向及Z轴方向驱动。
贴装头41是具有通过真空吸附以装卸自由的方式保持裸芯片D的筒夹42的装置，以沿Y轴方向往复自由移动的方式安装在Y横梁43上。
贴装头41具有保持从中间载台31拾取的裸芯片D并进行搬送，将裸芯片D安装到吸附固定于贴装台BS的基板P上的功能。
如图1所示，Y横梁43以跨设在贴装台BS上方的方式沿Y轴方向延伸，两端部由X横梁45以在X轴方向上移动自如地方式支承。并且，在贴装头41与X横梁45相比向中间载台31侧移动的情况下，使贴装头41上升以使筒夹42高于X横梁45。
如图4所示，贴装台BS由玻璃等透明的原材料形成，由支承部BSa以能够升降的方式支承。目标掩模板MP由支承部MPa以能够升降的方式支承。目标掩模板MP与贴装台BS分离，以能够更换的方式设置在贴装台BS下方。如图5所示，在目标掩模板MP上印刷形成有表示基板搭载位置的目标标记TM。目标标记TM也可以刻印在目标掩模板MP上而形成。目标标记TM为例如1至2mm见方的大小。基板P为俯视观察时呈矩形状的玻璃面板，如图4所示，在其上表面涂布粘接性的基剂G。另外，基剂G也可以涂布没有粘接性的物质。
基板P及贴装台BS是透明的，因此基板识别相机44能够识别在目标掩模板上设置的目标标记TM。
接下来，在实施例的倒装芯片贴装机中，使用图6说明所实施的贴装方法(半导体器件的制造方法)。图6是表示以实施例的倒装芯片贴装机实施的贴装方法的流程图。
步骤S1：控制装置7以使所拾取的裸芯片D位于顶起单元13正上方的方式使晶片保持台12移动，将剥离对象裸芯片定位在顶起单元13和筒夹22上。移动顶起单元13，以使顶起单元13的上表面与裸芯片切割带16的背面接触。此时，控制装置7将裸芯片切割带16吸附在顶起单元13的上表面。控制装置7一边对筒夹22进行真空吸引一边使其下降，着落在剥离对象的裸芯片D上并吸附裸芯片D。控制装置7使筒夹22上升，将裸芯片D从裸芯片切割带16剥离。由此，裸芯片D被拾取翻转头21拾取。
步骤S2：控制装置7使拾取翻转头21移动。
步骤S3：控制装置7使拾取翻转头21旋转180度，使裸芯片D的凸块面(表面)翻转而朝向下表面，使裸芯片D成为向转移头81交付的姿态。
步骤S4：控制装置7利用转移头81的筒夹82从拾取翻转头21的筒夹22拾取裸芯片D，进行裸芯片D的交接。
步骤S5：控制装置7使拾取翻转头21翻转，使筒夹22的吸附面朝下。
步骤S6：在步骤S5之前或与之并行地，控制装置7将转移头81向中间载台31移动。
步骤S7：控制装置7将保持于转移头81的裸芯片D载置在中间载台31上。
步骤S8：控制装置7使转移头81移动至裸芯片D的交接位置。
步骤S9：在步骤S8之后或与之并行地，控制装置7使中间载台31移动至与贴装头41的交接位置。
步骤SA：控制装置7利用贴装头41的筒夹从中间载台31拾取裸芯片D，进行裸芯片D的交接。
步骤SB：控制装置7使中间载台31移动至与转移头81的交接位置。
步骤SC：控制装置7使贴装头41的筒夹42保持的裸芯片D移动至基板P上。
步骤SD：控制装置7将由贴装头41的筒夹42从中间载台31拾取的裸芯片D，载置于涂布有粘接性基剂G的基板P上。更具体来说，控制装置7利用基板识别相机44穿过基板P及贴装台BS识别目标掩模板MP的目标标记(位置识别标志)TM。控制装置7利用基板识别相机44识别裸芯片D的边缘。识别裸芯片D的边缘直到将要放置前为止。此时优选同时且单视野的识别。控制装置7运算识别结果。识别目标标记TM并计算放置位置，识别裸芯片D并计算裸芯片位置。控制装置7基于运算结果移动贴装头41，对裸芯片D的位置进行修正。控制装置7将裸芯片D载置(放置)在基板P上。
步骤SE：控制装置7使贴装头41移动至与中间载台31交接的交接位置。
另外，在步骤S8后，控制装置7利用基板搬出部6H将贴装了裸芯片D的基板P从搬送轨51、52取出。将基板P从倒装芯片贴装机10搬出。其后，通过利用封固树脂将在基板P的粘接层G上配置的多个裸芯片(半导体芯片)一并封固，从而形成包括多个半导体芯片和覆盖多个半导体芯片的封固树脂的封固体，然后，将基板P从封固体剥离，接下来，在封固体的贴附有基板P的面上形成再布线层，制造FOPLP。
在实施例中，由玻璃或透明的原材料形成固定作为载置半导体芯片的基板的玻璃面板的台子，以能够更换的方式在该台子下方设置通过刻印或印刷形成有目标标记的目标掩模板，以该目标掩模板为基准，向普通玻璃面板上载置半导体芯片，其中，该目标标记作为用于识别在玻璃面板上载置的半导体芯片的位置的基准标志。目标掩模板以与贴装台非接触的方式配置。目标标记在从上方由基板识别相机拍摄识别的情况下，设置在目标掩模板的上表面侧。目标标记的位置由上方的基板识别相机拍摄，进行位置的检验、修正。
由此，能够高精度地在无标志的普通玻璃面板上实现半导体芯片的载置。
无需在作为FOPLP的模具的玻璃面板上进行目标标记的加工，就能够实现高精度的半导体芯片载置，玻璃面板的再利用容易，能够实现成本降低。避免由针对玻璃面板的加工导致的偏差的影响，始终进行基于基准掩模的半导体芯片的载置。
目标掩模面板在品种变更时的更换容易，能够缩短作业时间，提高生产量。另外，还能够频繁地实施离线的精度检验。另外，更换时也不会发生与贴装台的接触。
目标掩模板由于不与贴装台接触而避免劣化，因此只要没有因品种变更的更换就能够长期使用。
＜变形例＞
以下例示几个代表性的变形例。在以下的变形例说明中，能够对具有与在上述实施例中说明的构件相同的构成及功能的部分使用与上述实施例相同的附图标记。并且，在相关部分的说明中，能够在技术上不矛盾的范围内，适当援用上述实施例中的说明。另外，上述实施例的一部分及多个变形例的全部或一部分能够在技术上不矛盾的范围内适当地组合应用。
(第一变形例)
图7是表示第一变形例的贴装部的主要部分的概略侧视图。
第一变形例的目标掩模板MPA与实施例同样地，以与贴装台BS分离的方式设置在贴装台BS下方。目标掩模板MPA使用透明材料(例如玻璃)，在目标掩模板MPA的下表面侧设有目标标记TM。使用下视相机(under vision camera)46等从目标掩模板MPA的下表面侧，进行目标标记TM及裸芯片D的位置的检验及修正。
(第二变形例)
图8是表示第二变形例贴装部的主要部分的概略侧视图。
第二变形例的目标掩模板MPB与实施例同样地，以与贴装台BS分离的方式设置在贴装台下方。目标掩模板MPB在目标标记的位置具有开口OP，利用目标掩模板MPB的下表面侧的LED等光源LS，构成自发光的目标标记TMB，利用基板识别相机44对该目标标记TMB的光进行拍摄识别，不使用相机的照明而识别自发光的目标标记TMB。
通过使用自发光的目标标记TMB，即使在基板P、贴装台BS的状态较差、难以使用相机的照明清楚识别目标标记TM的情况下，也能够以自发光的目标标记进行识别。在例如由于基板P的表面反射而影响拍摄的情况下，能够消除其影响，高精度地进行修正。
(第三变形例)
图9是表示第三变形例的贴装部的主要部分的概略侧视图。
第三变形例的目标掩模板MPC与实施例同样地，以与贴装台BS分离的方式设置在贴装台下方。目标掩模板MPC由液晶、有机EL或等离子发光等的显示面板DP构成，显示面板DP根据图像数据显示载置于基板P上的半导体芯片的位置(目标标记TMC)。显示面板DP以能够由基板识别相机44识别位置的点尺寸或线宽，显示容易穿过玻璃面板P识别的波长(颜色)。
通过由显示面板构成目标掩模板MPC，从而能够仅变更显示面板的图像数据来应对品种变更时的目标标记的配置变更等，无需进行目标掩模板的更换，进一步提高生产量。
以上基于实施方式、实施例及变形例对本发明的发明人提出的发明进行了具体说明，但本发明当然不限定于上述实施方式、实施例及变形例，能够进行多种变更。
例如，在实施例中说明了倒装芯片贴装机，但也可以应用于将从裸芯片供给部拾取的裸芯片以不进行翻转的方式贴装的裸芯片贴装机。

Claims (17)

1.一种芯片贴装装置，其特征在于，包括：
贴装头，其将所拾取的裸芯片载置于透明的基板的上表面；
透明的贴装台，其固定所述基板；
板，其以与所述贴装台分离的方式位于所述贴装台的下方，具有用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置的基准标志；以及
相机，其拍摄所述裸芯片和所述基准标志，
在所述相机位于所述基板的上方的情况下，所述相机透过所述基板及所述贴装台来拍摄所述基准标志，
在所述相机位于所述基板的下方的情况下，所述相机透过所述基板及所述贴装台来拍摄所述裸芯片。
2.根据权利要求1所述的芯片贴装装置，其特征在于，
所述基板包括玻璃基板和在所述玻璃基板的上表面设置的粘接剂。
3.根据权利要求2所述的芯片贴装装置，其特征在于，
在所述相机位于所述基板的上方的情况下，所述板具有在其上表面侧刻印或印刷的所述基准标志。
4.根据权利要求1所述的芯片贴装装置，其特征在于，
在所述相机位于所述板的下方的情况下，
所述板具有在其下表面侧刻印或印刷的所述基准标志。
5.根据权利要求1至4中任一项所述的芯片贴装装置，其特征在于，还包括：
裸芯片供给部；
拾取头，其从所述裸芯片供给部拾取裸芯片，并上下翻转；以及
转移头，其从所述拾取头拾取所述裸芯片。
6.根据权利要求5所述的芯片贴装装置，其特征在于，
还具有载置所述转移头所拾取的裸芯片的中间载台，
所述贴装头从所述中间载台拾取所述裸芯片，将所述裸芯片载置于所述基板的上表面。
7.一种芯片贴装装置，其特征在于，包括：
贴装头，其将所拾取的裸芯片载置于透明的基板的上表面；
透明的贴装台，其固定所述基板；
板，其以与所述贴装台分离的方式位于所述贴装台的下方，具有用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置的基准标志；
相机，其位于所述基板的上方；以及
光源，其设置在所述板的下方；
所述板具有开口部，
所述基准标志由所述光源和所述开口部形成，
所述基板包括玻璃基板和在所述玻璃基板的上表面设置的粘接剂，
所述相机对所述裸芯片进行拍摄，并且，透过所述基板及所述贴装台来拍摄所述基准标志。
8.根据权利要求7所述的芯片贴装装置，其特征在于，还包括：
裸芯片供给部；
拾取头，其从所述裸芯片供给部拾取裸芯片，并上下翻转；以及
转移头，其从所述拾取头拾取所述裸芯片。
9.根据权利要求8所述的芯片贴装装置，其特征在于，
还具有载置所述转移头所拾取的裸芯片的中间载台，
所述贴装头从所述中间载台拾取所述裸芯片，将所述裸芯片载置于所述基板的上表面。
10.一种芯片贴装装置，其特征在于，包括：
贴装头，其将所拾取的裸芯片载置于透明的基板的上表面；
透明的贴装台，其固定所述基板；
板，其以与所述贴装台分离的方式位于所述贴装台的下方，具有用于识别将所述裸芯片载置于所述基板时的所述裸芯片的位置的基准标志；以及
相机，其位于所述基板的上方，
所述板具有显示面板，
所述基准标志由所述显示面板的显示构成，
所述相机对所述裸芯片进行拍摄，并且，透过所述基板及所述贴装台来拍摄所述基准标志。
11.根据权利要求10所述的芯片贴装装置，其特征在于，还包括：
裸芯片供给部；
拾取头，其从所述裸芯片供给部拾取裸芯片，并上下翻转；以及
转移头，其从所述拾取头拾取所述裸芯片。
12.根据权利要求11所述的芯片贴装装置，其特征在于，
还具有载置所述转移头所拾取的裸芯片的中间载台，
所述贴装头从所述中间载台拾取所述裸芯片，将所述裸芯片载置于所述基板的上表面。
13.一种半导体器件的制造方法，其特征在于，包括以下工序：
准备芯片贴装装置的工序，该芯片贴装装置包括透明的贴装台、板和相机，其中，该透明的贴装台固定在上表面具有粘接层的透明的基板，该板以与所述贴装台分离的方式设置在所述贴装台的下方，并具有基准标志；
准备晶片环的工序，该晶片环保持具有裸芯片的裸芯片切割带；
从所述晶片环拾取所述裸芯片的拾取工序；以及
将所述拾取的裸芯片载置于所述基板的贴装工序；
在所述贴装工序中，
在所述相机位于所述基板的上方的情况下，对所述裸芯片进行拍摄，并且，透过所述基板及所述贴装台来拍摄所述基准标志，
在所述相机位于所述基板的下方的情况下，对所述基准标志进行拍摄，并且，透过所述基板及所述贴装台来拍摄所述裸芯片。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，
在所述贴装工序中，一边对所述拾取的所述裸芯片及所述基准标志进行拍摄，一边将所述拾取的所述裸芯片载置于所述基板的上表面。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于，
所述拾取工序还包括使所述拾取的裸芯片上下翻转的工序，
在所述贴装工序中，拾取翻转后的所述裸芯片并载置于所述基板。
16.根据权利要求14所述的半导体器件的制造方法，其特征在于，
所述拾取工序还包括将所述拾取的裸芯片载置于中间载台的工序，
在所述贴装工序中，从所述中间载台拾取所述裸芯片并载置于所述基板。
17.根据权利要求15或16所述的半导体器件的制造方法，其特征在于，
在所述贴装工序中，基于所述裸芯片及所述基准标志的拍摄结果，对所述拾取的裸芯片的位置进行修正，将所述裸芯片载置于所述基板。
CN201910193081.4A 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法 Active CN110289227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311064732.2A CN116978830A (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-050761 2018-03-19
JP2018050761A JP7018338B2 (ja) 2018-03-19 2018-03-19 ダイボンディング装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311064732.2A Division CN116978830A (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN110289227A CN110289227A (zh) 2019-09-27
CN110289227B true CN110289227B (zh) 2023-09-12

Family

ID=68001176

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910193081.4A Active CN110289227B (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法
CN202311064732.2A Pending CN116978830A (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311064732.2A Pending CN116978830A (zh) 2018-03-19 2019-03-14 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7018338B2 (zh)
KR (1) KR102186384B1 (zh)
CN (2) CN110289227B (zh)
TW (2) TWI758990B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7454763B2 (ja) 2020-03-04 2024-03-25 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム
JP7498630B2 (ja) * 2020-09-11 2024-06-12 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN114566445B (zh) * 2022-01-22 2023-09-08 苏州艾科瑞思智能装备股份有限公司 一种面向晶圆三维集成的高精度微组装设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215527A (ja) * 2002-01-28 2003-07-30 Nec Kagoshima Ltd 表示パネル組立時のアライメント方法
JP2014045013A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板上への対象物の位置決め方法及び装置
TW201436063A (zh) * 2013-03-12 2014-09-16 Shinkawa Kk 覆晶接合器以及覆晶接合方法
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法
CN106952853A (zh) * 2015-10-15 2017-07-14 株式会社吉帝伟士 接合头及利用它的半导体制造装置
CN107180772A (zh) * 2016-03-11 2017-09-19 捷进科技有限公司 芯片贴装装置以及半导体器件的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003212A3 (en) * 1998-11-18 2003-11-19 Fuji Photo Film Co., Ltd. Method of and apparatus for bonding light-emitting element
JP4698101B2 (ja) 2001-09-28 2011-06-08 芝浦メカトロニクス株式会社 基板の重ね合わせ機構および基板の重ね合わせ方法
JP3962906B2 (ja) * 2002-02-26 2007-08-22 ソニー株式会社 部品実装装置及び部品実装方法
JP4046030B2 (ja) * 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
US8138058B2 (en) 2006-11-24 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
KR101318439B1 (ko) * 2006-12-06 2013-10-16 엘지디스플레이 주식회사 액정 패널의 광학 특성 측정 장치
JP2009253018A (ja) * 2008-04-07 2009-10-29 Shinkawa Ltd ボンディング装置及びボンディング方法
TW201001566A (en) * 2008-06-24 2010-01-01 Powertech Technology Inc Jig and method for picking up a die
JP5843275B2 (ja) 2011-05-13 2016-01-13 ボンドテック株式会社 アライメント装置およびアライメント方法
KR101897825B1 (ko) * 2012-01-02 2018-09-12 세메스 주식회사 다이 본딩 장치
KR101614204B1 (ko) * 2014-04-29 2016-04-20 세메스 주식회사 다이 픽업 유닛, 이를 포함하는 다이 본딩 장치 및 방법
JP6387256B2 (ja) * 2014-07-07 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP2017139365A (ja) 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215527A (ja) * 2002-01-28 2003-07-30 Nec Kagoshima Ltd 表示パネル組立時のアライメント方法
JP2014045013A (ja) * 2012-08-24 2014-03-13 Bondtech Inc 基板上への対象物の位置決め方法及び装置
TW201436063A (zh) * 2013-03-12 2014-09-16 Shinkawa Kk 覆晶接合器以及覆晶接合方法
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法
CN106952853A (zh) * 2015-10-15 2017-07-14 株式会社吉帝伟士 接合头及利用它的半导体制造装置
CN107180772A (zh) * 2016-03-11 2017-09-19 捷进科技有限公司 芯片贴装装置以及半导体器件的制造方法

Also Published As

Publication number Publication date
KR20190110026A (ko) 2019-09-27
TWI758990B (zh) 2022-03-21
CN110289227A (zh) 2019-09-27
KR102186384B1 (ko) 2020-12-03
JP7018338B2 (ja) 2022-02-10
CN116978830A (zh) 2023-10-31
JP2019165059A (ja) 2019-09-26
TW201946201A (zh) 2019-12-01
TWI741256B (zh) 2021-10-01
TW202114048A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN107210206B (zh) 切断装置以及通过切断被切断物而制造多个产品的方法
CN110289227B (zh) 芯片贴装装置及半导体器件的制造方法
JP7108739B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
TWI712351B (zh) 用於半導體裝置接合的設備與方法及用於對準多個半導體裝置的機構
JP4848162B2 (ja) 導電性ボールを搭載する装置および方法
KR20190068467A (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
KR101667488B1 (ko) 반도체 소자 이송장치 및 반도체 소자 이송방법
KR102152009B1 (ko) 볼 탑재 장치
JP2017183378A (ja) 電子部品の実装装置
CN108428643B (zh) 半导体制造装置和半导体器件的制造方法
KR101453102B1 (ko) 도전성 볼 탑재 장치
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
JP4860597B2 (ja) ステージおよびこれを用いた基板搬送方法
JP2010161293A (ja) マスクを用いた処理装置および方法
JP2015056593A (ja) ダイボンダ及び半導体製造方法
CN113206025A (zh) 电子零件的安装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant