TW202114048A - 黏晶裝置及半導體裝置的製造方法 - Google Patents

黏晶裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202114048A
TW202114048A TW109142808A TW109142808A TW202114048A TW 202114048 A TW202114048 A TW 202114048A TW 109142808 A TW109142808 A TW 109142808A TW 109142808 A TW109142808 A TW 109142808A TW 202114048 A TW202114048 A TW 202114048A
Authority
TW
Taiwan
Prior art keywords
die
aforementioned
substrate
bonding
platform
Prior art date
Application number
TW109142808A
Other languages
English (en)
Other versions
TWI758990B (zh
Inventor
酒井一信
樋口和範
諸町太陽
Original Assignee
日商捷進科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商捷進科技有限公司 filed Critical 日商捷進科技有限公司
Publication of TW202114048A publication Critical patent/TW202114048A/zh
Application granted granted Critical
Publication of TWI758990B publication Critical patent/TWI758990B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

本發明的課題是在於提供一種在未施以標記的假定基板，定位精度佳將半導體晶片(晶粒)安裝於假定基板的黏晶裝置。 其解決手段，黏晶裝置係具備： 接合頭，其係將拾取的晶粒載置於透明的基板的上面； 透明的接合平台，其係固定前述基板； 板，其係離開前述接合平台而位於前述接合平台的下方，具有用以識別將前述晶粒載置於前述基板時的前述晶粒的位置之基準標記；及 攝影機，其係透過前述接合平台來攝取前述晶粒或前述基準標記。

Description

黏晶裝置及半導體裝置的製造方法
本案是有關黏晶裝置，例如可適用於扇出型面板級封裝用的晶粒放置(die place)。
在電子零件安裝的領域是有：以密封樹脂來一併密封假定基板及在被層疊於假定基板上的黏著層上所配置的複數的半導體晶片，藉此形成具備複數的半導體晶片及覆蓋複數的半導體晶片的密封樹脂之密封體之後，從密封體剝離包含黏著層的假定基板，其次在密封體之貼附有黏著層的面上形成再配線層之工程。此情況，再配線層與半導體晶片的接合精度是仰賴假定基板上的晶片的定位精度。於是，須提高往假定基板上的半導體晶片的安裝時的定位精度。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2014-45013號公報 [專利文獻2]日本特開2017-139365號公報
(發明所欲解決的課題)
藉由在假定基板施以標記，可提高假定固定時的半導體晶片對於假定基板的定位精度。然而，在假定基板上的怎樣的位置施以標記是按照半導體晶片的構造或最終的半導體晶片與密封體的配置關係來決定。亦即，需要準備具有對應於最終製品的構造或零件配置的預定的標記之假定基板。因此，必須按照每個製品來作成多數片具有預定的標記之假定基板，因此有成本上升的問題。
本案的課題是在於提供一種在未施以標記的假定基板，定位精度佳將半導體晶片(晶粒)安裝於假定基板的黏晶裝置。 (用以解決課題的手段)
本案之中代表性的概要簡單說明如下記般。 亦即，黏晶裝置係具備： 接合頭，其係將拾取的晶粒載置於透明的基板的上面； 透明的接合平台，其係固定前述基板； 板，其係離開前述接合平台而位於前述接合平台的下方，具有用以識別將前述晶粒載置於前述基板時的前述晶粒的位置之基準標記；及 攝影機，其係透過前述接合平台來攝取前述晶粒或前述基準標記。 [發明的效果]
若根據上述黏晶裝置，則可提升晶粒放置的精度。
以下，利用圖面來說明有關比較例、實施例及變形例。但，在以下的說明中，有對同一構成要素附上同一符號省略重複說明的情形。另外，圖面為了使說明更為明確，相較於實際的形態，有模式性地表示各部的寬度、厚度、形狀等的情況，但究竟為一例，並非限定本發明的解釋者。
扇出型晶圓級封裝(Fan Out Wafer Level Package：FOWLP)是在超過晶片面積的廣的區域形成再配線層的封裝。扇出型面板級封裝(Fan Out Panel Level Package：FOPLP)是進一步突破FOWLP的一併製造的想法者。FOWLP是在直徑為300mm的晶圓載置多數的矽晶粒來一併實施封裝的製造，藉此降低每1個封裝的製造成本。將此一併製造的想法適用在比晶圓更大的面板(面板狀的基板)的是FOPLP。面板是使用印刷基板或玻璃基板(例如液晶面板製造用基板等)。
在FOPLP的製造製程是有多數的種類，其一是有在假定基板的玻璃面板上經由塗佈於玻璃面板上的黏著性的主劑來黏合從晶圓拾取的晶粒，暫時固定之後以密封樹脂來一併密封，從玻璃面板剝離該密封體而進行再配線或焊墊(PAD)的形成之方法。該方法為了維持良品率、品質，而須在玻璃面板上精度佳安裝晶粒，依照晶粒的小型化、高密度配線化，被要求3μm等的高精度。
雖可思考朝製造裝置的高精度化，在玻璃面板上配置修正標記等進行對準的方法，但在玻璃面板加工而形成目標標記(target mark)時，玻璃面板(作為模型)的再使用困難，在玻璃面板上以3μm以內的精度來形成對準標記，花費成本，玻璃面板的成本的上昇，封裝價格也連帶著上昇。為此，需要在無標記的無圖案的玻璃面板上高精度地安裝晶粒，製造裝置也變高價。為了FOPLP的成本低減，需要實現可高精度且低價格的安裝之製造裝置。
於是，檢討了在保持固定玻璃面板的平台設置成為目標的標記的技術(比較例)。有關於此利用圖10來說明。圖10是表示比較例的接合平台及玻璃面板的剖面圖。
在接合平台BSR的玻璃面板GP側刻印而設置目標標記TMR。通過玻璃面板GP來以基板識別攝影機44識別目標標記TMR，修正晶粒D的載置位置。藉此，可提供一種在無圖案的玻璃面板GP也可安定精度佳安裝晶粒的製造裝置，提升FOPLP的品質、良品率的同時可降低製造原價。接合平台BSR的目標標記TMR是藉由事前按每個裝置進行精度修正，可實現安定的安裝精度。並且，藉由將此目標標記TMR隨時進行識別、修正動作，可修正裝置的歷時變化、溫度變化等所造成的精度偏差，可助於精度維持。
但，在接合平台上標示目標標記的比較例的方法，每製品改變須更換接合平台。
於是，在實施形態中，以玻璃等的透明素材來形成固定假定基板的玻璃面板之接合平台，在接合平台之下設置具有目標標記(基準標記)的目標屏蔽板(target mask plate)(板)。
以下，說明有關適用於FOPLP的例子，作為實施例，但亦可適用於FOWLP。 [實施例]
圖1是表示實施例的覆晶黏著機(flip chip bonder)的概略的上面圖。圖2是說明在圖1中由箭號A方向來看時，拾取翻轉頭、傳送頭(transfer head)及接合頭的動作的圖。
覆晶黏著機10大致區分具有晶粒供給部1、拾取部2、傳送部8、中間平台部3、接合部4、搬送部5、基板供給部6K、基板搬出部6H、及監視控制各部的動作的控制裝置7。
首先，晶粒供給部1是供給安裝於玻璃基板等的基板P的晶粒D。晶粒供給部1是具有：保持被分割的晶圓11的晶圓保持台12、從晶圓11頂起晶粒D之以點線所示的頂起單元13、及晶圓環供給部18。晶粒供給部1是藉由未圖示的驅動手段來移動於XY方向，使拾取的晶粒D移動至頂起單元13的位置。晶圓環供給部18是具有收納晶圓環的晶圓盒，依序將晶圓環供給至晶粒供給部1，更換成新的晶圓環。晶粒供給部1是以能從晶圓環拾取所望的晶粒之方式，將晶圓環移動至拾取點。晶圓環是固定晶圓，可安裝於晶粒供給部1的治具。
拾取部2是具有：拾取晶粒D而反轉的拾取翻轉頭21、及使夾頭(collet)22昇降、旋轉、反轉、X方向移動之未圖示的各驅動部。藉由如此的構成，拾取翻轉頭21是拾取晶粒，使拾取翻轉頭21旋轉180度，使晶粒D的凸塊反轉而朝向下面，形成將晶粒D交給傳送頭81的姿勢。
傳送部8是從拾取翻轉頭21接受反轉的晶粒D，載置於中間平台31。傳送部8是具有：具備與拾取翻轉頭21同樣地將晶粒D吸附保持於前端的夾頭82的傳送頭81、及使傳送頭81移動於Y方向的Y驅動部83。
中間平台部3是具有暫時性地載置晶粒D的中間平台31及平台識別攝影機34。中間平台31是可藉由未圖示的驅動部來移動於Y方向。
接合部4是從中間平台31拾取晶粒D，接合於被搬送來的基板P上。接合部4是具有：具備與拾取翻轉頭21同樣地將晶粒D吸附保持於前端的夾頭42的接合頭41、使接合頭41移動於Y方向的Y樑43、攝取目標標記(參照圖4)識別接合位置的基板識別攝影機44、及X樑45。藉由如此的構成，接合頭41是從中間平台31拾取晶粒D，根據基板識別攝影機44的攝像資料來將晶粒D接合於基板P。
搬送部5是具備基板P會移動於X方向的搬送軌道51，52。搬送軌道51，52是被設成平行。藉由如此的構成，從基板供給部6K搬出基板P，沿著搬送軌道51，52來移動至接合位置，接合後移動至基板搬出部6H，將基板P交給基板搬出部6H。在基板P接合晶粒D中，基板供給部6K是將新的基板P搬出，在搬送軌道51，52上待機。
圖3是表示圖1的晶粒供給部的主要部的概略剖面圖。如圖3所示般，晶粒供給部1是具有：保持晶圓環14的擴張環15、將黏著有被保持於晶圓環14的複數的晶粒D之切割膠帶16定為於水平的支撐環17、及用以將晶粒D頂起至上方的頂起單元13。為了拾取預定的晶粒D，頂起單元13是藉由未圖示的驅動機構來移動於上下方向，晶粒供給部1是在水平方向移動。
利用圖1、4、5來說明有關接合部的詳細。圖4是表示接合部4的主要部的概略剖面圖。圖5是表示目標屏蔽板的平面圖。
如圖1、4所示般，接合部4是具備：被支撐於架台53上的接合平台BS及目標屏蔽板MP、被設在搬送軌道51，52的附近的X樑45、被支撐於X樑45上的Y樑43、被支撐於Y樑43的接合頭41、及將接合頭41驅動於Y軸方向及Z軸方向的驅動部(未圖示)。
接合頭41是具有藉由真空吸附來裝卸自如地保持晶粒D的夾頭42之裝置，在Y軸方向往復移動自如地安裝於Y樑43。
接合頭41是具備：保持從中間平台31拾取的晶粒D而搬送，在被吸附固定於接合平台BS的基板P上安裝晶粒D的機能。
如圖1所示般，Y樑43是以跨越接合平台BS上的方式延伸於Y軸方向，兩端部是藉由X樑45來移動自如地被支撐於X軸方向。另外，當接合頭41移動至比X樑45更靠中間平台31側時，接合頭41會上昇，而使夾頭42能比X樑45更高。
如圖4所示般，接合平台BS是以玻璃等的透明的素材所形成，藉由支撐部BSa來可昇降地支撐。目標屏蔽板MP是藉由支撐部MPa來可昇降地支撐。目標屏蔽板MP是離開接合平台BS，在接合平台BS之下可更換地設置。如圖5所示般，在目標屏蔽板MP是印刷形成有表示基板搭載位置的目標標記TM。目標標記TM是亦可刻印形成於目標屏蔽板MP。目標標記TM是例如1~2mm四方的大小。基板P是平面視為矩形狀的玻璃面板，如圖4所示般，在其上面塗佈有黏著性的主劑G。並且，主劑G是亦可塗佈無黏著性者。
由於基板P及接合平台BS為透明，因此基板識別攝影機44可識別被設在目標屏蔽板的目標標記TM。
其次，利用圖6來說明有關在實施例的覆晶黏著機中被實施的接合方法(半導體裝置的製造方法)。圖6是表示在實施例的覆晶黏著機所被實施的接合方法的流程圖。
步驟S1：控制裝置7是以拾取的晶粒D能位於頂起單元13的正上方之方式移動晶圓保持台12，將剝離對象晶粒定位於頂起單元13與夾頭22。以頂起單元13的上面會接觸於切割膠帶16的背面之方式移動頂起單元13。此時，控制裝置7是將切割膠帶16吸附於頂起單元13的上面。控制裝置7是一邊將夾頭22抽真空，一邊使下降，使著落於剝離對象的晶粒D上，吸附晶粒D。控制裝置7是使夾頭22上昇，從切割膠帶16剝離晶粒D。藉此，晶粒D是藉由拾取翻轉頭21來拾取。
步驟S2：控制裝置7是使拾取翻轉頭21移動。
步驟S3：控制裝置7是使拾取翻轉頭21旋轉180度，使晶粒D的凸塊面(表面)反轉而朝向下面，形成將晶粒D交給傳送頭81的姿勢。
步驟S4：控制裝置7是從拾取翻轉頭21的夾頭22藉由傳送頭81的夾頭82來拾取晶粒D，而進行晶粒D的交接。
步驟S5：控制裝置7是將拾取翻轉頭21反轉，將夾頭22的吸附面向下。
步驟S6：步驟S5之前或並行，控制裝置7將傳送頭81移動至中間平台31。
步驟S7：控制裝置7是將保持於傳送頭81的晶粒D載置於中間平台31。
步驟S8：控制裝置7是使傳送頭81移動至晶粒D的交接位置。
步驟S9：步驟S8之後或並行，控制裝置7使中間平台31移動至與接合頭41的交接位置。
步驟SA：控制裝置7是從中間平台31藉由接合頭41的夾頭來拾取晶粒D，而進行晶粒D的交接。
步驟SB：控制裝置7是使中間平台31移動至與傳送頭81的交接位置。
步驟SC：控制裝置7是將接合頭41的夾頭42所保持的晶粒D移動至基板P上。
步驟SD：控制裝置7是將從中間平台31以接合頭41的夾頭42拾取的晶粒D載置於塗佈有黏著性的主劑G的基板P上。更具體而言，控制裝置7是藉由基板識別攝影機44，通過基板P及接合平台BS來識別目標屏蔽板MP的目標標記(位置識別標記)TM。控制裝置7是藉由基板識別攝影機44來識別晶粒D的邊緣。至即將放置之前識別晶粒D的邊緣。此時是最好同時･1視野的識別。控制裝置7是運算識別結果。識別目標標記TM算出放置位置，識別晶粒D算出晶粒位置。控制裝置7是根據運算結果來移動接合頭41，而修正晶粒D的位置。控制裝置7是將晶粒D載置(放置)於基板P上。
步驟SE：控制裝置7是使接合頭41移動至與中間平台31的交接位置。
並且，在步驟S8之後，控制裝置7是在基板搬出部6H從搬送軌道51，52取出接合有晶粒D的基板P。從覆晶黏著機10搬出基板P。然後，以密封樹脂來一併密封被配置於基板P的黏著層G上的複數的晶粒(半導體晶片)，藉此形成具備複數的半導體晶片及覆蓋複數的半導體晶片的密封樹脂之密封體之後，從密封體剝離基板P，其次在密封體之貼附有基板P的面上形成再配線層而製造FOPLP。
在實施例中，以玻璃或透明的素材來形成固定載置半導體晶片的基板的玻璃面板之平台，在其下設置可更換且以刻印或印刷來形成用以識別載置於玻璃面板的半導體晶片的位置的基準標記的目標標記之目標屏蔽板，以此作為基準，在無圖案的玻璃面板上載置半導體晶片。目標屏蔽板是與接合平台非接觸配置。目標標記是從上方以基板識別攝影機來攝像識別時，設置於目標屏蔽板的上面側。目標標記的位置是以上方的基板識別攝影機來攝像，進行位置的查證、修正。
藉此，可高精度地在無標記的無圖案的玻璃面板載置半導體晶片。
在作為FOPLP的模型的玻璃面板可無目標標記的加工來進行高精度的半導體晶片的載置，玻璃面板的再利用容易，可成本降低。無對玻璃面板的加工所造成的偏差的影響，可經常進行基準屏蔽之半導體晶片的載置。
目標屏蔽面板是品種變更時的更換容易，可謀求作業時間的縮短，可謀求處理能力的提升。並且，離線的精度的查證也可頻繁地實施。而且，更換時的與接合平台的接觸也不會發生。
目標屏蔽板是無與接合平台的接觸，不劣化，因此只要沒有因品種變更造成的更換，可恆久性地使用。
＜變形例＞ 以下，舉幾個代表性的變形例。在以下的變形例的說明中，對於具有與在上述的實施例說明者同樣的構成及機能的部分可使用與上述的實施例同樣的符號。而且，有關如此的部分的說明是可在技術上不矛盾的範圍內適當援用上述的實施例的說明。並且，上述的實施例的一部分及複數的變形例的全部或一部分可在技術上不矛盾的範圍內適當複合地適用。
(第一變形例) 圖7是表示第一變形例的接合部的主要部的概略側面圖。 第一變形例的目標屏蔽板MPA是與實施例同樣，在接合平台BS之下，離開接合平台BS而設。目標屏蔽板MPA是使用透明材料(例如玻璃)，在目標屏蔽板MPA的下面側具備目標標記TM。從目標屏蔽板MPA的下面側利用下視攝影機(under vision camera)46等來進行目標標記TM及晶粒D的位置的查證及修正。
(第二變形例) 圖8是表示第二變形例的接合部的主要部的概略側面圖。 第二變形例的目標屏蔽板MPB是與實施例同樣，在接合平台之下，離開接合平台BS而設。目標屏蔽板MPB是在目標標記的位置具有開口OP，從目標屏蔽板MPB的下面側，藉由LED等的光源LS來構成自發光的目標標記TMB，以基板識別攝影機44來攝像識別該光，不使用攝影機的照明來識別自發光的目標標記TMB。
藉由使用自發光的目標標記TMB，即使基板P、接合平台BS的狀態差，攝影機的照明難以順利識別目標標記TM時，也可以自發光的目標標記來識別。例如因基板P的表面的反射而對攝像有影響時，可排除其影響，高精度地修正。
(第三變形例) 圖9是表示第三變形例的接合部的主要部的概略側面圖。 第三變形例的目標屏蔽板MPC是與實施例同樣，在接合平台之下，離開接合平台BS而設。目標屏蔽板MPC是以液晶、有機EL或電漿發光等的顯示面板DP所構成，顯示面板DP是依據畫像資料來顯示載置於基板P的半導體晶片的位置(目標標記TMC)。顯示面板DP是顯示容易通過玻璃面板P來識別的波長(色)作為基板識別攝影機44之可識別位置的點大小或線寬度。
藉由以顯示面板來構成目標屏蔽板MPC，可只變更顯示面板的畫像資料來對應品種變更時的目標標記的配置變更等，可去掉目標屏蔽板的更換，謀求更進一步的處理能力提升。
以上，根據實施形態、實施例及變形例來具體地說明本發明者所研發的發明，但本發明是不限於上述實施形態、實施例及變形例，當然可實施各種變更。
例如，在實施例是說明有關覆晶黏著機，但亦可適用於不反轉從晶粒供給部拾取的晶粒來接合的黏晶機。
1:晶粒供給部 2:拾取部 21:拾取翻轉頭 22:夾頭 3:中間平台部 4:接合部 41:接合頭 42:夾頭 43:Y樑 44:基板識別攝影機 45:X樑 7:控制裝置 10:覆晶黏著機 11:晶圓 13:頂起單元 D:晶粒 P:基板 MP:目標屏蔽板 G:黏著層 TM:目標標記 BS:接合平台
[圖1]是表示實施例的覆晶黏著機的概略的上面圖。 [圖2]是在圖1中由箭號A方向來看時，說明拾取翻轉頭、傳送頭及接合頭的動作的圖。 [圖3]是表示圖1的晶粒供給部的主要部的概略剖面圖。 [圖4]是表示圖1的接合部的主要部的概略側面圖。 [圖5]是表示圖4的目標屏蔽板的平面圖。 [圖6]是表示在實施例的覆晶黏著機所實施的接合方法的流程圖。 [圖7]是表示第一變形例的接合部的主要部的概略側面圖。 [圖8]是表示第二變形例的接合部的主要部的概略側面圖。 [圖9]是表示第三變形例的接合部的主要部的概略側面圖。 [圖10]是表示比較例的接合部的主要部的概略側面圖。
44:基板識別攝影機
53:支撐於架台
D:晶粒
P:基板
G:黏著層
BS:接合平台
BSa:支撐部
MP:目標屏蔽板
MPa:目標屏蔽板
TM:目標標記

Claims (13)

  1. 一種黏晶裝置，其特徵係具備： 接合頭，其係將拾取的晶粒載置於透明的基板的上面； 透明的接合平台，其係固定前述基板； 板，其係離開前述接合平台而位於前述接合平台的下方，具有用以識別將前述晶粒載置於前述基板時的前述晶粒的位置之基準標記； 攝影機，其係透過前述接合平台來攝取前述晶粒或前述基準標記； 支撐部，其係可昇降地支撐前述接合平台；及 支撐部，其係可昇降地支撐前述板。
  2. 如請求項1之黏晶裝置，其中，前述基板係具備玻璃基板及被設在前述玻璃基板的上面的黏著劑， 前述攝影機係位於前述基板的上方，攝取前述晶粒，且透過前述基板及前述接合平台來攝取前述基準標記。
  3. 如請求項2之黏晶裝置，其中，前述板，係具有被刻印或印刷於其上面側的前述基準標記。
  4. 如請求項2之黏晶裝置，其中，更在前述板的下方具有光源， 前述板係具有開口部， 前述基準標記係藉由前述光源及前述開口部所構成。
  5. 如請求項2之黏晶裝置，其中，前述板係具有顯示面板， 前述基準標記係藉由前述顯示面板的顯示所構成。
  6. 如請求項1之黏晶裝置，其中，前述基板係具備玻璃基板及被設在前述玻璃基板的上面的黏著劑， 前述板，係具有被刻印或印刷於其下面側的前述基準標記， 前述攝影機係位於前述板的下方，攝取前述基準標記，且透過前述接合平台及前述基板來攝取前述晶粒。
  7. 如請求項1至6中的任一項所記載之黏晶裝置，其中，更具備： 晶粒供給部； 從前述晶粒供給部拾取晶粒且上下反轉的拾取頭；及 從前述拾取頭拾取前述晶粒的傳送頭。
  8. 如請求項7之黏晶裝置，其中，更具備：載置前述傳送頭所拾取的晶粒之中間平台， 前述接合頭，係從前述中間平台拾取前述晶粒，將前述晶粒的電路形成面朝下，而於前述基板的上面載置前述晶粒。
  9. 一種半導體裝置的製造方法，其特徵係具備： (a)準備黏晶裝置之工程，該黏晶裝置係具備： 透明的接合平台，其係將在其上面具有黏著層的透明的基板予以固定； 板，其係於前述接合平台的下方，離開前述接合平台而設，具備基準標記； 支撐部，其係可昇降地支撐前述接合平台；及 支撐部，其係可昇降地支撐前述板。 (b)準備：保持具有晶粒的切割膠帶的晶圓環之工程； (c)從前述晶圓環拾取前述晶粒之工程；及 (d)將前述被拾取的晶粒載置於前述基板之工程， 前述(d)工程，係一邊攝取前述被拾取的前述晶粒及前述基準標記，一邊將前述被拾取的前述晶粒載置於前述基板的上面。
  10. 如請求項9之半導體裝置的製造方法，其中，前述(d)工程，係從前述基板的上方攝取前述晶粒及前述基準標記。
  11. 如請求項10之半導體裝置的製造方法，其中，前述(c)工程係更具有將前述拾取的晶粒上下反轉的工程， 前述(d)工程係拾取反轉的前述晶粒，將前述晶粒的電路形成面朝下載置於前述基板。
  12. 如請求項10之半導體裝置的製造方法，其中，前述(c)工程更具有將前述拾取的晶粒載置於中間平台的工程， 前述(d)工程係從前述中間平台拾取前述晶粒，將前述晶粒的電路形成面朝上載置於前述基板。
  13. 如請求項11或12之半導體裝置的製造方法，其中，前述(d)工程，係根據前述晶粒及前述基準標記的攝像結果來修正前述被拾取的晶粒的位置而載置於前述基板。
TW109142808A 2018-03-19 2019-02-19 黏晶裝置及半導體裝置的製造方法 TWI758990B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018050761A JP7018338B2 (ja) 2018-03-19 2018-03-19 ダイボンディング装置および半導体装置の製造方法
JP2018-050761 2018-03-19

Publications (2)

Publication Number Publication Date
TW202114048A true TW202114048A (zh) 2021-04-01
TWI758990B TWI758990B (zh) 2022-03-21

Family

ID=68001176

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109142808A TWI758990B (zh) 2018-03-19 2019-02-19 黏晶裝置及半導體裝置的製造方法
TW108105395A TWI741256B (zh) 2018-03-19 2019-02-19 黏晶裝置及半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108105395A TWI741256B (zh) 2018-03-19 2019-02-19 黏晶裝置及半導體裝置的製造方法

Country Status (4)

Country Link
JP (1) JP7018338B2 (zh)
KR (1) KR102186384B1 (zh)
CN (2) CN116978830A (zh)
TW (2) TWI758990B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7454763B2 (ja) 2020-03-04 2024-03-25 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム
JP7498630B2 (ja) * 2020-09-11 2024-06-12 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN114566445B (zh) * 2022-01-22 2023-09-08 苏州艾科瑞思智能装备股份有限公司 一种面向晶圆三维集成的高精度微组装设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208419B1 (en) * 1998-11-18 2001-03-27 Fuji Photo Film Co., Ltd. Method of and apparatus for bonding light-emitting element
JP4698101B2 (ja) 2001-09-28 2011-06-08 芝浦メカトロニクス株式会社 基板の重ね合わせ機構および基板の重ね合わせ方法
JP2003215527A (ja) * 2002-01-28 2003-07-30 Nec Kagoshima Ltd 表示パネル組立時のアライメント方法
JP3962906B2 (ja) 2002-02-26 2007-08-22 ソニー株式会社 部品実装装置及び部品実装方法
JP4046030B2 (ja) * 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
US8138058B2 (en) 2006-11-24 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
KR101318439B1 (ko) * 2006-12-06 2013-10-16 엘지디스플레이 주식회사 액정 패널의 광학 특성 측정 장치
JP2009253018A (ja) * 2008-04-07 2009-10-29 Shinkawa Ltd ボンディング装置及びボンディング方法
TW201001566A (en) * 2008-06-24 2010-01-01 Powertech Technology Inc Jig and method for picking up a die
JP5843275B2 (ja) 2011-05-13 2016-01-13 ボンドテック株式会社 アライメント装置およびアライメント方法
KR101897825B1 (ko) * 2012-01-02 2018-09-12 세메스 주식회사 다이 본딩 장치
JP6043939B2 (ja) 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
TWI490956B (zh) * 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
KR101614204B1 (ko) * 2014-04-29 2016-04-20 세메스 주식회사 다이 픽업 유닛, 이를 포함하는 다이 본딩 장치 및 방법
JP6387256B2 (ja) * 2014-07-07 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6411823B2 (ja) 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法
JP6587493B2 (ja) * 2015-10-15 2019-10-09 株式会社ジェイデバイス 接着ヘッド及びそれを用いた半導体製造装置
JP2017139365A (ja) 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法
JP6705668B2 (ja) * 2016-03-11 2020-06-03 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7018338B2 (ja) 2022-02-10
CN116978830A (zh) 2023-10-31
CN110289227B (zh) 2023-09-12
JP2019165059A (ja) 2019-09-26
CN110289227A (zh) 2019-09-27
TWI758990B (zh) 2022-03-21
TWI741256B (zh) 2021-10-01
KR20190110026A (ko) 2019-09-27
KR102186384B1 (ko) 2020-12-03
TW201946201A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
US11062964B2 (en) Method for manufacturing semiconductor device, and mounting apparatus
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
KR20190068467A (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
TWM594806U (zh) 用於半導體裝置接合的設備及用於對準多個半導體裝置的機構
TWI677047B (zh) 半導體製造裝置及半導體裝置的製造方法
KR20190101293A (ko) 볼 탑재 장치
TWI711088B (zh) 半導體元件貼合設備
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
TWI803128B (zh) 面板級封裝中半導體晶粒的接合後檢測方法及系統
US11552043B2 (en) Post bond inspection of devices for panel packaging
TW201903913A (zh) 半導體製造裝置及半導體裝置的製造方法
TWI810522B (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
CN113410213A (zh) 芯片贴装装置以及半导体器件的制造方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP2009088158A (ja) 部品実装方法及び装置
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
TW202245305A (zh) 接合裝置及固體攝像裝置之製造方法
JP2015056593A (ja) ダイボンダ及び半導体製造方法