CN113410213A - 芯片贴装装置以及半导体器件的制造方法 - Google Patents

芯片贴装装置以及半导体器件的制造方法 Download PDF

Info

Publication number
CN113410213A
CN113410213A CN202110276065.9A CN202110276065A CN113410213A CN 113410213 A CN113410213 A CN 113410213A CN 202110276065 A CN202110276065 A CN 202110276065A CN 113410213 A CN113410213 A CN 113410213A
Authority
CN
China
Prior art keywords
substrate
plan
view
reference position
edges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110276065.9A
Other languages
English (en)
Inventor
酒井一信
井出桐人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN113410213A publication Critical patent/CN113410213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种在没有被附加标记的基板上以高定位精度将半导体芯片(裸芯片)安装于基板的芯片贴装装置。芯片贴装装置构成为，利用摄像装置识别并测量基板的外形的特征部的位置，将测量出的位置保存为初始位置，基于测量出的位置定义基准位置，并将基准位置作为基准利用贴装头依次贴装裸芯片。

Description

芯片贴装装置以及半导体器件的制造方法
技术领域
本公开涉及芯片贴装装置，例如能够应用于扇出型面板级封装或者扇出型晶片级封装用的裸芯片放置。
背景技术
在电子部件安装的领域中，有如下的工序，即，在通过以封固树脂将在形成于临时基板和在临时基板上的粘接层上配置的多个半导体芯片一并封固而形成了具有多个半导体芯片和覆盖多个半导体芯片的封固树脂的封固体之后，从封固体剥离包含粘接层在内的临时基板，接着在贴附有封固体的粘接层的面上形成再布线层。在该情况下，再布线层与半导体芯片的接合精度依赖临时基板上的芯片的定位精度。于是，需要在向临时基板上安装半导体芯片时的定位精度。
现有技术文献
专用文献1：JP特开2014-45013号公报
专用文献2：JP特开2018-133353号公报
通过对临时基板附加贴装目标位置的定位修正用标记，使用该标记位置对贴装定位位置进行修正，能够提高在临时固定时的半导体芯片相对于临时基板的定位精度。然而，将标记附加到临时基板上的哪个位置根据半导体芯片的构造或尺寸、最终的半导体芯片与封固体的配置关系来决定。即，需要准备具有基于最终产品的构造或尺寸、部件配置的规定的标记的临时基板。因此，由于必须针对每个产品制作多个具有规定的标记的临时基板，所以存在成本上升这样的问题。
发明内容
本公开的课题在于，提供一种在没有被附加标记的基板上以高定位精度将半导体芯片(裸芯片)安装于基板的芯片贴装装置。
若简单说明本公开中代表性的概要则如下所示。
即，芯片贴装装置构成为，利用摄像装置识别并测量基板的外形的特征部的位置，将测量出的位置保存为初始位置，基于测量出的位置定义基准位置，并将基准位置作为基准利用贴装头依次贴装裸芯片。
发明效果
根据上述芯片贴装装置，能够提高裸芯片放置的精度。
附图说明
图1是示出实施方式中的芯片贴装装置的概要的图。
图2是示出第一实施方式中的基板的俯视图。
图3是说明图2的基板的中心计算的俯视图。
图4是示出以基板的中心为基准贴装了裸芯片的状态的俯视图。
图5是说明基板的伸缩的俯视图。
图6是示出对基板的伸缩进行修正且以基板的中心为基准贴装了裸芯片的状态的俯视图。
图7是说明第一实施方式的第一变形例中的基板的中心以及斜率的算出方法的俯视图。
图8是说明第一实施方式的第二变形例中的基板的中心以及斜率的算出方法的俯视图。
图9是说明第一实施方式的第三变形例中的基板的中心以及斜率的算出方法的俯视图。
图10是说明第一实施方式的第四变形例中的基板的中心以及斜率的算出方法的俯视图。
图11是说明第一实施方式的第五变形例中的基板的中心以及斜率的算出方法的俯视图。
图12是说明第一实施方式的第六变形例中的基板的中心以及斜率的算出方法的俯视图。
图13是说明第一实施方式的第七变形例中的基板的中心以及斜率的算出方法的俯视图。
图14是示出第二实施方式中的贴装台的俯视图。
图15是说明第二实施方式中的基板搬运夹具的图。
图16是说明第二实施方式中的计算基板的中心的方法的俯视图。
图17是说明基板的边缘的检测的图。
图18是说明基板的斜率的检测的图。
图19是说明测量槽口的位置的方法的图。
图20是说明第二实施方式的第一变形例中的计算基板的中心的方法的俯视图。
图21是说明利用最小二乘法算出近似圆并求出近似圆的中心(Xc、Yc)、半径(R)的方法的图。
图22是示出利用最小二乘法算出近似圆并求出近似圆的中心(Xc、Yc)、半径(R)的方法所使用的式子的图。
图23是说明第二实施方式的第二变形例中的基板的中心以及大小的算出方法的俯视图。
图24是示出第二实施方式的第三变形例中的贴装台的俯视图。
图25是说明第二实施方式的第三变形例中的基板搬运夹具的图。
图26是示出第二实施方式的第四变形例中的贴装台的俯视图。
图27是说明第二实施方式的第四变形例中的基板搬运夹具的图。
图28是示出实施例中的倒装芯片贴装机的概略的俯视图。
图29是说明在图28中从箭头A方向观察时拾取倒装头、转移头以及贴装头的动作的图。
图30是示出图28的裸芯片供给部的主要部分的概略剖视图。
图31是示出利用图28的倒装芯片贴装机实施的贴装方法的流程图。
其中附图标记说明如下：
BH：贴装头
BD：芯片贴装装置
CM：摄像装置
CNT：控制装置
D：裸芯片
P：基板
CN：中心(基准位置)
CLU、CRU、CLD、CRD：角(特征部)
具体实施方式
以下，利用附图对实施方式、变形例以及实施例进行说明。在此，在以下的说明中，有时对同一构成要素标注同一附图标记，省略重复的说明。此外，为了使说明更明确，与实际的形态相比，有时示意性地示出附图中的各部分的宽度、厚度、形状等，但只不过为一例，不限定对本发明的解释。
扇出型晶片级封装(Fan Out Wafer Level Package：FOWLP)为在超过芯片面积的宽区域形成再布线层的封装。扇出型面板级封装(Fan Out Panel Level Package：FOPLP)是将FOWLP的一并制造的思考方法进一步突破而得到的封装。FOWLP通过在例如直径为300mm的晶片载置多个硅裸芯片且一并实施封装的制造，减少每一个封装的制造成本。将这种一并制造的思考方法应用于比晶片更大的面板(面板状的基板)为FOPLP。面板使用印刷基板或者玻璃基板(例如液晶面板制造用基板等)。
FOPLP的制造工艺存在很多种类，其中之一的方法为，将从晶片拾取的裸芯片借助在基板上涂敷的粘接性的主剂而贴装在作为临时基板的面板(以下，称为基板)上并进行临时固定，再利用封固树脂一并封固，从基板将该封固体剥离并进行再布线或焊盘(PAD)的形成。在该方法中，为了维持成品率、品质，而需要高精度地在基板上安装裸芯片，因裸芯片的小型化、高密度布线化而要求3～5μm等的高精度。
面向制造装置的高精度化，考虑有在基板上事先配置成为定位的基准的标记等并进行对准的方法，但对基板进行加工而形成目标标记的情况下，在制造的部件尺寸变更的情况等下，基板(作为模具)的再使用很困难，在此基础上，在基板上以3～5μm以内的精度形成对准标记需要花费成本，基板的成本的上升关联封装价格的上升。因此，需要在无标记的无图案的基板上高精度地安装裸芯片，制造装置会变成高价。为了减少FOPLP的成本而需要实现能够以高精度且低价安装的制造装置。
另外，FOPLP的尺寸很大(例如，为515mm×510mm等)，需要在没有设有定位基准的基板上以3～5μm等高精度且大量地贴装裸芯片。然而，有时因环境的温度变化或在工艺中必要的基板温度的变化、装置的经时变化等影响，致使在贴装过程中发生基板的伸缩等变化，导致影响贴装后的精度。
于是，在本公开的实施方式中，识别能够作为基板的角或边缘等基板的外形特征而测量的位置并算出基板的基准位置，基于基准位置进行裸芯片的贴装。在一个基板的贴装过程中多次进行基板外形特征的识别，对基准位置等进行修正，并进行裸芯片的贴装。由此，能够降低在贴装过程中因基板的伸缩等变化对贴装精度的影响。本实施方式在FOPLP的临时基板以外还能够应用于FOWLP的晶片。
<第一实施方式>
第一实施方式以FOPLP为对象识别无花纹且没有标记的矩形状的基板的角或者边缘，并进行位置测量，由此，一边对基板的位置和尺寸、伸缩进行修正，一边贴装裸芯片。对此，使用图1～图6进行说明。图1是示出实施方式中的芯片贴装装置的概要的图。图2是示出第一实施方式中的基板的俯视图。图3是说明图2的基板的中心计算的俯视图。图4是示出以基板的中心为基准贴装了裸芯片的状态的俯视图。图5是说明基板的伸缩的俯视图。图6是示出对基板的伸缩进行修正而以基板的中心为基准贴装了裸芯片的状态的俯视图。
如图1所示，第一实施方式中的芯片贴装装置BD具备：固定基板P的贴装台BS；在基板P贴装裸芯片D的贴装头BH；拍摄裸芯片D或基板P的摄像装置CM；以及控制贴装头BH和摄像装置CM的控制装置CNT。贴装台BS具有用于固定基板P的进行真空吸附的机构以及对基板P进行加热的机构。控制装置CNT具有未图示的CPU和保存由该CPU执行的程序或数据的存储装置MM。
以下，使用图2～图6说明第一实施方式的贴装方法。
(步骤1)
首先，在基板P搬入至芯片贴装装置BD的贴装台BS之后，识别能够作为基板P的角或边缘等基板P的外形特征进行测量的位置，并保存初始位置。在此，如图2所示，基板P在俯视下为矩形状，一条边沿X轴方向延伸，与一条边相交的另一边沿Y轴方向延伸。
例如，控制装置CNT将基板P搬运至贴装台BS，在对基板P进行真空吸附之后，马上开始针对基板P的角的识别动作。如图2所示，控制装置CNT在识别动作中利用摄像装置CM拍摄基板P的角CRU、CLU、CLD、CRD中至少两个角，对基板P的角的位置进行识别(测量)，将该位置以及距离保存至存储装置MM。
(步骤2)
根据在步骤1中测量的基板P的角的位置定义基板P的中心或角等成为基准的位置(基板基准位置)。
例如，如图3所示，识别基板P的右上方的角CRU以及左上方的角CLU这两点来进行位置测量，定义并算出基板P的上边的直线SL1，算出角CRU和角CLU这两点的中点CP1。从该中点CP1算出与上边的直线SL1垂直的直线SL2，根据基板P的尺寸(纵深尺寸的1/2的位置)算出基板P的中心CN。以中心CN为基准利用上边的直线SL1的斜率定义基板上的XY坐标系。在此，中心CN为基板基准位置的一例。
(步骤3)
根据基板基准位置事先登录贴装裸芯片D的位置，在该位置依次贴装裸芯片D。
例如，如图4所示，供左下方的裸芯片D贴装的位置为从作为基板基准位置的中心CN在X方向上为-x且在Y方向上为-y1的位置，该坐标为(-x1，-y1)。首先，控制装置CNT利用贴装头BH贴装至事先登录了裸芯片D的16(＝4×4)处的位置。
(步骤4)
基于一定时间或者一定个数等类似于时间经过的设定，在经过该期间之后再次测量基板P的角等在步骤1中事先测量登录的初始位置之处，测量从初始位置起的位移。
例如，控制装置CNT在16处的位置将裸芯片D贴装完成时，如图5所示，与步骤1同样地进行基板P的角CRU、CLU、CLD、CRD的识别动作，与步骤2同样地计算基板P的中心CN。在图5中，与用两点划线示出的初始状态相比缩小基板P。
(步骤5)
从步骤4中的测量结果算出基板基准位置的变化、伸缩变化等，对基板基准位置以及基板尺寸进行修正。
例如，控制装置CNT根据在步骤2中算出的基板P的中心CN以及在步骤4中算出的基板P的中心CN、和基于在步骤1中算出的两个角的距离算出的基板P的尺寸以及基于在步骤4中算出的两个角的距离算出的基板P的尺寸，对基板P的中心CN以及基板P的尺寸进行修正。
(步骤6)
基于修正后的基板基准位置以及基板尺寸的信息，以对事先登录的贴装裸芯片D的位置进行修正而得到的基板基准位置为基准来修正伸缩、斜率，并贴装裸芯片D。由此，能够追随基板基准位置以及基板尺寸的变化地进行贴装。
例如，控制装置CNT基于在步骤5中算出的中心CN以及基板尺寸，对事先登录接下来的16处的要贴装的位置进行修正和计算。控制装置CNT基于修正后的16处的要贴装的位置，将裸芯片D贴装于基板P。
根据实施方式，即使是没有标记的基板也能够更高精度地、且降低热收缩等影响地进行贴装。另外，贴装台BS被加热，但由于能够追随基于热收缩的基准位置或基板尺寸的变化，所以与在基板搬运至贴装台BS时的温度无关地，能够实施上述的步骤1。因此，识别动作也不需要等待时间。
<第一实施方式的变形例>
以下，例示几个针对第一实施方式的代表性的变形例。在以下的变形例的说明中，相对于与利用上述实施方式说明的部分具有同样的构成以及功能的部分使用与上述实施方式相同的附图标记。而且，对这些部分的说明，在技术上不产生矛盾的范围内，可适当引用上述实施方式中的说明。另外，上述实施方式的一部分、以及多个变形例的全部或者一部分在技术上不产生矛盾的范围内，可适当组合应用。
(第一变形例)
基板P的中心以及斜率的算出方法在图3示出的方法以外也有几种方法。使用图7说明第一变形例。图7是说明第一实施方式的第一变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图7所示，识别基板P的右上方的角CRU以及左上方的角CLU这两点并进行位置测量，定义并算出基板P的上边的直线SL1，算出角CRU与角CLU这两点的中点CP1。从该中点CP1定义并算出与上边的直线SL1垂直的直线SL2。识别基板P的右上方的角CRU以及右下的角CRD这两点并进行位置测量，定义并算出基板P的右边的直线SL3，算出角CRU与角CRD这两点的中点CP2。从该中点CP2定义并算出与右边的直线SL3垂直的直线SL4。算出两条正交的直线SL2、SL4的交点来作为基板P的中心CN。以中心CN为基准利用上边的直线SL1或者右边的直线SL3的斜率来定义基板上的XY坐标系。
(第二变形例)
使用图8说明第二变形例。图8是说明第一实施方式的第二变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图8所示，识别基板P的角CRU、CLU、CLD、CRD这四点进行位置测量，定义两条作为连结作为对角的角的直线的对角线SL5、SL6，算出两条对角线SL5、SL6的交点来作为中心CN。定义对角线SL5、SL6的中线SL7、SL8，以中心CN为基准利用对角线SL7或者对角线SL8的斜率来定义基板上的XY坐标系。
(第三变形例)
使用图9说明第三变形例。图9是说明第一实施方式的第三变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图9所示，识别基板P的左右两边的边缘EG1、EG2并进行位置测量，定义并算出连结边缘EG1、EG2这两点的直线SL9，算出直线SL9的中点CP3。从该中点CP3定义并算出与直线SL9垂直的直线SL10。识别直线SL10上的基板P的上下两边的边缘EG3、EG4并进行位置测量。以边缘EG3、EG4的中点为中心CN进行算出。以中心CN为基准利用直线SL9或者直线SL10的斜率来定义基板上的XY坐标系。
(第四变形例)
使用图10说明第四变形例。图10是说明第一实施方式的第四变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图10所示，识别基板P的上边的两点的边缘EG5、EG6并进行位置测量，定义连结边缘EG5、EG6这两点的直线SL11，将直线SL11作为基板P的斜率。将与直线SL11平行的直线定义为从直线SL11到基板P的宽度的1/2处，并设为直线SL12。在直线SL12上识别基板P的左右两边的边缘EG7、EG8并进行位置测量，求出其中点CP4。将从该中点CP4通过并与直线SL11以及直线SL12垂直的直线定义为直线SL13。识别直线SL13上的基板P的下边的边缘EG9并进行位置测量，算出直线SL11与边缘EG9的距离。将从直线SL11与直线SL13的交点CP1到算出的直线SL11与边缘EG9的距离的1/2的点计算为中心CN。
(第五变形例)
使用图11说明第五变形例。图11是说明第一实施方式的第五变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图11所示，识别基板P的左上方的边缘EG10、EG11并进行交点位置，求出基板P的角CLU。接着，识别基板P的右下的边缘EG12、EG13并进行交点位置，求出基板P的角CRD。定义连结两个角CLU、CRD的直线SL14，算出连结直线SL14上的、两个角CLU、CRD的中点，将该中点设为中心CN。以中心CN为基准利用对角线SL14的斜率来定义XY方向上的直线SL15、SL16，并定义基板上的XY坐标系。
(第六变形例)
使用图12说明第六变形例。图12是说明第一实施方式的第六变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图12所示，识别基板P的上下两边的边缘EG14、EG15并进行位置测量，求出其中点CP5。同样地识别两边的边缘EG16、EG17并进行位置测量，求出其中点CP6。定义从两个中点CP5、CP6通过的直线SL17，识别位于直线SL17上的基板P的左右的边缘EG18、EG19并进行位置测量，将该中点设为中心CN。以中心CN为基准使用直线SL17的斜率来定义基板上的XY坐标。
(第七变形例)
使用图13说明第七变形例。图13是说明第一实施方式的第七变形例中的基板的中心以及斜率的算出方法的俯视图。
例如，如图13所示，识别基板P的上下两边的边缘EG20、EG21并进行位置测量，求出其中点CP7。同样地识别两边的边缘EG22、EG23并进行位置测量，求出其中点CP8。接着，识别基板P的左右的两边的边缘EG24、EG25并进行位置测量，求出其中点CP9。同样地识别二边的边缘EG26、EG27并进行位置测量，求出其中点CP10。定义从两个中点CP7、CP8通过的直线SL22。另外，定义从两个中点CP9、CP10通过的直线SL23。求出两个直线SL22、SL23的交点，将该点设为中心CN。以中心CN为基准利用直线SL22或者直线SL23的斜率来定义基板上的XY坐标系。
<第二实施方式>
第二实施方式以FOWLP为对象识别无花纹且没有标记的作为圆形状的基板的晶片的边缘并进行位置测量，由此一边修正基板的位置和尺寸、伸缩，一边进行贴装裸芯片。
首先，使用图14说明第二实施方式的贴装台。图14是示出第二实施方式中的贴装台的俯视图。在第二实施方式中的芯片贴装装置BD中，基板P以及固定基板P的贴装台BS与第一实施方式不同，但其他与第一实施方式相同。
如图14所示，贴装台BS构成为对FOPLP用的矩形状的基板(面板)以及FOWLP用的圆形状的基板(晶片)这两方进行真空吸附以及加热。矩形状的基板例如能够载置515mm×510mm的大小的基板，圆形状的基板例如能够载置12英尺以及8英尺的晶片尺寸的基板。
贴装台BS在中央的圆具备圆形状的基板用的真空吸附用槽VT1以及加热器HT1，在外周具备矩形状的基板用的真空吸附槽VT2以及加热器HT2，并且具备基板搬运夹具用的退避孔EH1、EH2。退避孔EH1为后述的基板保持爪WSC用，退避孔EH2用于后述的基板定位爪WPM。在载置圆形状的基板的情况下，仅使用中央的圆的加热器HT1以及真空吸附槽VT1，在载置矩形状的基板的情况下，使用中央的圆的加热器HT1和外周的加热器HT2以及真空吸附槽VT1、VT2。
接着，使用图15说明基板搬运夹具。图15是说明第二实施方式中的基板搬运夹具的图，图15的(a)是示出基板搬运夹具的俯视图，图15的(b)是示出在将基板搬运夹具载置于贴装台之前的状态的图15的(a)的A-A线的剖视图，图15的(c)是示出在将基板搬运夹具载置于贴装台的状态的图15的(a)的A-A线的剖视图。
基板搬运夹具WC具备：在中央形成有孔的矩形状的基板WCS；在四处保持基板P的四个基板保持爪WSC；以及基板定位爪WPM。如图15的(b)所示，基板保持爪WSC具有与基板WCS的上表面相抵接并固定的部分WSCa、与基板P的下表面相抵接并保持基板P的部分WSCb。保持基板P的部分WSCb的上表面与基板P的下表面相抵接。如图15的(c)所示，保持基板P的部分WSCb构成为埋没在贴装台BS的退避孔内并使基板P的下表面与贴装台BS的上表面相抵接。基板定位爪WPM与形成于基板P的槽口(切缺口)NT相核对来定位基板P。
使用图16～图19说明第二实施方式的贴装方法。图16是说明第二实施方式中的算出基板的中心的方法的俯视图。图17是说明基板的边缘的检测的图，图17的(a)为边缘EG31的放大图，图17的(b)为边缘EG32的放大图，图17的(c)为边缘EG33的放大图，图17的(d)为边缘EG34的放大图。图18是说明基板的斜率的检测的图，图18的(a)是示出没有斜率的状态的俯视图，图18的(b)是示出具有斜率的状态的俯视图。图19是说明测量槽口的位置的方法的图，图19的(a)是示出基于图案匹配的方法的俯视图，图19的(b)是示出基于形状的方法的俯视图。
针对第二实施方式的贴装方法，以下，使用图16～图19以与第一实施方式不同的点为中心进行说明。
(步骤1)
首先，保持于基板搬运夹具WC的基板P搬入至芯片贴装装置BD的贴装台BS之后，识别能够作为基板P的边缘等基板P的外形特征进行测量的位置，并保存初始位置。在此，如图16所示，基板P在俯视下为圆形状。
例如，控制装置CNT将由基板搬运夹具WC保持的基板P搬运至贴装台BS并对基板P进行真空吸附之后，马上开始对基板P的边缘的识别动作。如图16所示，在识别动作中，控制装置CNT利用摄像装置CM拍摄基板P的四个边缘，对基板P的四个边缘的位置进行识别(测量)，将该位置以及距离保存于存储装置MM。
(步骤2)
从在步骤1中测量出的基板P的四个边缘的位置定位基板P的中心等成为基准的位置(基板基准位置)以及基板P的大小。
例如，如图16所示，识别基板P的左右的两个边缘EG31、EG32并进行位置测量，定义并算出连结边缘EG31、EG32这两点的直线SL31，算出直线SL31的中点CP31。定义并算出从该中点CP31到与直线SL31垂直的直线SL32。识别直线SL32上的基板P的上下的两个边缘EG33、EG34并进行位置测量。算出边缘EG33、EG34的中点来作为中心CN。另外，根据中心CN和边缘EG31、EG32、EG33、EG34的位置算出作为基板P的大小的半径(R)。此外，边缘EG31、EG32、EG33、EG34的检测利用基于摄像装置CM的边缘扫描来进行，也可以利用基于激光高度传感器等的高度扫描来测量变化位置。
在测量基板P的设置斜率的情况下算出基板P的中心CN之后，测量设置于基板P的定位槽口NT的位置并根据中心CN的位置(Xc，Yc)和槽口NT的位置(X，Y)来定义轴，算出斜率。作为槽口NT的位置算出方法，可以如图19的(a)所示那样利用图案识别(图案匹配)来测量槽口NT的位置，也可以如图19的(b)所示那样利用形状边缘识别来测量槽口NT的位置。
(步骤3)
与第一实施方式同样地，根据基板基准位置事先登录贴装裸芯片D的位置，在该位置依次贴装基准裸芯片D。
(步骤4)
与第一实施方式同样地，基于一定时间或者一定个数等类似于时间经过的设定，在经过该期间之后再次测量在步骤1中事先测量登录了基板P的边缘的初始位置之处，测量从初始位置起的位移。
(步骤5)
与第一实施方式同样地，根据在步骤4中的测量结果算出基板基准位置的变化、伸缩变化等，修正基板基准位置以及基板尺寸。
(步骤6)
与第一实施方式同样地，基于修正后的基板基准位置以及基板尺寸的信息，以修正后的基板基准位置为基准对事先登录的贴装裸芯片D的位置进行修正，并贴装裸芯片D。
在第二实施方式中，检测在贴装台上设置的晶片的中心(基板基准位置)和半径(基板尺寸)，以中心为基准，利用位置的对位、半径变化实施伸缩修正。由此，能够追随基于热收缩的基板基准位置以及基板尺寸的变化地进行贴装。
<第二实施方式的变形例>
以下，例示几个针对第二实施方式的代表性的变形例。在以下的变形例的说明中，相对于具有与在上述实施方式中说明的部分同样的构成以及功能的部分使用与上述实施方式同样的附图标记。而且，针对该部分的说明，在技术上不产生矛盾的范围内，可适当引用上述实施方式中的说明。另外，上述实施方式的一部分、以及多个变形例的全部或者一部分在技术上不产生矛盾的范围内，可适当组合应用。
(第一变形例)
第二实施方式的处理简便，但每次需要测量四点，花费时间。于是，在第一变形例中，根据三点的边缘的测定结果，利用最小二乘法算出近似圆，求出近似圆的中心(Xc、Yc)、半径(R)。测定点仅用三点，与用四点相比能够缩短测定时间。
使用图20～图22说明第一变形例的贴装方法。图20是说明第二实施方式的第一变形例中的算出基板的中心的方法的俯视图。图21是说明利用最小二乘法算出近似圆的图，是说明求出近似圆的中心(Xc、Yc)、半径(R)的方法的图。图21是示出利用最小二乘法算出近似圆的图，是示出求出近似圆的中心(Xc、Yc)、半径(R)的方法所使用的式子的图。
以下，以与第二实施方式不同的点为中心进行说明。
(步骤1)
如图20所示，在识别动作中，控制装置CNT利用摄像装置CM拍摄基板P的三个边缘，对基板P的三个边缘的位置进行识别(测量)，并将该位置以及距离保存至存储装置MM。
(步骤2)
从在步骤1中测量出的基板P的三个边缘的位置定义基板P的中心等成为基准的位置(基板基准位置)以及基板P的大小。
例如，如图20所示，识别基板P的左右的两个边缘EG31、EG32并进行位置测量，定义并算出连结边缘EG31、EG32这两点的直线SL31，算出直线SL31的中点CP31。从该中点CP31定义并算出与直线SL31垂直的直线SL32。识别直线SL32上的基板P之下的边缘EG33并进行位置测量。
在此，使用图21以及图22说明从多个测定点(xi，yi)利用最小二乘法对圆进行近似计算，算出圆的中心(Xc，Yc)的方法。此外，如图21所示，测定点只要为三点以上就能够算出近似圆。
若将近似得到的圆的中心CN的坐标(Xc，Yc)设为(a，b)并将半径设为r，则近似的圆的式子用图22示出的式子(1)来表示。能够将式子(1)变形，以图22示出的式子(2)的方式进行变形。在此，式子(2)的参数A、B、C用图22示出的式子(3)来表示。
使用多个测定点(xi，yi)(i＝1～n)，利用最小二乘法算出参数A、B、C。即，使用图22示出的式子(4)算出参数A、B、C。
当利用参数A、B、C对式子(4)进行偏微分计算时，成为图22示出的式子(5)(6)(7)。当利用行列式来表达式子(5)(6)(7)时，成为图22示出的式子(8)，当对式子(8)进行变形时，成为图22示出的式子(9)。根据式子(9)来算出参数A、B、C。
将从式子(9)算出的A、B代入式子(3)，来算出(a，b)。将从式子(3)算出的(a，b)以及从式子(9)算出的C代入式子(3)来算出r。在此，r与第二实施方式的基板P的半径(R)对应。
(第二变形例)
使用图23说明第二变形例。图23是说明第二实施方式的第二变形例中的基板的中心以及大小的算出方法的俯视图。
例如，如图23所示，识别基板P的左右的两个边缘EG31、EG32并进行位置测量，定义并算出连结边缘EG3、EG32这两点的直线SL31，算出直线SL31的中点CP31。从该中点CP31定义并算出与直线SL31垂直的直线SL32。
从边缘EG32定义并算出与直线SL31垂直的直线SL33。识别直线SL33上的基板P的边缘EG34并进行位置测量。算出直线SL33的中点CP32，从该中点CP32定义并算出与直线SL33垂直的直线SL34。从两条直线SL32、SL34的交点算出圆的中心(Xc，Yc)。定义连结边缘EG31、EG34这两点的直线SL35，算出作为该中点的圆的中心。对算出的两个圆的中心进行比较确认。
半径(R)被设为边缘EG31、EG32、EG34与中心(Xc，Yc)各自之间的距离的平均值。或者，将利用边缘EG31、EG32、EG34的三点形成的三角形的各边的长度设为a、b、c，利用算出3角形的外接圆的半径的图23示出的式子(10)来算出半径(R)。也可以与第一变形例同样地，与边缘EG31、EG32、EG34这三点的基于最小二乘法的中心(Xc，Yc)以及半径(R)的算出结果进行比较并求平均值。
根据第二变形例，与第一变形例同样地仅将测定点作为三点即可，与第二实施方式这四点相比能够缩短测定时间。
(第三变形例)
使用图24说明第三变形例中的贴装台。图24是示出第二实施方式的第三变形例中的贴装台的俯视图。
如图24所示，第三变形例的贴装台BS与第二实施方式同样地，构成为对FOPLP用的矩形状的基板(面板)以及FOWLP用的圆形状的基板(晶片)这两方进行真空吸附以及加热。贴装台BS具备在中央的圆具备圆形状的基板用的真空吸附用槽VT1以及加热器HT1，在外周具备矩形状的基板用的真空吸附槽VT2以及加热器HT2，还具备基板搬运夹具用的退避槽ET。在载置圆形状的基板的情况下，仅使用中央的圆的加热器HT1以及真空吸附槽VT1，在载置矩形状的基板的情况下，使用中央的圆的加热器HT1和外周的加热器HT2以及真空吸附槽VT1和VT2。
接着，使用图25说明基板搬运夹具。图25是说明第二实施方式的第三变形例中的基板搬运夹具的图，图25的(a)是示出基板搬运夹具的俯视图，图25的(b)是示出在基板搬运夹具载置于贴装台之前的状态的图25的(a)的A-A线的剖视图，图25的(c)是示出在基板搬运夹具载置于贴装台的状态的图25的(a)的A-A线的剖视图。
基板搬运夹具WC具有在中央形成有孔的矩形状的基板WCS、和基板定位爪WPM。如图25的(b)所示，基板WCS具有与基板P的下表面相抵接并保持基板P的部分WSCb。保持基板P的部分WSCb的上表面与基板P的下表面相抵接。如图25的(c)所示，保持基板P的部分WSCb构成为埋没至贴装台BS的退避槽ET，使基板P的下表面与贴装台BS的上表面相抵接。基板定位爪WPM与形成于基板P的槽口(切缺口)NT相核对地定位基板P。
(第四变形例)
使用图26说明第四变形例中的贴装台。图26是示出第四变形例中的贴装台的俯视图。
如图26所示，第四变形例的贴装台BS与第二实施方式同样地，构成为对FOPLP用的矩形状的基板(面板)以及FOWLP用的圆形状的基板(晶片)这两方进行真空吸附以及加热。贴装台BS在中央的圆具备圆形状的基板用的真空吸附用槽VT1以及加热器HT1，在外周具备矩形状的基板用的真空吸附槽VT2以及加热器HT2，还具备中央隔离槽ST。在载置圆形状的基板的情况下，仅使用中央隔离槽ST的内侧的加热器HT1以及真空吸附槽VT1。在该情况下，中央隔离槽ST的内侧仅上升数mm，提高并支持基板P。在载置矩形状的基板的情况下，使用中央隔离槽ST的内侧的加热器HT1和外周的加热器HT2以及真空吸附槽VT1、VT2。
接着，使用图27说明基板搬运夹具。图27是说明第二实施方式的第四变形例中的基板搬运夹具的图，图27的(a)是示出基板搬运夹具的俯视图，图27的(b)是示出在基板搬运夹具载置于贴装台之前的状态的图27的(a)的A-A线中的剖视图，图27的(c)是示出在基板搬运夹具载置于贴装台的状态的图27的(a)的A-A线中的剖视图。
如图27的(a)所示，基板搬运夹具WC具有在中央形成有孔的矩形状的基板WCS。如图27的(b)所示，基板WCS具有与基板P的下表面相抵接而保持基板P的部分WSCb。保持基板P的部分WSCb的上表面与基板P的下表面相抵接。如图27的(c)所示，保持基板P的部分WSCb构成为埋没至贴装台BS的中央隔离槽ST，使基板P的下表面与贴装台BS的上表面相抵接。中央隔离槽ST的内侧的贴装台BS上升并支承基板P。此外，如上所述，由于能够测定槽口NT的位置，所以不需要第二实施方式的基板定位爪WPM。
以下，作为实施例而说明应用于FOPLP的例子，但不限于此，还能够应用于在第二实施方式中说明的FOWLP。
【实施例】
图28是示出实施例中的倒装芯片贴装机的概略的俯视图。图29是说明在图28中从箭头A方向观察时拾取倒装头、转移头以及贴装头的动作的图。
作为芯片贴装装置的倒装芯片贴装机10大体具有裸芯片供给部1、拾取部2、转移部8、中间台部3、贴装部4、搬运部5、基板供给部6K、基板搬出部6H、以及监视并控制各部分的动作的控制装置7。
首先，裸芯片供给部1向基板P供给要安装的裸芯片D。裸芯片供给部1具有保持划分后的晶片11的晶片保持台12、从晶片11上推裸芯片D的用虚线示出的上推单元13、和晶片环供给部18。裸芯片供给部1通过未图示的驱动机构沿XY方向移动，使拾取的裸芯片D移动至上推单元13的位置。晶片环供给部18具有收容有晶片环14(参照图29)的晶片盒，依次将晶片环14供给至裸芯片供给部1，来更换至新的晶片环14。裸芯片供给部1以能够从晶片环14拾取期望的裸芯片D的方式使晶片环14移动至拾取点。晶片环14为固定晶片11、能够安装于裸芯片供给部1的夹具。
拾取部2具有拾取并翻转裸芯片D的拾取倒装头21、和升降、旋转、翻转筒夹22以及使其X方向移动的未图示的各驱动部。通过这种构成，拾取倒装头21拾取裸芯片，使拾取倒装头21旋转180度，使裸芯片D的凸块翻转而朝向下表面，使裸芯片D成为交付至转移头81的姿势。
转移部8从拾取倒装头21接受翻转的裸芯片D，载置于中间台31。转移部8具备与拾取倒装头21同样地具有在前端吸附保持裸芯片D的筒夹82的转移头81、和使转移头81沿Y方向移动的Y驱动部83。
中间台部3具有临时载置裸芯片D的中间台31以及台识别摄像头34。中间台31能够利用未图示的驱动部在Y轴方向上移动。
贴装部4从中间台31拾取裸芯片D，并贴装在搬运来的基板P上。在此，作为基板P而使用玻璃面板。贴装部4具备与拾取倒装头21同样地具有在前端吸附保持裸芯片D的筒夹42的贴装头41、使贴装头41沿Y轴方向移动的作为驱动部的Y横梁43、拍摄基板P等且识别贴装位置的作为摄像装置的基板识别摄像头44、和X横梁45。如图28所示，X横梁45设于搬运轨51、52的附近，Y横梁43以跨过贴装台BS之上的方式沿Y轴方向延伸，两端部通过X横梁45而在X轴方向上自由移动地被支承。
贴装头41为具有通过真空吸附而自由装卸地保持裸芯片D的筒夹42的装置，沿Y轴方向以及Z轴方向自由往返移动地安装于Y横梁43。贴装头41具有保持并搬运从中间台31拾取的裸芯片D，在吸附固定于贴装台BS的基板P上安装裸芯片D的功能。此外，在贴装头41与X横梁45相比向中间台31侧移动的情况下，以使筒夹42变得比X横梁45高的方式使贴装头41上升。
通过这种构成，贴装头41从中间台31拾取裸芯片D，基于基板识别摄像头44的摄像数据而向基板P贴装裸芯片D。贴装头41对应于实施方式的贴装头BH，基板识别摄像头44对应于实施方式的摄像装置CM。
搬运部5具有供基板P沿X轴方向移动的搬运轨51、52。搬运轨51、52平行设置。通过这种构成，从基板供给部6K搬出基板P，沿搬运轨51、52移动至贴装位置为止，并到贴装后基板搬出部6H为止移动，向基板搬出部6H交付基板P。在向基板P贴装裸芯片D的过程中，基板供给部6K搬出新的基板P，在搬运轨51、52上待机。
控制装置7具备保存监视并控制倒装芯片贴装机10的各部分的动作的程序(软件)的存储器、和执行在存储器中保存的程序的中央处理装置(CPU)。例如，控制装置7获取来自基板识别摄像头44以及基板识别摄像头44的图像信息、贴装头41的位置等的各种信息并保存至存储器，控制贴装头41的贴装动作等各构成要素的各动作。
图30是示出图28的裸芯片供给部的主要部分的概略剖视图。如图30所示，裸芯片供给部1具备保持晶片环14的扩展环15、将在晶片环14保持且粘接有多个裸芯片D的切割带16沿水平定位的支承环17、用于向上方上推裸芯片D的上推单元13。为了拾取规定的裸芯片D，上推单元13通过未图示的驱动机构沿上下方向移动，裸芯片供给部1沿水平方向移动。
接着，使用图31说明在实施例的倒装芯片贴装机中实施的贴装方法(半导体器件的制造方法)。图30是示出用图28的倒装芯片贴装机实施的贴装方法的流程图。在下述步骤之前，向倒装芯片贴装机搬入保持具有裸芯片D的切割带16的晶片环14以及具有多个区域的基板P。搬入的基板P被搬运至贴装台BS，算出基板P的中心以及基板尺寸并将其登录为初始值。
(步骤S21：晶片裸芯片拾取)
控制装置7以使拾取的裸芯片D位于上推单元13的正上方的方式移动晶片保持台12，将剥离对象裸芯片定位于上推单元13和筒夹22。以使上推单元13的上表面接触切割带16的背面的方式移动上推单元13。此时，控制装置7将切割带16吸附至上推单元13的上表面。控制装置7一边对筒夹22抽真空一边使其下降，使其着落于剥离对象的裸芯片D上，来吸附裸芯片D。控制装置7使筒夹22上升，从切割带16剥离裸芯片D。由此，裸芯片D由拾取倒装头21拾取。
(步骤S22：拾取倒装头移动)
控制装置7从拾取位置向翻转位置移动拾取倒装头21。
(步骤S23：拾取倒装头翻转)
控制装置7使拾取倒装头21旋转180度，使裸芯片D的凸块面(表面)翻转而朝向下表面，而设为将裸芯片D交付至转移头81的姿势。
(步骤S24：转移头交付)
控制装置7从拾取倒装头21的筒夹22由转移头81的筒夹82拾取裸芯片D，进行裸芯片D的交付。
(步骤S25：拾取倒装头翻转)
控制装置7使拾取倒装头21翻转，使筒夹22的吸附面朝向下方。
(步骤S26：转移头移动)
在步骤S25之前或者与其并行地，控制装置7将转移头81移动至中间台31。
(步骤S27：中间台裸芯片载置)
控制装置7将保持在转移头81的裸芯片D载置于中间台31。
(步骤S28：转移头移动)
控制装置7使转移头81移动至裸芯片D的交付位置。
(步骤S29：中间台位置移动)
在步骤S28之后或者与其并行地，控制装置7使中间台31移动至与贴装头41进行交付的位置。
(步骤S2A：贴装头交付)
控制装置7通过贴装头41的筒夹从中间台31拾取裸芯片D，进行裸芯片D的交付。
(步骤S2B：中间台位置移动)
控制装置7使中间台31移动至与转移头81的交付位置。
(步骤S2C：贴装头移动)
控制装置7将保持有贴装头41的筒夹42的裸芯片D移动至基板P上。
(步骤S2D：贴装)
控制装置7将由贴装头41的筒夹42从中间台31拾取的裸芯片D贴装至涂敷有粘接性的主剂(粘接层)的基板P上。更具体来说，控制装置7例如利用上述的第一实施方式的步骤1～步骤6将裸芯片D贴装于基板P上。
(步骤S2E：贴装头移动)
控制装置7使贴装头41移动至与中间台31的交付位置。
另外，在步骤S2E之后，控制装置7利用基板搬出部6H从搬运轨51、52取出贴装有裸芯片D的基板P。从倒装芯片贴装机10搬出基板P。
此后，在通过封固树脂将配置在基板P的粘接层上的多个裸芯片(半导体芯片)一并封固而形成具有多个半导体芯片和覆盖多个半导体芯片的封固树脂的封固体之后，从封固体剥离基板P，接着在贴附有封固体的基板P的面上形成再布线层，制造FOPLP。
以上，基于实施方式、变形例以及实施例具体说明了由本公开人提出的发明，但本公开不限于上述实施方式、变形例以及实施例，当然也能够进行各种各样的变更。
例如，在实施例中，以拾取部2、转移部8、中间台部3以及贴装部4为一个的例子进行了说明，但拾取部2、转移部8、中间台部3以及贴装部4也可以分别为二组。
另外，在实施例中，说明了在Y横梁43设有一个贴装头41的例子，但也可以设置多个贴装头。
另外，在实施例中对倒装芯片贴装机进行了说明，但也能够应用于不翻转从裸芯片供给部拾取的裸芯片地进行贴装的芯片贴装机。

Claims (25)

1.一种芯片贴装装置，其特征在于，具备：
贴装头，其将所拾取的裸芯片载置于基板的上表面；
拍摄所述基板的摄像装置；以及
控制所述贴装头和所述摄像装置的控制装置，
所述控制装置利用所述摄像装置识别并测量所述基板的外形的特征部的位置，将测量出的所述位置保存为初始位置，
基于测量出的所述位置来定义基准位置，
以所述基准位置为基准，利用所述贴装头依次贴装裸芯片。
2.根据权利要求1所述的芯片贴装装置，其特征在于，
所述控制装置在经过规定时间后或者贴装了规定个数之后，再次测量所述特征部的位置，测量从所述初始位置起的位移，
基于测量出的所述位移算出所述基板的所述基准位置的变化、所述基板的伸缩变化，修正所述基准位置以及所述基板的尺寸，
基于修正后的所述基准位置以及尺寸的信息来修正贴装裸芯片的位置，并贴装裸芯片。
3.根据权利要求1或者2所述的芯片贴装装置，其特征在于，
所述基板在俯视下为矩形状，
所述特征部为俯视下的所述基板的角或者边缘，
所述基准位置为俯视下的所述基板的中心。
4.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的两个角算出所述基准位置。
5.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的三个角算出所述基准位置。
6.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的四个角算出所述基准位置。
7.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的四个边缘算出所述基准位置。
8.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的五个边缘算出所述基准位置。
9.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的四个边缘和两个角算出所述基准位置。
10.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的六个边缘算出所述基准位置。
11.根据权利要求3所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的八个边缘算出所述基准位置。
12.根据权利要求1或者2所述的芯片贴装装置，其特征在于，
所述基板在俯视下为圆形状，
所述特征部为俯视下的所述基板的边缘，
所述基准位置为俯视下的所述基板的中心。
13.根据权利要求12所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的四个边缘算出所述基准位置。
14.根据权利要求12所述的芯片贴装装置，其特征在于，
所述控制装置基于俯视下的所述基板的三个边缘算出所述基准位置。
15.一种半导体器件的制造方法，其特征在于，包括：
(a)搬入晶片环的工序，该晶片环保持具有裸芯片的切割带；
(b)搬入基板的工序；以及
(c)从所述晶片环拾取所述裸芯片，将拾取的所述裸芯片载置于所述基板的工序，
所述(c)工序利用摄像装置识别并测量所述基板的外形的特征部的位置，将测量出的所述位置保存为初始位置，
基于测量出的所述位置来定义基准位置，
以所述基准位置为基准依次贴装裸芯片。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，
在经过规定时间后或者贴装了规定个数之后，再次测量所述特征部的位置，并测量从所述初始位置起的位移，
基于测量出的所述位移算出所述基板的所述基准位置的变化、所述基板的伸缩变化，修正所述基准位置以及所述基板的尺寸，
基于修正后的所述基准位置以及尺寸的信息来修正贴装裸芯片的位置，并贴装裸芯片。
17.根据权利要求15或者16所述的半导体器件的制造方法，其特征在于，
所述基板在俯视下为矩形状，
所述特征部为俯视下的所述基板的角或者边缘，
所述基准位置为俯视下的所述基板的中心。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的两个角算出所述基准位置。
19.根据权利要求17所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的三个角算出所述基准位置。
20.根据权利要求17所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的四个角算出所述基准位置。
21.根据权利要求17所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的四个边缘算出所述基准位置。
22.根据权利要求17所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的五个边缘算出所述基准位置。
23.根据权利要求15或者16所述的半导体器件的制造方法，其特征在于，
所述基板在俯视下为圆形状，
所述特征部为俯视下的所述基板的边缘，
所述基准位置为俯视下的所述基板的中心。
24.根据权利要求23所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的四个边缘算出所述基准位置。
25.根据权利要求23所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，基于俯视下的所述基板的三个边缘算出所述基准位置。
CN202110276065.9A 2020-03-16 2021-03-15 芯片贴装装置以及半导体器件的制造方法 Pending CN113410213A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020045259A JP7436251B2 (ja) 2020-03-16 2020-03-16 ダイボンディング装置および半導体装置の製造方法
JP2020-045259 2020-03-16

Publications (1)

Publication Number Publication Date
CN113410213A true CN113410213A (zh) 2021-09-17

Family

ID=77677581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110276065.9A Pending CN113410213A (zh) 2020-03-16 2021-03-15 芯片贴装装置以及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7436251B2 (zh)
KR (1) KR102534445B1 (zh)
CN (1) CN113410213A (zh)
TW (1) TWI795727B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361041A (zh) * 2021-12-21 2022-04-15 广东气派科技有限公司 一种改善Flip chip bump桥接的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117762B2 (ja) 2001-07-04 2008-07-16 松下電器産業株式会社 基板の位置決め方法と装置
JP4126503B2 (ja) * 2006-02-02 2008-07-30 智雄 松下 位置決め装置
JP5362404B2 (ja) 2009-03-25 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2012186249A (ja) 2011-03-04 2012-09-27 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法
JP6043939B2 (ja) 2012-08-24 2016-12-14 ボンドテック株式会社 基板上への対象物の位置決め方法及び装置
JP6692376B2 (ja) * 2016-02-01 2020-05-13 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP6849468B2 (ja) 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR101911511B1 (ko) * 2017-06-13 2018-10-24 팸텍주식회사 웨이퍼 얼라인 방법
JP7090219B2 (ja) 2017-09-13 2022-06-24 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置
JP2019102771A (ja) * 2017-12-08 2019-06-24 アスリートＦａ株式会社 電子部品実装装置及び電子部品実装方法
JP7178782B2 (ja) * 2018-01-10 2022-11-28 芝浦メカトロニクス株式会社 電子部品の実装装置および実装方法
JP7018341B2 (ja) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7022340B2 (ja) * 2018-08-01 2022-02-18 日本電気硝子株式会社 カメラのキャリブレーション方法、キャリブレーション装置及びキャリブレーション用ターゲット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361041A (zh) * 2021-12-21 2022-04-15 广东气派科技有限公司 一种改善Flip chip bump桥接的制造方法
CN114361041B (zh) * 2021-12-21 2023-03-14 广东气派科技有限公司 一种改善Flip chip bump桥接的制造方法

Also Published As

Publication number Publication date
KR102534445B1 (ko) 2023-05-26
JP2021150313A (ja) 2021-09-27
KR20210116329A (ko) 2021-09-27
TWI795727B (zh) 2023-03-11
TW202201569A (zh) 2022-01-01
JP7436251B2 (ja) 2024-02-21

Similar Documents

Publication Publication Date Title
KR102196105B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
CN109906029B (zh) 电子部件安装装置以及电子部件安装方法
KR20180088261A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP7102305B2 (ja) ダイボンディング装置および半導体装置の製造方法
WO2019184628A1 (zh) 一种工件对准贴装装置及其方法
JP5309503B2 (ja) 位置決め装置と、位置決め方法と、これらを有する半導体製造装置
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
CN113410213A (zh) 芯片贴装装置以及半导体器件的制造方法
TWI820540B (zh) 晶粒接合裝置及半導體裝置的製造方法
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
JP2003060396A (ja) 電子部品実装装置および電子部品実装方法
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
JP6259616B2 (ja) ダイボンダ及び半導体製造方法
JP7496506B2 (ja) 部品圧着装置および部品圧着方法
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
JPH118259A (ja) ピックアップ方法
TWI632838B (zh) 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法
JP2013191890A (ja) 位置決め装置と、位置決め方法と、これらを有する半導体製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination