JP2012186249A - 半導体チップ搭載装置及び半導体チップ搭載方法 - Google Patents

半導体チップ搭載装置及び半導体チップ搭載方法 Download PDF

Info

Publication number
JP2012186249A
JP2012186249A JP2011047183A JP2011047183A JP2012186249A JP 2012186249 A JP2012186249 A JP 2012186249A JP 2011047183 A JP2011047183 A JP 2011047183A JP 2011047183 A JP2011047183 A JP 2011047183A JP 2012186249 A JP2012186249 A JP 2012186249A
Authority
JP
Japan
Prior art keywords
wafer
chip
circle
positions
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011047183A
Other languages
English (en)
Inventor
Yasuhiro Hanawa
康弘 塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011047183A priority Critical patent/JP2012186249A/ja
Publication of JP2012186249A publication Critical patent/JP2012186249A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)

Abstract

【課題】搭載対象のチップが良品であるか否かを判断しながら搭載処理が行えるようにする。
【解決手段】 複数のチップにダイシングされたウェハ5の周縁位置を複数撮影する撮影手段12,14と、撮影手段12,14により撮影されたウェハ5の周縁位置の画像データに基づき、ウェハ5の外縁をなすウェハ5円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手段15と、予め設定されたチップサイズ及びウェハ情報に基づき、搭載するチップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手段15と、チップ情報に基づき、チップのコーナ位置がウェハ5円の内側に位置するか否かを判断し、ウェハ5円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手段15と、チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手段と、を備える。
【選択図】 図1

Description

本発明は、半導体チップ搭載装置及び半導体チップ搭載方法に関する。
近年、市場における電子機器の低価格化の要求に対して、生産設備の高効率化等の要求が高まっている。
例えば、半導体ウェハ(以下、ウェハと略記する)からダイシングされた半導体チップ(以下、チップと略記する)をパッケージ等に搭載する際に、不良な半導体チップの搭載を避けることは、最終的な歩留まりを向上させるために重要である。即ち、ウェハには多数のチップが形成されているが、ウェハ周辺部には、配線パターンが完全に形成されていないチップや、ウェハからはみ出したチップ(正規の形状を有していないチップ)等が存在する。かかる不良品のチップを、良品のチップと区別せずに、パッケージ等に搭載すると、最終製品における品質管理工数が増大すると共に、パッケージ等の部材の無駄や搭載工程の効率化が図れない。
このような目的のためには、ウェハの位置を正確に知る必要がある。
ウェハの位置を知る技術として、特開2005−268530において、ウェハの位置が所定の基準位置と一致するようにするために、ウェハのエッジを撮影して、その撮影データに基づきウェハ周縁部の位置を算出する技術が開示されている。
特開2005−268530号公報
しかしながら、上記公報にかかる技術には、少なくともウェハの位置を検出する技術であるため、搭載対象であるチップが不良品であるか否かの判断を行うことができない。従って、製品の歩留まり等を向上させて価格抑制を行うことが困難であった。
そこで、本発明の主目的は搭載対象のチップが良品であるか否かを判断しながら搭載処理が行える半導体チップ搭載装置及び半導体チップ搭載方法を提供することを目的とする。
上記課題を解決するため、半導体チップ搭載装置は、複数のチップにダイシングされたウェハの周縁位置を複数撮影する撮影手段と、撮影手段により撮影されたウェハの周縁位置の画像データに基づき、ウェハの外縁をなすウェハ円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手段と、予め設定されたチップサイズ及びウェハ情報に基づき、搭載するチップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手段と、チップ情報に基づき、チップのコーナ位置がウェハ円の内側に位置するか否かを判断し、ウェハ円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手段と、チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手段と、を備えることを特徴とする。
また、半導体チップ搭載方法は、複数のチップにダイシングされたウェハの周縁位置を複数撮影する撮影手順と、撮影手順により撮影されたウェハの周縁位置の画像データに基づき、ウェハの外縁をなすウェハ円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手順と、予め設定されたチップサイズ及びウェハ情報に基づき、搭載するチップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手順と、チップ情報に基づき、チップのコーナ位置がウェハ円の内側に位置するか否かを判断し、ウェハ円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手順と、チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手順と、を含むことを特徴とする。
本発明によれば、搭載予定のチップの所定箇所のコーナが、ウェハ円内に含まれるか否かを判断するので、簡単な構成、且つ、安価な構成で、搭載対象のチップが良品であるか否かを判断しながら搭載処理が行えるようになる。従って、製品の歩留まりが向上すると共に、製品検査等に要する費用及び工数等の削減が可能になる。
本発明にかかる半導体チップ搭載装置の概略構成を示す斜視図である。 チップの搭載工程を示すフローチャートである。 搭載中のチップの上面図である。 チップの搭載処理を行っている最中のウェハの様子を模式的に示す図である。
本発明の実施形態を、図を参照して説明する。図1は、本発明にかかる半導体チップ搭載装置2の概略構成を示す斜視図である。
この半導体チップ搭載装置2は、ウェハ5を支持するウェハ保持部10、ウェハ5の周縁領域を撮影する認識カメラ(撮影手段)12、認識カメラ12をウェハ5の平面内で移動させるカメラステージ(撮影手段)14、チップをピックアップする搭載ヘッド部(搭載実行手段)、チップを搭載する基板、基板を保持する基板保持部、制御部(ウェハ情報算出手段、チップ情報算出手段、良品判断手段15等を備える。なお、搭載ヘッド部、基板、基板保持部は共に図示を省略している。また、ウェハ5は、複数のチップにダイシングされている。
制御部15は、カメラステージ14を駆動して認識カメラ12の位置を変えると共に、認識カメラ12からの撮影信号に基づき後述する演算処理を行い、搭載ヘッド部等を制御する。
なお、本発明は、認識カメラ12をウェハ5の平面内で移動させる構成に限定するものではない。例えば、認識カメラ12の位置を固定として、ウェハ保持部10を平面内で移動させることにより、ウェハ5に対する認識カメラ12の相対位置を変えても良い。また、複数の認識カメラ12を設けることにより、ウェハ5の周縁が撮影できるようにしてもよい。以下の説明では、認識カメラ12が1台で、カメラステージ14により位置が変える場合について説明する。
以下、ダイシングされたウェハ5から良品のチップを搭載する工程を、図を参照して説明する。搭載対象のチップが良品であるか否かを判断しながら搭載処理が行う際には、上記の要素を用いて、先ずウェハ5の位置を算出する位置算出処理と、搭載対象のチップが良品であるか否かを判断して、良品のみを搭載する搭載する良品搭載処理と、を主要処理とする。図2は、搭載工程を示すフローチャートであり、図3はウェハ5の上面図である。図2において、ステップS1〜ステップS3が、位置算出処理に相当し、ステップS4〜ステップS11が良品搭載処理に相当する。
なお、図3において、点A〜点Dは、ウェハ5の周縁上の点で、各点の座標値を(Xa,Ya)、(Xb,Yb)、(Xc,Yc)、(Xd,Yd)とする。以下、このような点を撮影位置と記載する。
ステップS1: 先ず、位置算出処理が行われる。制御部15は、カメラステージ14を駆動して、ウェハ保持部10にセットされているウェハ5の撮影位置A、B、C、Dに認識カメラ12を移動させる。無論、この段階においては、カメラステージ14を駆動する制御部15は、撮影位置A〜Dの正確な位置を知らない。従って、制御部15は、予め撮影位置A〜Dに対して設定された位置に認識カメラ12を移動させる。
そして、認識カメラ12の移動が完了すると、制御部15は、認識カメラ12にウェハ5の撮影を行わせる。認識カメラ12は、撮影したウェハ5の画像データを制御部15に送る。このような認識カメラ12の移動、ウェハ5の撮影、画像データの出力は、各撮影位置A〜Dについて行われる。
ステップS2: 制御部15は、認識カメラ12からの画像データに基づき、ウェハ5の位置や直径(ウェハ情報)等を算出する。ウェハ5の正確な位置は、画像データに対する輝度を微分して、その微分値が大きく変化する点を周縁とする。そして、周縁上の1点を撮影位置とする。図3においては、算出された撮影位置が、A:(Xa,Ya)、B:(Xb,Yb)、C:(Xc,Yc)、D:(Xd,Yd)として示している。
次に、制御部15は、4点の撮影位置から3点の撮影位置を選択して、これら3点を円周上の点とする円の直径を求める。以下、当該円をウェハ円と記載する。このとき、撮影位置A,B,Cの第1グループ、撮影位置B,C,Dの第2グループ、撮影位置C,D,Aの第3グループ、撮影位置D,A,Bの第4グループの選択パターンが可能である。
ステップS3: 各グループの撮影位置を用いて算出された直径は、一致しない。即ち、撮影位置Bはウェハ5のオリフラ5aの上の点であるため、この撮影位置Bを含むグループの撮影位置を用いて算出された直径は、本来の直径と異なる。各第1グループ〜第4グループの撮影位置を用いて算出された直径を、それぞれD1〜D4とする。
この場合、各直径は、D1>D3>D2=D4の関係を満たす。これは、第3グループには撮影位置Bが含まれないためである。また、第1グループの直径D1は、オリフラ上の撮影位置Bが、3つの撮影位置の真ん中に位置するため、最も大きくなる。これに対し、第2グループ、第4グループの直径D2,D4は、撮影位置Bが3つの撮影位置の真ん中に位置しないため最も小さくなる。
この関係式から、中間の直径D3がウェハ5の直径として算出でき、また最も大きい直径D1からオリフラ方向(ウェハ情報)を知ることができる。ウェハ5の位置及び直径が算出できたので、これらを用いてウェハ5の中心位置(ウェハ情報)も算出できる。
なお、ウェハ5がエキスパンドされている場合は、算出された直径D3は、エキスパンドされたウェハ5の直径に対応する。このとき、エキスパンド前のウェハ5の直径をDb、エキスパンド後のウェハ5の直径をDaとすると、エキスパンド率RはDa/Dbとなるので、チップの位置もこの比率に従い算出することができる。
ステップS4、S5: 次に、良品搭載処理が開始される。制御部15は搭載ヘッド部をウェハ5の原点位置に移動する。図4は、チップの搭載処理を行っている最中のウェハ5の様子を模式的に示す図である。図4においてハッチングは未搭載のチップの領域を示し、クロスハッチは現在搭載中のチップの領域P1を示している。また、白抜き領域は、搭載されたチップが位置していた領域を示している。なお、符号P0は、ウェハ5の原点位置(X0,Y0)を示している。以下の説明では、チップサイズは、横Hx,縦Hyとする。また、チィップ間距離をLoとする。このチップ間距離には、ウェハ5がエキスパンドされている場合のエキスパンド量が含まれている。
ステップS6: そして、制御部15は、次に搭載する予定のチップを設定し、そのチップの中心位置(チップ情報)を演算する。制御部15には、搭載するチップの順序が予め設定されている。例えば、最上段の最右側のチップから左側に向かって順に搭載して行くような搭載順序が例示できる。以下、この方向に搭載が行われるとするが、本発明はこれに限定するものではない。かかる搭載順序の下で、制御部15は次に搭載する予定のチップの中心位置を、チップサイズ、チップ間隔、ウェハ5の位置に基づき演算する。
図4に示すように、現在搭載しているチップは、クロスハッチングの領域P1のチップであるとすると、次に搭載する予定のチップは領域P2のチップである。領域P1におけるチップの中心座標値を(X1,Y1)とすると、次の搭載予定のチップP2の中心座標値は、(X1−Lo、Y1)となる。
ステップS7: このようにして、次の搭載予定のチップの中心位置が演算されると、制御部15は、この搭載予定のチップの2点のコーナ位置(チップ情報)を算出する。
次の搭載予定のチップが搭載処理中のチップの左側(−方向)に位置する場合は、演出する2点のコーナ位置は、次の搭載予定チップの左側のコーナとなる。そして、このコーナ位置は、(X1−Lo−Hx/2,Y1+Hy/2)と(X1−Lo−Hx/2,Y1−Hy/2)とになる。なお、次に搭載予定のチップが搭載処理中のチップの右側(+方向)に位置する場合は、算出する2点のコーナ位置は、(X1+Lo+Hx/2,Y1+Hy/2)、(X1+Lo+Hx/2,Y1−Hy/2)となる。
ステップS8:次に、2点のコーナの位置座標値から、このチップが搭載可能か良品か否かを判断する。即ち、このチップの2点のコーナ位置が、共に中心座標(X0,Y0)、直径D0で指定されるウェハ円の内側の点であれば、良品(搭載可能)と判断する。一方、ウェハ円の内側の点でないコーナがあれば不良品(搭載不可)と判断する。良品と判断された場合には、ステップS9に進み、不良品と判断された場合には、ステップS6に戻る。なお、搭載処理中のチップのN個先まで不良チップであることが既知である場合、次の搭載予定のチップは搭載処理中のチップに対して(N+1)個目のチップとする。
良品かどうかの判別においては、直径D0に指定距離を△dを加算あるいは減算した円をウェハ円として使用してもよい。このように指定距離Δdを導入することにより、コーナの位置がウェハ円上に位置するような場合でも、不良品として処理できる自由度が生まれる。
また、ウェハ5エキスパンドされたウェハ5の場合、エキスパンド後のチップ間距離L1は、エキスパンド前のチップ間距離Loとエキスパンド率Rとの積(L1=Lo×R)となる。
この場合、次の搭載予定のチップが良品か否かを判断するためには、エキスパンドされていないウェハ5の判断方法において、LoをL1に置き換え、D0をD1に置き換えればよい。
ステップS9,S10:良品(搭載可能)と判断した場合には、制御部15は搭載ヘッド部を搭載予定のチップ中心位置に移動させて、搭載処理を実行する。
ステップS11: その後、搭載予定の全てのチップの搭載が完了したか否かを判断し、全てのチップの搭載が未完了の場合は、ステップS6に戻り、完了した場合には搭載処理は完了する。
このように、チップの搭載前に、搭載するチップが良品であるか否かを判断し、良品の場合には、該当するチップ位置に移動して搭載を行うので、不良品の搭載が防止できると共に、不良品位置に搭載ヘッド部を移動させると言った処理の無駄が防止できる。従って、製品の歩留まりが向上して、価格の抑制が可能になると共に信頼性が向上する。
以上本発明の特徴を付記として纏める。
[付記1]
複数のチップにダイシングされたウェハの周縁位置を複数撮影する撮影手段と、
前記撮影手段により撮影された前記ウェハの周縁位置の画像データに基づき、前記ウェハの外縁をなすウェハ円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手段と、
予め設定されたチップサイズ及び前記ウェハ情報に基づき、搭載する前記チップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手段と、
前記チップ情報に基づき、前記チップの前記コーナ位置が前記ウェハ円の内側に位置するか否かを判断し、前記ウェハ円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手段と、
前記チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手段と、を備えることを特徴とする半導体チップ搭載装置。
[付記2]
付記1に記載の半導体チップ搭載装置であって、
前記撮影手段が、前記ウェハの周囲を略4等分した位置を撮影位置として、4つの撮影位置でそれぞれ撮影を行い、
前記ウェハ情報算出手段は、4つの前記撮影位置に対応する前記画像データから3つの前記撮影位置に対応する前記画像データを選択して前記ウェハ円の直径を算出する処理を4つの前記撮影位置から3つの前記撮影位置を選ぶ組み合わせだけ行い、得られた直径の内中間の値の直径を前記ウェハ円の直径とする特定することを特徴とする半導体チップ搭載装置。
[付記3]
付記1又は2に記載の半導体チップ搭載装置であって、
前記ウェハ情報算出手段は、特定された前記ウェハ円の直径に用いた3つの前記撮影位置における真ん中の前記撮影位置は、オリフラの上の点であると判断することを特徴とする半導体チップ搭載装置。
[付記4]
付記1乃至3のいずれか1項に記載の半導体チップ搭載装置であって、
前記ウェハ情報算出手段が算出した前記ウェハ円は、前記ウェハがエキスパンド処理されている場合には、エキスパンド処理されたウェハの直径を持つ円であることを特徴とする半導体チップ搭載装置。
[付記5]
付記4に記載の半導体チップ搭載装置であって、
前記チップ情報算出手段が、搭載する前記チップの位置を算出する際に、チップピッチを演算パラメータとして用い、その際に前記ウェハがエキスパンド処理されている場合には、予め設定されたエキスパンド率を用いて、前記チップの前記ピッチを補正することを特徴とする半導体チップ搭載装置。
[付記6]
付記1乃至5のいずれか1項に記載の半導体チップ搭載装置であって、
前記ウェハ情報算出手段は、予めオフセット量を記憶しおり、算出した前記ウェハ円より前記オフセット量だけ小さい円を、前記ウェハ円とすることを特徴とする半導体チップ搭載装置。
[付記7]
複数のチップにダイシングされたウェハの周縁位置を複数撮影する撮影手順と、
前記撮影手順により撮影された前記ウェハの周縁位置の画像データに基づき、前記ウェハの外縁をなすウェハ円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手順と、
予め設定されたチップサイズ及び前記ウェハ情報に基づき、搭載する前記チップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手順と、
前記チップ情報に基づき、前記チップの前記コーナ位置が前記ウェハ円の内側に位置するか否かを判断し、前記ウェハ円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手順と、
前記チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手順と、を含むことを特徴とする半導体チップ搭載方法。
[付記8]
付記7に記載の半導体チップ搭載方法であって、
前記撮影手順が、前記ウェハの周囲を略4等分した位置を撮影位置として、4つの撮影位置でそれぞれ撮影を行う手順を含み、
前記ウェハ情報算出手順が、4つの前記撮影位置に対応する前記画像データから3つの前記撮影位置に対応する前記画像データを選択して前記ウェハ円の直径を算出する処理を4つの前記撮影位置から3つの前記撮影位置を選ぶ組み合わせだけ行い、得られた直径の内中間の値の直径を前記ウェハ円の直径とする特定する手順を含むことを特徴とする半導体チップ搭載方法。
[付記9]
付記7又は8に記載の半導体チップ搭載方法であって、
前記ウェハ情報算出手順は、特定された前記ウェハ円の直径に用いた3つの前記撮影位置における真ん中の前記撮影位置は、オリフラの上の点であると判断する手順を含むことを特徴とする半導体チップ搭載方法。
[付記10]
付記7乃至9のいずれか7項に記載の半導体チップ搭載方法であって、
前記ウェハ情報算出手順が算出した前記ウェハ円は、前記ウェハがエキスパンド処理されている場合には、エキスパンド処理されたウェハの直径を持つ円であることを特徴とする半導体チップ搭載方法。
[付記11]
付記10に記載の半導体チップ搭載方法であって、
前記チップ情報算出手順が、搭載する前記チップの位置を算出する際に、チップピッチを演算パラメータとして用い、その際に前記ウェハがエキスパンド処理されている場合には、予め設定されたエキスパンド率を用いて、前記チップの前記ピッチを補正する手順を含むことを特徴とする半導体チップ搭載方法。
[付記12]
付記7乃至11のいずれか1項に記載の半導体チップ搭載方法であって、
前記ウェハ情報算出手順は、予めオフセット量を記憶しおり、算出した前記ウェハ円より前記オフセット量だけ小さい円を、前記ウェハ円とする手順を含むことを特徴とする半導体チップ搭載方法。
2 半導体チップ搭載装置
5a オリフラ
5 ウェハ
10 ウェハ保持部
12 認識カメラ
14 カメラステージ
15 制御部

Claims (10)

  1. 複数のチップにダイシングされたウェハの周縁位置を複数撮影する撮影手段と、
    前記撮影手段により撮影された前記ウェハの周縁位置の画像データに基づき、前記ウェハの外縁をなすウェハ円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手段と、
    予め設定されたチップサイズ及び前記ウェハ情報に基づき、搭載する前記チップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手段と、
    前記チップ情報に基づき、前記チップの前記コーナ位置が前記ウェハ円の内側に位置するか否かを判断し、前記ウェハ円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手段と、
    前記チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手段と、を備えることを特徴とする半導体チップ搭載装置。
  2. 請求項1に記載の半導体チップ搭載装置であって、
    前記撮影手段は、前記ウェハの周囲を略4等分した位置を撮影位置として、4つの撮影位置でそれぞれ撮影を行い、
    前記ウェハ情報算出手段は、4つの前記撮影位置に対応する前記画像データから3つの前記撮影位置に対応する前記画像データを選択して前記ウェハ円の直径を算出する処理を4つの前記撮影位置から3つの前記撮影位置を選ぶ組み合わせだけ行い、得られた直径の内中間の値の直径を前記ウェハ円の直径とする特定することを特徴とする半導体チップ搭載装置。
  3. 請求項1又は2に記載の半導体チップ搭載装置であって、
    前記ウェハ情報算出手段は、特定された前記ウェハ円の直径に用いた3つの前記撮影位置における真ん中の前記撮影位置は、オリフラの上の点であると判断することを特徴とする半導体チップ搭載装置。
  4. 請求項1乃至3のいずれか1項に記載の半導体チップ搭載装置であって、
    前記ウェハ情報算出手段が算出した前記ウェハ円は、前記ウェハがエキスパンド処理されている場合には、エキスパンド処理されたウェハの直径を持つ円であることを特徴とする半導体チップ搭載装置。
  5. 請求項4に記載の半導体チップ搭載装置であって、
    前記チップ情報算出手段が、搭載する前記チップの位置を算出する際に、チップピッチを演算パラメータとして用い、その際に前記ウェハがエキスパンド処理されている場合には、予め設定されたエキスパンド率を用いて、前記チップの前記ピッチを補正することを特徴とする半導体チップ搭載装置。
  6. 複数のチップにダイシングされたウェハの周縁位置を複数撮影する撮影手順と、
    前記撮影手順により撮影された前記ウェハの周縁位置の画像データに基づき、前記ウェハの外縁をなすウェハ円の中心位置及び直径を含むウェハ情報を算出するウェハ情報算出手順と、
    予め設定されたチップサイズ及び前記ウェハ情報に基づき、搭載する前記チップの中心位置及び当該チップにおける所定箇所のコーナ位置を含むチップ情報を算出するチップ情報算出手順と、
    前記チップ情報に基づき、前記チップの前記コーナ位置が前記ウェハ円の内側に位置するか否かを判断し、前記ウェハ円の内側に位置する場合には、当該チップは搭載可能な良品であると判断する良品判断手順と、
    前記チップが良品と判断された場合に、当該チップの搭載を行う搭載実行手順と、を含むことを特徴とする半導体チップ搭載方法。
  7. 請求項6に記載の半導体チップ搭載方法であって、
    前記撮影手順が、前記ウェハの周囲を略4等分した位置を撮影位置として、4つの撮影位置でそれぞれ撮影を行う手順を含み、
    前記ウェハ情報算出手順が、4つの前記撮影位置に対応する前記画像データから3つの前記撮影位置に対応する前記画像データを選択して前記ウェハ円の直径を算出する処理を4つの前記撮影位置から3つの前記撮影位置を選ぶ組み合わせだけ行い、得られた直径の内中間の値の直径を前記ウェハ円の直径とする特定する手順を含むことを特徴とする半導体チップ搭載方法。
  8. 請求項6又は7に記載の半導体チップ搭載方法であって、
    前記ウェハ情報算出手順は、特定された前記ウェハ円の直径に用いた3つの前記撮影位置における真ん中の前記撮影位置は、オリフラの上の点であると判断する手順を含むことを特徴とする半導体チップ搭載方法。
  9. 請求項6乃至8のいずれか1項に記載の半導体チップ搭載方法であって、
    前記ウェハ情報算出手順が算出した前記ウェハ円は、前記ウェハがエキスパンド処理されている場合には、エキスパンド処理されたウェハの直径を持つ円であることを特徴とする半導体チップ搭載方法。
  10. 請求項9に記載の半導体チップ搭載方法であって、
    前記チップ情報算出手順が、搭載する前記チップの位置を算出する際に、チップピッチを演算パラメータとして用い、その際に前記ウェハがエキスパンド処理されている場合には、予め設定されたエキスパンド率を用いて、前記チップの前記ピッチを補正する手順を含むことを特徴とする半導体チップ搭載方法。
JP2011047183A 2011-03-04 2011-03-04 半導体チップ搭載装置及び半導体チップ搭載方法 Pending JP2012186249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011047183A JP2012186249A (ja) 2011-03-04 2011-03-04 半導体チップ搭載装置及び半導体チップ搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011047183A JP2012186249A (ja) 2011-03-04 2011-03-04 半導体チップ搭載装置及び半導体チップ搭載方法

Publications (1)

Publication Number Publication Date
JP2012186249A true JP2012186249A (ja) 2012-09-27

Family

ID=47016070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011047183A Pending JP2012186249A (ja) 2011-03-04 2011-03-04 半導体チップ搭載装置及び半導体チップ搭載方法

Country Status (1)

Country Link
JP (1) JP2012186249A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015081882A (ja) * 2013-10-24 2015-04-27 株式会社ミツトヨ 画像測定装置、及び高さ測定方法
CN111587358A (zh) * 2018-03-19 2020-08-25 东丽工程株式会社 芯片位置测量装置
JP7436251B2 (ja) 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191537A (ja) * 1989-12-20 1991-08-21 Nec Corp 半導体ペレットマウント装置
JPH0412549A (ja) * 1990-05-01 1992-01-17 Rohm Co Ltd 半導体ペレットのピックアップ装置
JP2000236003A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp チップ配置検出方法、ボンディング方法、チップ配置検出装置、及びボンディング装置
JP2003254738A (ja) * 2002-02-28 2003-09-10 Olympus Optical Co Ltd ウエハ芯出し装置及び方法並びにプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191537A (ja) * 1989-12-20 1991-08-21 Nec Corp 半導体ペレットマウント装置
JPH0412549A (ja) * 1990-05-01 1992-01-17 Rohm Co Ltd 半導体ペレットのピックアップ装置
JP2000236003A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp チップ配置検出方法、ボンディング方法、チップ配置検出装置、及びボンディング装置
JP2003254738A (ja) * 2002-02-28 2003-09-10 Olympus Optical Co Ltd ウエハ芯出し装置及び方法並びにプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015081882A (ja) * 2013-10-24 2015-04-27 株式会社ミツトヨ 画像測定装置、及び高さ測定方法
CN111587358A (zh) * 2018-03-19 2020-08-25 东丽工程株式会社 芯片位置测量装置
JP7436251B2 (ja) 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5429872B2 (ja) 加工対象物を溶接するロボットを制御する方法および装置
JP2010135642A (ja) 基板検査方法及び記憶媒体
JP2008185514A (ja) 基板外観検査装置
TW201918999A (zh) 深度影像擷取裝置的校正方法
US20230179732A1 (en) Image capturing apparatus, image processing apparatus, image processing method, image capturing apparatus calibration method, robot apparatus, method for manufacturing article using robot apparatus, and recording medium
US20170371123A1 (en) Method and system for multi-lens module alignment
JP2018120983A (ja) 半導体製造装置および半導体装置の製造方法
US20220199433A1 (en) Die Bonding Apparatus and Manufacturing Method for Semiconductor Apparatus
CN107202555A (zh) 一种连杆加工旋转盘夹具视觉检测装置和检测方法
CN110391153A (zh) 用于半导体工艺的检查设备和半导体工艺装置
JP2012186249A (ja) 半導体チップ搭載装置及び半導体チップ搭載方法
CN111210392B (zh) 一种基于数字图像处理的轮毂气门孔定位方法
US7931186B2 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
JP2016001378A (ja) 車載カメラの校正装置
US20150051724A1 (en) Computing device and simulation method for generating a double contour of an object
JP2004140084A (ja) 半導体チップのピックアップ方法およびそのピックアップ装置
JP2011047725A (ja) 撮像装置の取り付け位置の推定方法およびキャリブレーションシステム
CN114295331B (zh) 一种多摄模组光轴测试方法、装置、设备和介质
JP2017020971A (ja) パターン画像投射装置、視差情報生成装置、パターン画像生成プログラム
JP2008124336A (ja) 半導体チップの外形認識方法および位置補正方法
CN114241342A (zh) 工件上检测点错漏装检测的方法
US20120128229A1 (en) Imaging operations for a wire bonding system
TW201443393A (zh) 拍攝並拼接物件影像的方法
JP3123275B2 (ja) 電子部品の欠品検査における検査データの作成方法
JP7377655B2 (ja) ダイボンディング装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150507