KR20160147415A - 플립 칩의 범프 인식 보정 방법 - Google Patents

플립 칩의 범프 인식 보정 방법 Download PDF

Info

Publication number
KR20160147415A
KR20160147415A KR1020150084125A KR20150084125A KR20160147415A KR 20160147415 A KR20160147415 A KR 20160147415A KR 1020150084125 A KR1020150084125 A KR 1020150084125A KR 20150084125 A KR20150084125 A KR 20150084125A KR 20160147415 A KR20160147415 A KR 20160147415A
Authority
KR
South Korea
Prior art keywords
ball
input
bump
model
flip chip
Prior art date
Application number
KR1020150084125A
Other languages
English (en)
Other versions
KR102022475B1 (ko
Inventor
이용재
Original Assignee
한화테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화테크윈 주식회사 filed Critical 한화테크윈 주식회사
Priority to KR1020150084125A priority Critical patent/KR102022475B1/ko
Priority to TW105110989A priority patent/TWI571992B/zh
Publication of KR20160147415A publication Critical patent/KR20160147415A/ko
Application granted granted Critical
Publication of KR102022475B1 publication Critical patent/KR102022475B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립 칩의 범프 인식 보정 방법에 관한 것으로서, 프로그램에 모델 볼 위치를 등록하는 단계; 영상으로부터 입력된 범프의 위치인 입력 볼을 상기 모델 볼의 위치와 비교하는 단계; 상기 모델 볼 위치에 대한 상기 입력 볼 위치의 매칭 스코어를 계산하여, 미리 설정된 값 이상의 매칭 스코어를 갖는 입력 볼 위치를 산정하는 단계; 상기 설정 값 이상의 매칭 스코어를 갖는 입력 볼 위치만으로 상기 모델 볼 위치와 각도를 비교한 후, 상기 모델 볼 위치로 상기 입력 볼 위치의 각도를 회전시키는 단계; 상기 모델 볼 위치와, 상기 입력 볼 위치의 중심 편차를 구하는 단계; 상기 중심 편차와, 상기 입력 볼의 개별 위치와 상기 모델 볼의 개별 위치의 각 위치 편차를 비교하여, 상기 입력 볼의 중심 위치를 재 산출하는 단계; 및 상기 재 산출된 입력 볼의 중심 위치를 기준으로 상기 입력 볼 위치의 중심 위치를 보정하는 단계를 포함한다.

Description

플립 칩의 범프 인식 보정 방법{Method for revision of bump realization in flip chip}
본 발명은 플립 칩의 범프 인식 보정 방법에 관한 것으로서, 보다 상세하게는 플립 칩의 범프 인식 오차를 보다 정확하게 보정할 수 있는 플립 칩의 범프 인식 보정 방법에 관한 것이다.
최근에는, 전자, 통신 기술의 발달로 각종 전자기기는 더욱 소형화, 경량화되고 있다. 이에 따라, 각종 전자기기에 내장되는 반도체 칩과 같은 전자부품은 고집적화, 초소형화가 필수적이다.
이에 따라, 고밀도, 초소형의 표면실장부품(SMD : Surface Mount Device)을 인쇄회로기판(PCB : Printed Circuit Board, 이하 '기판'이라 함)에 실장하는 표면실장기술에 대한 연구가 활발히 진행되고 있다.
이러한 표면실장기술로서, 종래의 와이어 본딩 기술을 대신하여 반도체 칩인 다이의 전극과 기판을 범프(Bump)로 연결하는 플립 칩(Flip Chip) 공정이 있다.
플립 칩은 전기적 장치나 반도체 칩들을 페이스다운(Face-down) 형태로 기판의 실장 패드에 직접 장착할 수 있는 디바이스들을 일컫는다.
플립 칩을 기판에 장착할 때, 전기적인 연결은 칩의 표면에 생성된 전도성 범프를 통해 이루어지며, 칩을 기판에 장착할 때 칩이 뒤집어진 상태로 장착되므로 여기에 기인하여 플립 칩이라 일컫는다.
플립 칩은, 와이어 본드가 필요하지 않기 때문에, 일반적인 와이어 본딩 공정을 거치는 칩에 비하여 사이즈가 훨씬 작다. 또한 와이어 본드의 칩과 기판의 연결이 와이어 본딩에서는 한번에 하나씩 붙이는 반면에, 플립 칩 에서는 동시에 수행할 수 있어, 플립 칩은 와이어 본드의 칩 보다 비용이 절감되고, 연결되는 길이가 와이어 본딩보다 짧기 때문에 성능도 향상된다.
이러한 플립 칩 공정에 의하여, 플립 칩을 기판에 실장하는 공정을 간략히 설명하면 다음과 같다.
먼저, 웨이퍼로부터 칩을 분리하여 떼어낸 후, 칩을 플립(Flip)하여 상,하면 위치를 반전시키는 범핑(Bumping) 공정을 수행한다.
그리고, 반전된 칩을 마운터의 헤드가 흡착하여 정해진 위치로 이동시키고, 필요 시에 범프가 포함된 면에 열을 가하는 리플로우(Reflow) 공정을 수행한다.
이 때, 필요한 경우, 범프에 플럭스(Flux)를 전사시키는 플럭싱(Fluxing) 공정을 수행한다.
다음에, 기판의 칩이 실장될 정해진 위치인 패드를 카메라 비젼으로 인식하여 범프의 위치를 인식하고, 패드에 범프를 닿게 하여 칩을 마운팅(Mounting) 하는 공정을 수행한다.
마지막으로, 리플로우를 통해 열을 가하여 기판과 칩을 접착시키고, 에폭시를 도포하는 언더필링(underfilling) 및 열 등으로 경화시키는 커링(Curing)을 통해 칩을 보호한다.
이와 같은, 플립 칩 공정에서, 플럭스를 전사하기 전에 형상 변경이 없는 범프를 이용하여 범프 인식 파라미터(Parameter)를 설정하고, 인식된 범프의 위치 보정은 플럭스 전사 후의 범프 볼을 이용하기 때문에 플럭스 전사량에 따라 각각의 범프 볼들 크기나 형상에 차이가 발생할 수 있으므로, 실제 범프 인식 성공률을 저하될 우려가 있다.
이와 같이, 범프 인식 성공률이 저하되어, 범프 위치의 보정이 제대로 이루어지지 않을 경우, 쇼트 등의 불량이 발생되는 문제점을 야기하게 된다.
한국공개특허 제10-2007-0066946호 한국특허등록 제10-1507154호
본 발명은 상기와 같은 제반 문제점에 착안하여 안출된 것으로서, 본 발명이 해결하고자 하는 기술적 과제는, 플럭스가 전사된 범프의 인식 오차를 줄여 보정 인식 정도를 향상시킴으로써, 쇼트 등의 불량 발생을 예방하도록 한 플립 칩의 범프 인식 보정 방법을 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법은, 프로그램에 모델 볼 위치를 등록하는 단계; 영상으로부터 입력된 범프의 위치인 입력 볼을 상기 모델 볼의 위치와 비교하는 단계; 상기 모델 볼 위치에 대한 상기 입력 볼 위치의 매칭 스코어를 계산하여, 미리 설정된 값 이상의 매칭 스코어를 갖는 입력 볼 위치를 산정하는 단계; 상기 설정 값 이상의 매칭 스코어를 갖는 입력 볼 위치만으로 상기 모델 볼 위치와 각도를 비교한 후, 상기 모델 볼 위치로 상기 입력 볼 위치의 각도를 회전시키는 단계; 상기 모델 볼 위치와, 상기 입력 볼 위치의 중심 편차를 구하는 단계; 상기 중심 편차와, 상기 입력 볼의 개별 위치와 상기 모델 볼의 개별 위치의 각 위치 편차를 비교하여, 상기 입력 볼의 중심 위치를 재 산출하는 단계; 및 상기 재 산출된 입력 볼의 중심 위치를 기준으로 상기 입력 볼 위치의 중심 위치를 보정하는 단계를 포함할 수 있다.
이 경우, 상기 프로그램은 캐드(CAD)일 수 있다.
또한, 상기 입력 볼의 중심 위치를 재 산출하는 경우, 상기 입력 볼의 개별 위치와 상기 모델 볼의 개별 위치의 각 위치 편차에서, 상기 중심 편차와 설정 값 이하의 위치 편차를 나타내는 입력 볼들로서 입력 볼의 중심 위치를 재 산출하는 것이 바람직하다.
또한, 상기 입력 볼은, 플럭스가 디핑되어 전사된 범프 위치가 카메라에 의해 영상으로 입력되는 것일 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법에 의하면, 플립 칩 범프의 인식에 대한 오차가 크게 개선됨에 따라 쇼트 등의 불량 발생이 현저히 줄어들 수 있는 효과가 제공될 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 플립 칩에 범프가 형성된 상태를 도시한 개략도로서, (a)는 범프에 플럭스가 디핑되기 전의 도면이고, (b)는 범프에 플럭스가 디핑된 후의 도면.
도 2는 종래에 범프를 인식하는 과정을 도시한 순서도.
도 3은 종래에 범프의 인식 보정 후, 기판에 플립 칩을 실장하는 과정을 도시한 순서도.
도 4는 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법에 따른 모델 볼과 입력 볼을 비교하는 과정을 도시한 도면.
도 5는 도 4에서 모델 볼과 입력 볼이 매칭되는 상태를 도시한 도면.
도 6은 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법을 순차적으로 도시한 순서도.
도 7은 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법에 따라 범프의 위치가 보정된 상태를 도시한 도면.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 본 발명에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명에 따른 플립 칩의 범프 인식 보정 방법에 대한 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.
먼저, 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법을 설명하기에 앞서, 종래에 플립 칩의 범프를 인식한 후, 보정하는 방법을 설명하기로 한다.
도 1은 플립 칩에 범프가 형성된 상태를 도시한 개략도로서, (a)는 범프에 플럭스가 디핑되기 전의 도면이고, (b)는 범프에 플럭스가 디핑된 후의 도면이다.
도시된 바와 같이, 플립 칩 공정 시, 배선은 다이 표면에 있는 도전성 범프(Bump)를 이용하여 이루어지기 때문에, 범프가 기판의 패드 표면에 접합되어 마운팅(Mounting)될 때, 접합부를 깨끗이 하고 접합 시에 산화물 생성을 방지하기 위하여 플럭스(Flux)를 전사시킨다.
즉, 도 1의 (a)에 도시된 바와 같이 플립 칩(10) 일면에 도전성 범프(20)가 형성된 상태에서, 도 1의 (b)에 도시된 바와 같이 범프(20)에 플럭스(22)를 전사시킨다.
범프(20)에 플럭스(22)를 전사시키는 방법은, 플럭스 플레이트에 플럭스를 수십 마이크로 두께로 도포한 후, 스핀들로 플립 칩을 픽업하여 일정 시간과 압력으로 눌러서 범프에 플럭스가 충분하게 묻을 수 있도록 한다.
이 때, 보통 1~2kg의 힘으로 눌러주게 되는데, 눌려지는 힘에 의해 도 1의(b)에 도시된 바와 같이, 범프(20)의 형상이 변형될 수 있고, 범프(20) 주변에 플럭스(22)가 많이 묻어 범프(20)의 크기도 변화될 수 있게 된다.
이와 같이, 플럭스 전사에 의해 범프(20)의 형상 또는 크기가 변형되는 경우, 범프(20)의 인식된 위치를 정확하게 보정할 수 없게 되고, 이에 따라 보정 오차에 의한 쇼트 등의 불량 발생의 원인이 될 수 있다.
도 2는 종래에 범프를 인식하는 과정을 도시한 순서도이고, 도 3은 종래에 범프의 인식 보정 후, 기판에 플립 칩을 실장하는 과정을 도시한 순서도이다.
도 2에 도시된 바와 같이, 종래에 범프 인식은 플럭스 전사를 위한 디핑 전, 형상 변형이 없는 범프를 이용하여 범프 인식 파라미터를 설정한다.
즉, 도 1의 (a)에 도시된 바와 같이, 플럭스 전사를 위한 디핑 전, 형상 변형이 없는 범프를 이용하여 도 2에 도시된 바와 같은 순서로 범프를 인식한다.
다시 말해서, 셔틀 다이로부터 플립 칩을 픽업하고, 카메라를 이용하여 픽업 된 플립 칩의 범프를 인식한다. 이 때, 범프의 인식이 성공하면 티칭을 완료하고, 범프의 인식을 실패하면 인식 파라미터를 조정하여 범프를 재 인식한다.
그런데, 이와 같은 범프 인식 후에, 범프의 인식된 위치를 보정하는 단계는, 앞서 설명한 바와 같이 범프에 플럭스가 전사된 상태에서 이루어지게 된다.
즉, 도 3에 도시된 바와 같이, 셔틀 다이로부터 플립 칩을 픽업하고, 픽업 된 플립 칩의 범프에 플럭스를 디핑하여 전사시킨 후, 카메라를 이용하여 플럭스가 전사된 범프를 인식한다. 이 때, 플럭스가 전사된 범프의 인식이 성공하면 범프의 위치를 보정하고, 플립 칩이 실장된 기판을 이동시킨 후, 플립 칩을 기판에 실장시키게 된다.
이 때, 플럭스가 전사된 범프의 인식에 실패하는 경우, 에러 발생이 이루어지게 된다.
이와 같이, 인식된 범프의 보정은 범프에 플럭스가 디핑되어 전사된 후에 이루어지기 때문에, 도 1의 (b)에 도시된 바와 같이, 플럭스에 의해 복수의 범프들은 각각 형상이나 크기가 달라질 수 있으며, 이에 따라 범프의 인식 성공률도 저하되어, 인식된 범프의 오차를 보정하더라도 보정오차가 발생되어 쇼트 등의 발생 원인이 되는 것이다.
이에 따라, 본 발명은 플럭스가 전사된 범프의 인식 오차를 줄여 보정 인식 정도를 향상시킴으로써, 쇼트 등의 불량 발생을 예방하도록 한 플립 칩의 범프 보정 방법을 제공하고자 한다.
도 4는 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법에 따른 모델 볼과 입력 볼을 비교하는 과정을 도시한 도면이고, 도 5는 도 4에서 모델 볼과 입력 볼이 매칭되는 상태를 도시한 도면이다.
또한, 도 6은 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법을 순차적으로 도시한 순서도이고, 도 7은 본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법에 따라 범프의 위치가 보정된 상태를 도시한 도면이다.
본 발명의 실시 예에 따른 플립 칩의 범프 인식 보정 방법은, 먼저, 플립 칩 범프의 위치를 이용하여 캐드(CAD) 등의 프로그램으로부터 모델 볼(100)의 위치를 입력한다.
그리고, 도 4에 도시된 바와 같이, 카메라로부터 영상 입력된 플립 칩 범프인 입력 볼(200) 위치를 탐색하고, 이 입력 볼(200)의 각 개별 입력 볼들을 입력된 모델 볼과 비교한다.
이때, 입력 볼(200)들의 위치는 모델 볼(100)과의 매칭 스코어를 통해 정확하게 구할 수 있는데, 매칭 스코어가 최대가 되는 곳을 위치로 확정한다. 여기서, 매칭 스코어가 낮은 입력 볼 위치는 계산에서 제외하도록 한다.
즉, 복수의 범프들 중, 플럭스 디핑에 따른 전사에 의해 형상 또는 크기가 변화될 수 있으며, 이의 경우 도 5에 도시된 바와 같이 형상 또는 크기가 변화된 몇몇의 범프(입력 볼(200))는 모델 볼(100)과 일정 간격 이격된 상태로 매칭이 이루어질 수 있다.
따라서, 설정된 값 보다 모델 볼들과 매칭이 이루어지지 않는 입력 볼들은 매칭 스코어가 낮은 것으로 판단하여, 입력 볼(200) 위치 계산 시에 제외하도록 한다.
이와 같이, 계산에서 제외된 입력 볼들의 위치 외에, 매칭 스코어가 높은 입력 볼들의 위치는 모델 볼과의 각도 비교 후, 입력 볼을 모델 볼의 위치에 반영하여 회전시킨다.
다음에, 전체 입력 볼들과 전체 모델 볼들의 중심 편차를 산출하고, 산출된 전체 중심 편차와, 각 개별 입력 볼들과 각 개별 모델 볼들의 각 위치 편차를 비교함으로써, 입력 볼의 중심위치를 재 산출한다.
이때, 각 개별 입력 볼들과, 각 개별 모델 볼들의 위치 편차가 미리 입력된 값인 일정거리 이상인 것 즉, 위치 편차가 설정된 값 이상인 것은 제외시키고, 위치 편차가 설정된 값 이하인 입력 볼의 위치만으로 중심위치를 재 산출하도록 한다.
이와 같이 재 산출된 입력 볼의 중심 위치를 기준으로 입력 볼을 이동시켜서 보정하게 되면, 도 7에 도시된 바와 같이, 모델 볼(100)들에 대하여 입력 볼(200)들의 매칭이 비교적 정확하게 이루어지게 됨으로써, 범프의 위치 보정이 제대로 이루어지게 된다.
따라서, 플립 칩 범프의 인식에 대한 오차가 크게 개선됨에 따라 쇼트 등의 불량 발생이 현저히 줄어들 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 모델 볼 200 : 입력 볼

Claims (4)

  1. 프로그램에 모델 볼 위치를 등록하는 단계;
    영상으로부터 입력된 범프의 위치인 입력 볼을 상기 모델 볼의 위치와 비교하는 단계;
    상기 모델 볼 위치에 대한 상기 입력 볼 위치의 매칭 스코어를 계산하여, 미리 설정된 값 이상의 매칭 스코어를 갖는 입력 볼 위치를 산정하는 단계;
    상기 설정 값 이상의 매칭 스코어를 갖는 입력 볼 위치만으로 상기 모델 볼 위치와 각도를 비교한 후, 상기 모델 볼 위치로 상기 입력 볼 위치의 각도를 회전시키는 단계;
    상기 모델 볼 위치와, 상기 입력 볼 위치의 중심 편차를 구하는 단계;
    상기 중심 편차와, 상기 입력 볼의 개별 위치와 상기 모델 볼의 개별 위치의 각 위치 편차를 비교하여, 상기 입력 볼의 중심 위치를 재 산출하는 단계; 및
    상기 재 산출된 입력 볼의 중심 위치를 기준으로 상기 입력 볼 위치의 중심 위치를 보정하는 단계를 포함하는, 플립 칩의 범프 인식 보정 방법
  2. 제 1항에 있어서,
    상기 프로그램은 캐드(CAD)인, 플립 칩의 범프 인식 보정 방법.
  3. 제 2항에 있어서,
    상기 입력 볼의 중심 위치를 재 산출하는 경우,
    상기 입력 볼의 개별 위치와 상기 모델 볼의 개별 위치의 각 위치 편차에서, 상기 중심 편차와 설정 값 이하의 위치 편차를 나타내는 입력 볼들로서 입력 볼의 중심 위치를 재 산출하는, 플립 칩의 범프 인식 보정 방법.
  4. 제 1항에 있어서,
    상기 입력 볼은, 플럭스가 디핑되어 전사된 범프 위치가 카메라에 의해 영상으로 입력되는, 플립 칩의 범프 인식 보정 방법.
KR1020150084125A 2015-06-15 2015-06-15 플립 칩의 범프 인식 보정 방법 KR102022475B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150084125A KR102022475B1 (ko) 2015-06-15 2015-06-15 플립 칩의 범프 인식 보정 방법
TW105110989A TWI571992B (zh) 2015-06-15 2016-04-08 倒裝晶片之導電性凸起的識別補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150084125A KR102022475B1 (ko) 2015-06-15 2015-06-15 플립 칩의 범프 인식 보정 방법

Publications (2)

Publication Number Publication Date
KR20160147415A true KR20160147415A (ko) 2016-12-23
KR102022475B1 KR102022475B1 (ko) 2019-09-18

Family

ID=57736322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150084125A KR102022475B1 (ko) 2015-06-15 2015-06-15 플립 칩의 범프 인식 보정 방법

Country Status (2)

Country Link
KR (1) KR102022475B1 (ko)
TW (1) TWI571992B (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307567A (ja) * 1998-02-20 1999-11-05 Fujitsu Ltd バンプ検査工程を有する半導体装置の製造方法
JP2002098511A (ja) * 2000-09-26 2002-04-05 Matsushita Electric Ind Co Ltd 導電性ボールの搭載状態の検査方法
JP2003060396A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
KR20070066946A (ko) 2005-12-22 2007-06-27 언액시스 인터내셔널 트레이딩 엘티디 플립칩을 기판에 장착하기 위한 방법
KR101507154B1 (ko) 2007-05-09 2015-03-31 삼성전자주식회사 이동 통신 시스템에서 신호를 송수신하는 방법 및 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672840B1 (ko) * 2011-11-09 2016-11-08 한화테크윈 주식회사 플립칩 마운터 증식형 시스템
KR102111183B1 (ko) * 2012-08-31 2020-05-14 세미컨덕터 테크놀로지스 앤드 인스트루먼츠 피티이 엘티디 다기능 웨이퍼 및 필름 프레임 조작 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307567A (ja) * 1998-02-20 1999-11-05 Fujitsu Ltd バンプ検査工程を有する半導体装置の製造方法
JP2002098511A (ja) * 2000-09-26 2002-04-05 Matsushita Electric Ind Co Ltd 導電性ボールの搭載状態の検査方法
JP2003060396A (ja) * 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
KR20070066946A (ko) 2005-12-22 2007-06-27 언액시스 인터내셔널 트레이딩 엘티디 플립칩을 기판에 장착하기 위한 방법
KR101507154B1 (ko) 2007-05-09 2015-03-31 삼성전자주식회사 이동 통신 시스템에서 신호를 송수신하는 방법 및 장치

Also Published As

Publication number Publication date
TW201644025A (zh) 2016-12-16
KR102022475B1 (ko) 2019-09-18
TWI571992B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
US20040232533A1 (en) Semiconductor apparatus and fabricating method for the same
US7160757B2 (en) Gap control between interposer and substrate in electronic assemblies
US7958627B2 (en) Method of attaching an electronic device to an MLCC having a curved surface
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US10867956B2 (en) Method of manufacturing a semiconductor device
US20230369182A1 (en) Flip chip self-alignment features for substrate and leadframe applications
US7642662B2 (en) Semiconductor device and method of manufacturing the same
KR20040105625A (ko) 실장기판의 제조방법
US8222733B2 (en) Semiconductor device package
KR20160147415A (ko) 플립 칩의 범프 인식 보정 방법
CN110081924B (zh) 倒装芯片的助焊剂涂覆状态检查方法
KR102510457B1 (ko) 표면실장 장치 및 방법
US20100230471A1 (en) Bonding method and bonding device
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP2008130727A (ja) 半導体装置の製造方法及びそれに用いられるチップボンダ
JP4083533B2 (ja) 半導体装置の製造方法
TWI460776B (zh) 應用於晶圓的銅柱焊料的製造方法及其設備
JP2008311347A (ja) 半導体モジュール及びその製造方法
KR101096437B1 (ko) 솔더 조인트 신뢰성이 향상된 패키지 및 패키징 방법
KR100552884B1 (ko) 전자 부품을 장착하기 위한 장치 및 방법
JP2001196731A (ja) バンプ形成方法および半導体チップの接合方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
TW434757B (en) Method for forming a ball grid array connection
KR20220112173A (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
KR100818079B1 (ko) 볼 그리드 어레이 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant