TW201644025A - 倒裝晶片之導電性凸起的識別補正方法 - Google Patents
倒裝晶片之導電性凸起的識別補正方法 Download PDFInfo
- Publication number
- TW201644025A TW201644025A TW105110989A TW105110989A TW201644025A TW 201644025 A TW201644025 A TW 201644025A TW 105110989 A TW105110989 A TW 105110989A TW 105110989 A TW105110989 A TW 105110989A TW 201644025 A TW201644025 A TW 201644025A
- Authority
- TW
- Taiwan
- Prior art keywords
- ball
- input
- conductive bump
- flip chip
- model
- Prior art date
Links
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本發明係有關一種倒裝晶片之導電性凸起的識別補正方法,包括:在應用程式中註冊模型球位置的步驟;對藉由圖像輸入的導電性凸起位置,亦即,輸入球的位置,與所述模型球的位置進行比較的步驟;計算所述輸入球位置相對於所述模型球位置的匹配分數,並計算出超出匹配分數預設值的輸入球位置的步驟;僅利用超出所述匹配分數預設值的輸入球位置資訊,與所述模型球的位置和角度進行比較後,向著所述模型球位置旋轉所述輸入球位置的步驟;計算出所述模型球位置和所述輸入球位置之中心偏差值的步驟;對所述中心偏差值與所述輸入球的各個位置以及上述模型球的各個位置之間的位置偏差進行比較,重新計算出所述輸入球之中心位置資訊的步驟;以及,以所述重新計算出的輸入球中心位置資訊為基準,對所述輸入球位置的中心位置進行補正的步驟。
Description
本發明係有關倒裝晶片導電性凸起之識別補正方法,尤其係有關能夠在更精確的範圍內對倒裝晶片導電性凸起之識別誤差進行補正的倒裝晶片導電性凸起之識別補正方法。
近年來,伴隨著電子、通信技術的發達,各類電子設備也越來越趨於小型化、輕量化。因此,各類電子設備中所內建的半導體晶片等電子元件必須實現高集成化和超小型化。
因此,目前正活躍開展將高密度、超小型表面安裝元件(SMD:Surface Mount Device)安裝到印刷電路板(PCB:Printed Circuit Board)之表面安裝技術的相關研究。
在這種表面安裝技術中,包括用以取代先前的焊線接合技術,藉由導電性凸起(Bump)將半導體晶片的裸片電極與基板連接的倒裝晶片(Flip Chip)安裝技術。
倒裝晶片係為能夠以面朝下(Face-down)的
形式將電氣裝置或半導體晶片直接安裝到基板的安裝面板中的元件。
在將倒裝晶片安裝到基板中時,是藉由形成於晶片表面的導電性凸起實現電氣連接,且因為在將晶片安裝到基板中時,是以晶片反轉的狀態安裝,所以被稱之為倒裝晶片。
因為倒裝晶片不需要焊線接合,所以相對於需要進行焊線接合處理的晶片,能夠大幅度地減小其大小。
且在將焊線接合式晶片與基板進行結合時,焊線接合方式每次只能粘合一層晶片,而倒裝晶片方式則可以多層同時實施,所以倒裝晶片的成本比焊線接合式晶片低,且連結長度也比焊線接合短,從而能夠有效提升其性能。
關於利用該倒裝晶片技術,將倒裝晶片安裝到基板中的製程,簡單說明如後。
首先在從晶圓分離並脫卸出晶片之後,實施對晶片進行反轉(Flip)使其上下面的位置顛倒的凸起(Bumping)製程;接下來藉由裝配機的頭部吸附被反轉之後的晶片,並將其移動到指定的位置,在必要時,增加實施對包含有導電性凸起的表面進行加熱的回流(Reflow)製程;此外,在必要時,增加實施向導電性凸起塗抹助焊劑(Flux)的助焊(Fluxing)製程;
接下來,利用照相機視角,識別出基板中需要安裝晶片的指定位置底座,然後再對導電性凸起的位置進行識別,使導電性凸起與底座發生接觸,從而完成安裝(Mounting)製程;最後藉由回流對其進行加熱,使基板與晶片粘合,再藉由塗覆環氧樹脂的填充(Underfilling)及藉由加熱等方式進行硬化處理的熟化(Curing)製程對晶片進行保護。
如上所述,在倒裝晶片工程中塗抹助焊劑之前,首先利用沒有形狀變化的導電性凸起,設定導電性凸起識別參數(Parameter),然後利用塗抹助焊劑之後的導電性凸起球,對所識別的導電性凸起位置進行補正,而助焊劑的塗抹量可能會導致導電性凸起球的大小或形狀差異,從而有可能導致實際的導電性凸起識別成功率下降的問題。
如上所述,當因為導電性凸起識別成功率下降而無法準確完成導電性凸起位置的補正時,可能會造成短路等品質不良的現象發生。
先行技術文獻
專利文獻1:韓國公開專利第10-2007-0066946號
專利文獻2:韓國專利註冊第10-1507154號
本發明之目的即在於解決所述問題而提供一種倒裝晶片導電性凸起識別補正方法,可降低塗抹助焊劑後的導電性凸起識別誤差,提升其補正識別精度,從而防止短路等品質不良的現象發生。
本發明的課題並不限於所述內容中所提及的課題,藉由下述記載將能夠明確理解未被提及的其他課題。
為了實現所述目的,本發明之實施例的倒裝晶片導電性凸起識別補正方法包括:在應用程式中註冊模型球位置的步驟;對藉由圖像輸入的導電性凸起位置,亦即,輸入球的位置,與所述模型球的位置進行比較的步驟;計算所述輸入球位置相對於所述模型球位置的匹配分數,並計算出超出匹配分數預設值的輸入球位置的步驟;僅利用超出所述匹配分數預設值的輸入球位置資訊,與所述模型球的位置和角度進行比較後,向著所述模型球位置旋轉所述輸入球位置的步驟;計算出所述模型球位置和所述輸入球位置之中心偏差值的步驟;對所述中心偏差值與所述輸入球的各個位置以及所述模型球的各個位置之間的位置偏差進行比較,重新計算出所述輸入球之中心位置資訊的步驟;以及,以所述重新計算出的輸入球中心位置資訊為基準,對所述輸入球位置的中心位置進行補正的步驟。
此時,所述應用程式可以選用電腦輔助繪圖系統(CAD)。
此外,在重新計算所述輸入球之中心位置的情況下,在所述輸入球的各個位置和所述模型球之各個位置的各個位置偏差中,以中心偏差的位置偏差值小於所述設定值的輸入球為基準,重新計算輸入球中心位置為宜。
此外,所述輸入球是利用照相機以圖像方式,輸入浸泡塗抹助焊劑之後的導電性凸起位置。
關於本發明的其他具體事項,請參閱說明書及圖式中的內容。
藉由本發明實施例的倒裝晶片導電性凸起識別補正方法,能夠很大程度地改善倒裝晶片導電性凸起識別誤差,明顯降低短路等品質不良的現象發生。
本發明的其他功效並不限於舉例說明的內容,說明書中將進一步對更多效果做出說明。
10‧‧‧倒裝晶片
20‧‧‧導電性凸起
22‧‧‧助焊劑
100‧‧‧模型球
200‧‧‧輸入球
第1圖為倒裝晶片中形成凸點的狀態概要圖,其中,(a)圖為將助焊劑浸泡塗抹在導電性凸起之前的示意圖,(b)圖為將助焊劑浸泡塗抹在導電性凸起之後的示意圖。
第2圖為先前技術中的導電性凸起識別過程順序圖。
第3圖為先前技術中對導電性凸起的識別進行補正之後將倒裝晶片安裝到基板中的過程順序圖。
第4圖為適用本發明實施例的倒裝晶片導電性凸起識
別補正方法中對模型球和輸入球進行比較的過程示意圖。
第5圖為對第4圖中的模型球及輸入球的位置進行匹配的狀態示意圖。
第6圖為適用本發明實施例的倒裝晶片導電性凸起識別補正方法的順序示意圖。
第7圖為適用本發明實施例的倒裝晶片導電性凸起識別補正方法中按照該方法完成導電性凸起位置補正的狀態示意圖。
為了明確闡述本發明的優點和特徵及其實施方式,以下將結合圖式和後續的實施例進行詳細說明。而以下所述者,僅為本發明之較佳具體實施例,非因此即限制本發明之專利範圍,故舉凡運用本發明內容所為之等效變化,皆應包含於本發明之範圍內,合予陳明。在整個說明書中,相同的參考符號代表相同的構成元件。
此外,在說明書中所描述的實施例,將配合本發明的較佳截面圖和/或概要圖進行說明。因此根據製造技術和/或容許誤差等,其示意圖的形態有可能發生變化。此外為了便於說明,本發明圖式中的各個構成要素有可能被適當放大或縮小。在整個說明書中,相同的參考符號代表相同的構成要素。
茲就適用本發明的倒裝晶片導電性凸起識別
補正方法之較佳實施例,配合圖式,詳細說明如後。
在對適用於本發明實施例的倒裝晶片導電性凸起識別補正方法進行說明之前,首先對先前技術中的倒裝晶片導電性凸起識別及其補正方法進行說明。
第1圖為倒裝晶片中形成凸點的狀態概要圖,其中(a)圖為將助焊劑浸泡塗抹在導電性凸起之前的示意圖,(b)圖為將助焊劑浸泡塗抹在導電性凸起之後的示意圖。
如該圖所示,因為倒裝晶片製程中的佈線是藉由位於裸片表面的導電性凸起(Bump)來實現,所以在將導電性凸起接合到基板的底座表面實施裝配時,為了確保接合部的清潔並防止接合時形成氧化物,需要塗抹助焊劑(Flux)。
亦即,如第1圖中的(a)圖所示,在倒裝晶片(10)的一側面中形成導電性凸起(20)的狀態下,如第1圖中的(b)圖所示,向導電性凸起(20)塗抹助焊劑(22)。
將助焊劑(22)塗抹到導電性凸起(20)的方法如下。在助焊劑板中塗覆約幾十微米厚度的助焊劑之後,利用主軸(Spindle)抓取倒裝晶片,並以一定的壓力按壓一定的時間,使助焊劑能夠被充分塗抹到導電性凸起。
此時通常以1~2kg的力量進行按壓,且如第1圖的(b)圖所示,其導電性凸起(20)的形狀可能因為按
壓的力量而發生變形,且被塗抹於導電性凸起(20)周圍的助焊劑(22)過多時,還有可能導致導電性凸起(20)大小的變化。
如上所述,當因為塗抹助焊劑而導致導電性凸起(20)的形狀或大小發生變化時,將無法準確地對導電性凸起(20)的識別位置進行補正,並因為補正誤差而可能導致短路等品質不良的現象發生。
第2圖為一先前技術的導電性凸起識別過程順序圖,第3圖為先前技術中對導電性凸起的識別進行補正之後,將倒裝晶片安裝到基板中的過程順序圖。
如第2圖所示,在先前技術的導電性凸起識別過程中,是利用浸泡塗抹助焊劑之前的沒有發生形狀變形的導電性凸起設定其導電性凸起識別參數。亦即,利用如第1圖的(a)圖所示之尚未塗抹助焊劑且沒有發生形狀變形的導電性凸起,按照如第2圖所示的順序進行導電性凸起識別。
也就是說,從裸片傳送器抓取倒裝晶片之後,利用照相機對所抓取的倒裝晶片上的導電性凸起位置進行識別。此時,當導電性凸起識別成功時,完成指示過程,而當導電性凸起識別失敗時,對識別參數進行調整,然後重新實施導電性凸起識別。
但是,在藉由所述方式進行導電性凸起識別之
後,將在如下所述的,在已將助焊劑塗抹到導電性凸起的狀態下,對所識別的導電性凸起位置進行補正。
亦即,如第3圖所示,在從裸片傳送器抓取倒裝晶片,並將助焊劑塗抹到所抓取的倒裝晶片之導電性凸起後,利用照相機對已塗抹助焊劑的導電性凸起進行識別。此時,如果識別已塗抹助焊劑的導電性凸起成功,則對導電性凸起的位置進行補正,並在對需要安裝倒裝晶片的基板進行移動之後,將倒裝晶片安裝到基板。
不過,此時如果識別已塗抹助焊劑的導電性凸起失敗,則將導致錯誤發生。
如上所述,因為是在向導電性凸起浸泡塗抹助焊劑之後對所識別的導電性凸起進行補正,所以,如第1圖的(b)圖所示,助焊劑可能會導致多個導電性凸起的形狀或大小發生變化,並因此導致導電性凸起之識別成功率下降,而及時對所識別的導電性凸起誤差進行補正,也會因為補正誤差而導致短路等現象的發生。
因此,本發明即在提供一種倒裝晶片導電性凸起識別補正方法,可降低塗抹助焊劑後的導電性凸起之識別誤差,提升其補正識別精度,從而防止短路等品質不良的現象發生。
第4圖為本發明實施例的倒裝晶片導電性凸起識別補正方法中,對模型球和輸入球進行比較的過程示
意圖,第5圖為對第4圖中的模型球及輸入球的位置進行匹配的狀態示意圖。
此外,第6圖為本發明實施例的倒裝晶片導電性凸起識別補正方法的順序示意圖,第7圖為本發明實施例的倒裝晶片導電性凸起識別補正方法中按照該方法完成導電性凸起位置補正的狀態示意圖。
本發明實施例的倒裝晶片導電性凸起識別補正方法,首先利用倒裝晶片的導電性凸起位置,藉由電腦輔助繪圖系統(CAD)等應用程式輸入模型球(100)的位置。
接下來,如第4圖所示,對藉由照相輸入的圖像中的倒裝晶片導電性凸起,即,輸入球(200)的位置進行偵測,並對所述輸入球(200)中的各個輸入球與所輸入的模型球進行比較。
此時,可以藉由相對於模型球(100)的匹配分數準確計算出輸入球(200)的位置,將匹配分數最大的位置確定為基準位置。其中,匹配分數較低的輸入球位置將從計算中排除。
亦即,在多個導電性凸起中,可能會因為助焊劑的浸泡塗抹而導致其形狀或大小發生變化,此時,如第5圖所示,形狀或大小發生變化的若干個導電性凸起〔輸入球(200)〕,可能是在與模型球(100)相隔一定距離的狀態下完成匹配。
因此,沒有能夠在設定值範圍內與模型球完成匹配的輸入球被判定為匹配分數較低,從而在輸入球(200)的位置計算過程中被排除。
如上所述,除了從計算中被排出的輸入球位置之外,對於匹配分數較高的輸入球位置,藉由與模型球的角度進行比較,根據模型球的位置對輸入球進行適當的旋轉。
接下來,計算出整體輸入球與整體模型球之間的中心偏差,並將所計算出的整體中心偏差與各個輸入球以及各個模型球之間的各個位置偏差進行比較,從而重新計算出輸入球的中心位置。
此時,對於位置偏差超出預先輸入之設定值的各個輸入球和各個模型球,亦即,位置偏差超出設定值的輸入球,將被排出到計算範圍之外,而僅利用位置偏差小於設定值的輸入球位置,重新計算其中心位置。
以藉由所述方式重新計算出的輸入球中心位置為基準,移動輸入球而對其進行補正時,如第7圖所示,將能夠較為精確地實現相對於模型球(100)的輸入球位置匹配,從而正確完成導電性凸起位置的補正。
藉此,能夠很大程度地改善倒裝晶片導電性凸起識別誤差,明顯降低短路等品質不良的現象發生。
所述僅為本發明之較佳實施例而已,並非用來
限定本發明實施之範圍。亦即,凡依本發明申請專利範圍所做的均等變化與修飾,皆為本發明專利範圍所涵蓋。本發明並不限於本說明書中說明的實施例和附圖。本發明可以在受到其技術思想保護的範圍內被應用,在發明的精神和原則之內所作的任何修改、等同替換和改進等,均應包含在本發明的保護範圍之內。
Claims (4)
- 一種倒裝晶片之導電性凸起的識別補正方法,包括:在應用程式中註冊模型球位置的步驟;對藉由圖像輸入的導電性凸起位置,亦即,輸入球的位置,與所述模型球的位置進行比較的步驟;計算所述輸入球位置相對於所述模型球位置的匹配分數,並計算出超出匹配分數預設值的輸入球位置的步驟;僅利用超出所述匹配分數預設值的輸入球位置資訊,與所述模型球的位置和角度進行比較後,向著所述模型球位置旋轉所述輸入球位置的步驟;計算出所述模型球位置和所述輸入球位置的中心偏差值的步驟;對所述中心偏差值與所述輸入球的各個位置以及所述模型球的各個位置之間的位置偏差進行比較,重新計算出所述輸入球之中心位置資訊的步驟;以及以所述重新計算出的輸入球中心位置資訊為基準,對所述輸入球位置的中心位置進行補正的步驟。
- 如申請專利範圍第1項所述之倒裝晶片之導電性凸起的識別補正方法,其中所述應用程式為電腦輔助繪圖系統(CAD)。
- 如申請專利範圍第2項所述之倒裝晶片之導電性凸起 的識別補正方法,其中在重新計算所述輸入球中心位置的情況下,在所述輸入球之各個位置和所述模型球之各個位置的各個位置偏差中,以中心偏差的位置偏差值小於所述設定值的輸入球為基準,重新計算輸入球的中心位置。
- 如申請專利範圍第1項所述之倒裝晶片之導電性凸起的識別補正方法,其中所述輸入球是利用照相機,以圖像方式輸入浸泡塗抹助焊劑後之導電性凸起位置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150084125A KR102022475B1 (ko) | 2015-06-15 | 2015-06-15 | 플립 칩의 범프 인식 보정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201644025A true TW201644025A (zh) | 2016-12-16 |
TWI571992B TWI571992B (zh) | 2017-02-21 |
Family
ID=57736322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105110989A TWI571992B (zh) | 2015-06-15 | 2016-04-08 | 倒裝晶片之導電性凸起的識別補正方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102022475B1 (zh) |
TW (1) | TWI571992B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307567A (ja) * | 1998-02-20 | 1999-11-05 | Fujitsu Ltd | バンプ検査工程を有する半導体装置の製造方法 |
JP3659152B2 (ja) | 2000-09-26 | 2005-06-15 | 松下電器産業株式会社 | 導電性ボールの搭載状態の検査方法 |
JP3899867B2 (ja) | 2001-08-08 | 2007-03-28 | 松下電器産業株式会社 | 電子部品実装装置および電子部品実装方法 |
JP2007173801A (ja) | 2005-12-22 | 2007-07-05 | Unaxis Internatl Trading Ltd | フリップチップを基板に取り付ける方法 |
WO2008140223A1 (en) | 2007-05-09 | 2008-11-20 | Samsung Electronics Co., Ltd. | Method for supporting short latency data transmission in a mobile communication system |
KR101672840B1 (ko) * | 2011-11-09 | 2016-11-08 | 한화테크윈 주식회사 | 플립칩 마운터 증식형 시스템 |
PT2891173T (pt) * | 2012-08-31 | 2019-06-28 | Semiconductor Tech & Instruments Pte Ltd | Sistema multifuncional de manuseamento de bolachas e de molduras de película |
-
2015
- 2015-06-15 KR KR1020150084125A patent/KR102022475B1/ko active IP Right Grant
-
2016
- 2016-04-08 TW TW105110989A patent/TWI571992B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR102022475B1 (ko) | 2019-09-18 |
KR20160147415A (ko) | 2016-12-23 |
TWI571992B (zh) | 2017-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10667387B2 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
EP1589570A1 (en) | Semiconductor device and process for producing the same | |
US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
US20230369182A1 (en) | Flip chip self-alignment features for substrate and leadframe applications | |
JP5232460B2 (ja) | 半導体パッケージ | |
JP5077936B2 (ja) | 実装装置および実装方法 | |
JP5065889B2 (ja) | 画像認識実装方法 | |
TWI571992B (zh) | 倒裝晶片之導電性凸起的識別補正方法 | |
TWI590401B (zh) | 倒裝晶片之助焊劑塗覆狀態的檢查方法 | |
US8222733B2 (en) | Semiconductor device package | |
JP5006357B2 (ja) | ボンディング方法およびボンディング装置 | |
CN110081924B (zh) | 倒装芯片的助焊剂涂覆状态检查方法 | |
JP2003174061A (ja) | ボンディング装置及びボンディング方法 | |
TW202201569A (zh) | 晶片接合裝置及半導體裝置的製造方法 | |
JP2001338946A (ja) | チップ実装方法 | |
TWI647768B (zh) | Semiconductor device manufacturing method | |
JP3759703B2 (ja) | Cofフィルムを用いた半導体装置及びその製造方法 | |
JP4083533B2 (ja) | 半導体装置の製造方法 | |
JPH06310569A (ja) | 半導体素子のフェースダウンボンディング法 | |
JP2001196731A (ja) | バンプ形成方法および半導体チップの接合方法 | |
KR100818079B1 (ko) | 볼 그리드 어레이 패키지 제조방법 | |
TWI460776B (zh) | 應用於晶圓的銅柱焊料的製造方法及其設備 | |
JP2007294657A (ja) | 半導体装置の実装方法 | |
JP2004134443A (ja) | 半導体装置の製造方法 | |
JP2000340606A (ja) | 半導体装置の製造方法およびそれを用いた半導体製造装置 |