JP2017050533A - 隆起部が設けられている半導体を基板の基板位置に取り付けるための方法 - Google Patents

隆起部が設けられている半導体を基板の基板位置に取り付けるための方法 Download PDF

Info

Publication number
JP2017050533A
JP2017050533A JP2016156305A JP2016156305A JP2017050533A JP 2017050533 A JP2017050533 A JP 2017050533A JP 2016156305 A JP2016156305 A JP 2016156305A JP 2016156305 A JP2016156305 A JP 2016156305A JP 2017050533 A JP2017050533 A JP 2017050533A
Authority
JP
Japan
Prior art keywords
positioning
camera
substrate
bonding head
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016156305A
Other languages
English (en)
Other versions
JP6868982B2 (ja
JP2017050533A5 (ja
Inventor
フローリアン スピア
Florian Spia
フローリアン スピア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VESI SWITZERLAND AG
Original Assignee
VESI SWITZERLAND AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VESI SWITZERLAND AG filed Critical VESI SWITZERLAND AG
Publication of JP2017050533A publication Critical patent/JP2017050533A/ja
Publication of JP2017050533A5 publication Critical patent/JP2017050533A5/ja
Application granted granted Critical
Publication of JP6868982B2 publication Critical patent/JP6868982B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】フリップチップとして隆起部が設けられている半導体チップを基板の基板位置に取り付けるための方法を提供する。【解決手段】方法は、静止するように配設される空洞１８にフリップチップ３を配置することを含み、この場合、隆起部１は融剤で濡らされ、フリップチップ３の位置付けはカメラ１４によって判断される。方法は、移送ヘッド８およびボンディングヘッド１０の使用をさらに含み、それによって、迅速で高精度の取り付けが可能になる。【選択図】図１

Description

本発明は、フリップチップとして隆起部が設けられている半導体チップを基板の基板位置に取り付けるための方法に関する。
本発明は、フリップチップとしての半導体チップを基板に取り付けるための方法を開発し、それによって、一方で極めて高い配置精度と、他方で最大可能スループットとを可能にするという目的に基づく。
この明細書の一部に組み込まれかつそれを構成する添付の図面は、本発明の１つまたは複数の実施形態を例示し、詳細な説明と共に、本発明の原理および実装形態を説明する役割を果たす。本図は概略的であり一定の尺度ではない。
フリップチップとして隆起部が設けられている半導体チップを取り付けるための装置の側面視を概略的に示す図である。 カメラ支持部を上面視で示す図である。 画素座標系および機械座標系を示す図である。
図１は、本発明による方法を実行するためにセットアップされる、フリップチップ３として隆起部１が設けられている半導体チップ２を取り付けるための装置の側面視を概略的に示す。該装置は、半導体チップ２を設けるためのウエハテーブル４、ピックアップヘッド６を有するフリップ装置５、移送ヘッド８を有する第１の移送システム７、ボンディングヘッド１０を有する第２の移送システム９、支持部１２上に基板１１を供給しかつ設けるための移送システム（図示せず）、半導体チップを融剤によって濡らすためのデバイス１３、第１のカメラ１４、および、第２のカメラ１５を備える。デバイス１３は、カメラ支持部１６、基部が透明である空洞１８を有するプレート１７、および、下方に開放する融剤容器１９を備える。ボンディングヘッド１０の位置付けは機械座標によって示される。装置は、図示されない制御デバイスによって制御される。
第１の移送システム７は、移送ヘッド８を少なくとも２つの空間方向に移動させるようにセットアップされる。第２の移送システム９は、ボンディングヘッド１０を３つの空間方向に移動させるようにセットアップされる。
やはり、本発明による方法を実行するのに適している別の装置では、ウエハテーブル４、およびピックアップヘッド６を有するフリップ装置５は存在しないが、フリップチップ３として直接半導体チップ２を設ける（フィーダとしても既知の）送給デバイスに置き換えられる。このような装置では、参照符号４によって図１に示される要素は、送給デバイスを表す。
カメラ支持部１６は、装置上に静止するように配設され、第１のカメラ１４が据えられる基部２０と、少なくとも２つの側壁２１とを備える。プレート１７は、カメラ支持部１６に取り外し可能に取り付けられる。図２は、カメラ支持部１６を上面視で示す。カメラ支持部１６は、第１の光学マーキング２２と、オプションとして、少なくとも１つのさらなる光学マーキング２３とを含む。カメラ支持部１６は、機械的剛性を有するように形成されることで、第１のカメラ１４、光学マーキング２２およびオプションとして光学マーキング２３が互いに対して動かない幾何学的関係にあるようにし、それによって、第１のカメラ１４の画像に割り当てられた画素座標系の位置付けおよび配向は、光学マーキング２２およびオプションとして光学マーキング２３の位置付けに対して固定的関係にある（すなわち、この場合変更不可能を前提とする）。
光学マーキング２２およびオプションとして光学マーキング２３は、好ましくは、基板１１用の支持部１２の表面に垂直に延在する方向に、実質的に基板位置の高さに等しい高さで配設される。これによって、第２のカメラ１５が、光学マーキング２２およびオプションとして光学マーキング２３の画像、または、基板位置の画像、もしくは基板の基板マーキングの画像を記録する時、実質的に同じ高さで位置するという利点がもたらされる。これは、ボンディングヘッド１０が、物体を、第２のカメラ１５の焦点面に対して撮影させるために異なる高さに持ち上げられる必要がないことを意味する。
フリップチップ３の画素座標は、第１のカメラ１４によって記録されたフリップチップ３の画像から判断され、第１の幾何学的データによってボンディングヘッド１０の機械座標に変換される。第１の幾何学的データは、第１の光学マーキング２２の位置付け、および、固定値（ｕ、ｖ）を有するベクトルＡを含み、それらによって、第１のカメラ１４の画素座標系の基準点からの第１の光学マーキング２２の方向および距離が指定される。第１の幾何学的データは固定角Ψをさらに含み、この固定角Ψによって、第１のカメラ１４の画素座標系と、ボンディングヘッド１０の機械座標系との間のねじれが示される。光学マーキングが２つ以上ある場合、第１の幾何学的データは、それぞれのさらなる光学マーキングの位置付け、および、関連する、固定値を有するベクトルを含み、これらによって、第１のカメラ１４の画素座標系の基準点からのさらなる光学マーキングの方向および距離が指定される。
図３は、ボンディングヘッド１０の機械座標系ＭＳ、第１のカメラ１４の画素座標系ＰＳ、第１の光学マーキング２２、ベクトルＡ、および、角度Ψを概略的に示す。ベクトルＡの値（ｕ、ｖ）は機械座標系ＭＳにおける数である。
より詳細に後に説明されるように、フリップチップ３は、本発明による方法で空洞１８に載置される。この場合、その隆起部１は、融剤に浸漬され、画像は第１のカメラ１４によって記録され、濡れ期間の終結後、フリップチップ３は空洞１８から除去され、基板１１に取り付けられる。空洞１８は、この段階中、第１のカメラ１４の上の固定位置上に位置が定められ、第１のカメラ１４の視野は空洞１８の基部へ方向づけられ、それによって、その画像は、隆起部を有するフリップチップ３の底部側を示す。
第１の実施形態において、融剤容器１９は静止するように配設される。この場合、デバイス１３は、プレート１７の往復運動のための駆動装置を備える。空洞１８に融剤を充填するために、空洞１８が融剤容器１９の下に、または、融剤容器１９の反対側に位置が定められる程度までプレート１７を移動させ、その後、空洞１８が第１のカメラ１４の上の前述の位置に位置が定められるように再び戻される。
第２の実施形態では、プレート１７は静止するように配設され、ここで空洞１８は第１のカメラ１４の上に位置する。この場合、デバイス１３は、空洞１８のある側から空洞１８のその反対側までの融剤容器１９の運動のための駆動装置を備える。融剤容器１９はプレート１７上を摺動し、空洞１８に融剤を充填する。
第２のカメラ１５はボンディングヘッド１０に据えられる。カメラ１５の光軸は、ボンディングヘッド１０の把持軸に平行に延在する。第２のカメラ１５は、第２のカメラ１５の画像に割り当てられる画素座標系の配向がボンディングヘッド１０の把持軸に対して固定された幾何学的関係にあるように、ボンディングヘッド１０に機械的に据えられる。基板位置の少なくとも１つの画像によって、または、第２のカメラ１４によって記録される基板上のマーキングによって判断される基板位置の画素座標は、第２の幾何学的データによって、ボンディングヘッド１０の機械座標に変換される。
第２の幾何学的データは、ボンディングヘッド１０の機械座標系の基準点から第２のカメラ１５の画素座標系の基準点までの方向および距離を指定する、値（ｘ、ｙ）を有するベクトルＢを含む。第２の幾何学的データは、これら２つの座標系のねじれを示す角度ψをさらに含む。
第１および第２の幾何学的データは、対応するカメラの画素座標系における値をボンディングヘッド１０の機械座標系における値に変換できるようにするスケーリング因子をさらに含む。第１および第２の幾何学的データは、取り付け段階前に実行される較正段階において判断される。較正段階は、装置および方法の長期安定性を高めるために、異なる時点で実行できる。
記載された装置の実施形態は、基板にフリップチップとしての半導体チップを取り付けるための、本発明による方法を実行することができる。本発明による方法は、一方では、第１および第２の幾何学的データが判断される前述の較正段階、および、それぞれの半導体チップに対して以下のステップ：
ウエハテーブル４によって半導体チップ２を所定の位置に設けるステップ；
設けられた半導体チップ２をフリップ装置５のピックアップヘッド６によって除去し、かつ、半導体チップ２を１８０度ねじることでフリップチップ３として半導体チップ２を設けるステップ；または
送給デバイスによってフリップチップとしての半導体チップ２を設けるステップ、のいずれかのステップと；
移送ヘッド８によって、ピックアップヘッド６または送給デバイスからフリップチップ３を受け取るステップと；
プレート１７に配設されかつ透明基部が形成されている空洞１８に融剤を充填するステップであって、プレート１７は、静止するように配設される、または、空洞１８の充填後移動させられることによって、空洞１８は双方の場合において第１のカメラ１４の上に位置が定められるステップと；
フリップチップ３を空洞１８に載置するステップであって、隆起部１は空洞１８の基部に面するステップと；
フリップチップ３の画像を第１のカメラ１４によって記録し、かつ、該画像および第１の幾何学的データに基づいてボンディングヘッド１０の機械座標系に対するフリップチップ３の実際の位置付けを判断するステップと；
フリップチップ３をボンディングヘッド１０によって空洞１８から除去するステップと；
ボンディングヘッド１０の機械座標系に対する基板位置の実際の位置付けを：
基板位置が第２のカメラ１５の視野にある、基板位置の上の位置へボンディングヘッド１０を移動させること、
少なくとも１つの画像を第２のカメラ１５によって記録すること、および
少なくとも１つの画像および第２の幾何学的データにおける基板位置に基づいて基板位置の実際の位置付けを計算すること；または：
少なくとも２つの基板マーキングの実際の位置付けによって基板位置の実際の位置付けを計算することであって、少なくとも２つの基板マーキングのそれぞれの実際の位置付けは、新しい基板１１を支持部１２へ送給後：
基板マーキングが第２のカメラ１５の視野にある基板１１の上の位置へボンディングヘッド１０を移動させること、
画像を第２のカメラ１５によって記録すること、および
該画像および第２の幾何学的データによって基板マーキングの実際の位置付けを判断すること、
によってそれぞれ判断される、計算すること；および、
判断された、フリップチップ３の実際の位置付け、および、判断された、基板位置の実際の位置付けに基づいてボンディングヘッド１０が接近する位置付けを計算すること、
のいずれかによって判断するステップと；
ボンディングヘッド１０を計算された位置へ移動させ、かつ、フリップチップ３を基板位置に配置するステップと、
が実行される取り付け段階を含む。
ピックアップヘッド６または送給デバイスからフリップチップ３を受け取り、かつ、前記チップを空洞１８に配置する移送ヘッド８、および、フリップチップ３を空洞１８から除去し、かつ、前記チップを基板１１上に配置するボンディングヘッド１０を装置に装備させることによって、装置のスループットを高めることができるが、これは、移送ヘッド８およびボンディングヘッド１０が実質的に同時に、すなわち、平行に動作できるからである。制御デバイスは、移送ヘッド８およびボンディングヘッド１０の運動を、２つのヘッドが互いに衝突せずに少なくとも部分的に同時に動くように制御するようにセットアップされる。装置の最大可能スループットに関して、制御デバイスは、特に、方法の個々のステップのシーケンスを制御するようにプログラムされることで、ボンディングヘッド１０が空洞１８から取り付けられるべき次のフリップチップ３を除去すると、移送ヘッド８が、個々の工程ステップの継続時間に基づいてできるだけ迅速に、次に続くフリップチップ３を空洞１８に配置するようにする。
図１は、フリップチップ装置５のピックアップヘッド６が半導体チップ２をウエハテーブル４から取り、フリップチップ３が空洞１８に配置されており、ボンディングヘッド１０が、融剤で濡らされたフリップチップ３を基板１１へ移送する時点の装置を示す。
第１のカメラ１４によって記録されるフリップチップ３の画像を使用して、フリップチップ３の実際の位置付けの判断に加えて、隆起部１全てが存在するおよび／または正確に濡らされているかどうかをチェックすることもできる。さらに、第１のカメラ１４は、フリップチップ３の画像を次々に記録することができ、画像処理ソフトウェアは画像を評価し、かつ、隆起部１全てが正確に濡らされているかどうかチェックすることができ、この時に、ボンディングヘッド１０がフリップチップ３を空洞１８から即座に除去し、かつ、該フリップチップ３を基板位置に配置しなければならないというメッセージを発することができる。
第２のカメラ１５の視角が比較的小さいことによって、基板位置全体が画像内に適合しない場合、ボンディングヘッド１０は、有利には、種々の位置付けへと移動させられ、画像は、基板位置の一部を含むそれぞれの位置付けで記録される。次いで、基板位置の位置付けおよび配向はこれらの画像に基づいて判断される。
第１の製造モードでは、フリップチップが位置付けられるべき基板位置の位置付けは、基板位置の少なくとも１つの画像に基づいて判断される。第２の製造モードでは、その位置付けは、新しい基板を送給後基板マーキングに基づいて一旦判断され、その後、フリップチップの個々の目標位置付けは幾何学的材料データによって計算される。このような応用は「ウエハレベルパッケージング」（ＷＬＢ）であり、この場合、基板はウエハであり、当該ウエハ上でプラスチックが成型される。ウエハは、個々の基板位置のいずれの位置付けマーキングも含まず、ウエハの縁近くに付される基板マーキングを含む。
温度の変化によって引き起こされる基板位置上のフリップチップ３の位置付けエラーを排除するために、第１の光学マーキング２２の位置付けは、較正段階において判断され、かつ：
第１の光学マーキング２２が第２のカメラ１５の視野にある位置へボンディングヘッド１０を移動させること；
画像を第２のカメラ１５によって記録すること；
該画像および第２の幾何学的データに基づいて第１の光学マーキング２２の位置付けを判断すること；および
判断された位置付けを第１の光学マーキング２２の新しい位置付けとして記憶すること、によって、１つまたはいくつかの所定の時点で更新される。
プレート１７の空洞１８の位置が第１のカメラ１４の上の位置付けに定められる時に光学マーキング（複数可）がプレート１７によって覆われる場合、方法は、光学マーキング（複数可）２２、２３の位置付け（複数可）が更新される前に、光学マーキング（複数可）２２、２３が現れる位置付けへとプレート１７を移動させることをさらに含む。
よって、本発明は、第１のカメラ１４が固定されるカメラ支持部１６に付される１つまたはいくつかの光学マーキングが、現在の要件を満たすレベルまで、基板位置上のフリップチップ３の位置付け時に、第１のカメラ１４の画素座標系と、第２のカメラ１５の画素座標系と、ボンディングヘッド１０の機械座標系との間の変化の影響を低減するのに十分であるという見出された事柄を活用する。
１つまたはいくつかのさらなる光学マーキング、例えば、光学マーキング２３が存在する場合、さらなる光学マーキング（複数可）の位置付けは、較正段階時の同様のやり方で判断され、かつ、前述の時点で更新される。
有利には、２つのピックアンドプレースシステムが設けられ、そのシステムのそれぞれは、ピックアップヘッド６を有するフリップ装置５、移送ヘッド８を有する第１の移送システム７、ボンディングヘッド１０を有する第２の移送システム９、フリップチップを融剤で濡らすためのデバイス１３、ならびに、第１のカメラ１４および第２のカメラ１５を備える。該システムは、ウエハテーブル４から半導体チップ２を交互に収集し、かつ、該半導体チップ２をフリップチップ３として、支持部１２上に設けられる基板１１に交互に取り付ける。
本発明による方法によって、以下の利点がもたらされる：
−空洞からのフリップチップの除去と同じ位置で空洞にフリップチップを配置することによって、第１の位置から第２の位置への空洞の運動によって空洞における融剤の分布が変更されないように、かつ、フリップチップの隆起部の濡れに悪影響を与える可能性がある、または、装置のスループットの低減につながる可能性のある、フリップチップの空洞におけるずれが生じないように徹底される。
−フリップチップの隆起部が融剤に浸漬される間の継続時間は他の工程ステップから独立して調節できる。このことは、一方でフリップチップの隆起部の最適な濡れを実現するために、他方で最大可能スループットを実現するために重要である。
−移送ヘッドおよびボンディングヘッドを装備することによって、かつ、移送ヘッドおよびボンディングヘッドを同時に平行に動作させることによって、装置のスループットが高められる。
この発明の実施形態および応用を示しかつ説明したが、本明細書における発明の概念から逸脱することなく、上述されるものよりもさらに多くの修正が可能であるという利点がこの開示にあることは、当業者には明らかとなろう。従って、本発明は、添付の特許請求の範囲およびそれらの等価物の趣旨を除いて制限されるものではない。

Claims (4)

  1. 隆起部（１）が設けられている半導体チップ（２）を基板（１１）の基板位置に取り付けるための方法であって、較正段階では第１および第２の幾何学的データが判断され、取り付け段階ではそれぞれの半導体チップ（２）に対して以下のステップ：
    ウエハテーブル（４）によって前記半導体チップ（２）を所定の位置に設けるステップ、
    設けられた前記半導体チップ（２）をフリップ装置（５）のピックアップヘッド（６）によって除去し、かつ、前記半導体チップ（２）を１８０度ねじることでフリップチップ（３）として前記半導体チップ（２）を設けるステップ、または
    送給デバイスによってフリップチップ（３）としての前記半導体チップ（２）を設けるステップ、のいずれかのステップと、
    移送ヘッド（８）によって、前記ピックアップヘッド（６）または前記送給デバイスから前記フリップチップ（３）を受け取るステップと、
    プレート（１７）に配設されかつ透明基部が形成されている空洞（１８）に融剤を充填するステップであって、前記プレート（１７）は、静止するように配設される、または、前記空洞（１８）の充填後移動させられることによって、前記空洞（１８）は双方の場合において静止するように配設される第１のカメラ（１４）の上に位置が定められるステップと、
    前記フリップチップ（３）を前記空洞（１８）に載置するステップであって、前記隆起部（１）は前記空洞（１８）の前記基部に面するステップと、
    前記フリップチップ（３）の画像を前記第１のカメラ（１４）によって記録し、かつ、前記画像および前記第１の幾何学的データに基づいてボンディングヘッド（１０）の機械座標系に対する前記フリップチップ（３）の実際の位置付けを判断するステップと、
    前記フリップチップ（３）を前記ボンディングヘッド（１０）によって前記空洞（１８）から除去するステップと、
    前記ボンディングヘッド（１０）に据えられる第２のカメラ（１５）による前記ボンディングヘッド（１０）の前記機械座標系に対する前記基板位置の実際の位置付けを：
    前記基板位置が前記第２のカメラ（１５）の視野にある、前記基板位置の上の位置へ前記ボンディングヘッド（１０）を移動させること、
    少なくとも１つの画像を前記第２のカメラ（１５）によって記録すること、および
    前記少なくとも１つの画像および前記第２の幾何学的データにおける前記基板位置の位置付けに基づいて前記基板位置の前記実際の位置付けを計算すること、または、
    少なくとも２つの基板マーキングの実際の位置付けによって前記基板位置の前記実際の位置付けを計算することであって、前記少なくとも２つの基板マーキングのそれぞれの前記実際の位置付けは、新しい基板（１１）を支持部（１２）へ送給後：
    前記基板マーキングが前記第２のカメラ（１５）の視野にある、前記基板の上の位置へ前記ボンディングヘッド（１０）を移動させること、
    画像を前記第２のカメラ（１５）によって記録すること、および
    前記画像および前記第２の幾何学的データによって前記基板マーキングの前記実際の位置付けを判断すること、
    によって判断される、計算すること、および、
    判断された、前記フリップチップ（３）の実際の位置付け、および、判断された、前記基板位置の実際の位置付けに基づいて前記ボンディングヘッド（１０）が接近する位置付けを計算すること、
    のいずれかによって判断するステップと、
    前記ボンディングヘッド（１０）を計算された前記位置付けへ移動させ、かつ、前記フリップチップ（３）を前記基板位置に配置するステップと、が実行され、
    前記移送ヘッド（８）および前記ボンディングヘッド（１０）は少なくとも一部同時に動く、方法。
  2. 前記第１の幾何学的データは、第１の光学マーキング（２２）の位置付けおよび第１の固定ベクトルを含み、それらによって、前記第１のカメラ（１４）の画素座標系の基準点への前記第１の光学マーキング（２２）の方向および該基準点からの距離が指定され、前記第１の光学マーキング（２２）の前記位置付けは：
    前記第１の光学マーキング（２２）が前記第２のカメラ（１５）の視野にある位置へ前記ボンディングヘッド（１０）を移動させること、
    画像を前記第２のカメラ（１５）によって記録すること、
    前記画像および前記第２の幾何学的データに基づいて前記第１の光学マーキング（２２）の前記位置付けを判断すること、および
    判断された前記位置付けを前記第１の光学マーキング（２２）の新しい位置付けとして記憶すること、によって、少なくとも１つの所定の時点で更新される、請求項１に記載の方法。
  3. 前記第１の幾何学的データは、少なくとも１つのさらなる光学マーキング（２３）の位置付けおよびさらなる固定ベクトルを含み、これらによって、前記第１のカメラ（１４）の前記画素座標系の前記基準点への前記さらなる光学マーキングの方向および該基準点からの距離が指定され、前記さらなる光学マーキング（２３）の前記位置付けは：
    前記さらなる光学マーキング（２３）が前記第２のカメラ（１５）の視野にある位置へ前記ボンディングヘッド（１０）を移動させること、
    画像を前記第２のカメラ（１５）によって記録すること、
    前記画像および前記第２の幾何学的データに基づいて前記さらなる光学マーキング（２３）の前記位置付けを判断すること、および
    判断された前記位置付けを前記さらなる光学マーキング（２３）の新しい位置付けとして記憶すること、によって更新される、請求項２に記載の方法。
  4. 前記プレート（１７）の前記空洞（１８）の位置が前記第１のカメラ（１４）の上の位置付けに定められる時に前記光学マーキング（複数可）が前記プレート（１７）によって覆われる場合、前記光学マーキング（複数可）（２２、２３）の位置付け（複数可）が更新される前に、前記光学マーキング（複数可）（２２、２３）が現れる位置付けへと前記プレート（１７）を移動させることをさらに含む、請求項２または３に記載の方法。
JP2016156305A 2015-08-31 2016-08-09 隆起部が設けられている半導体を基板の基板位置に取り付けるための方法 Active JP6868982B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CH12482015 2015-08-31
CH01248/15 2015-08-31
CH01404/15A CH711536B1 (de) 2015-08-31 2015-09-28 Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.
CH01404/15 2015-09-28

Publications (3)

Publication Number Publication Date
JP2017050533A true JP2017050533A (ja) 2017-03-09
JP2017050533A5 JP2017050533A5 (ja) 2019-09-05
JP6868982B2 JP6868982B2 (ja) 2021-05-12

Family

ID=58264157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016156305A Active JP6868982B2 (ja) 2015-08-31 2016-08-09 隆起部が設けられている半導体を基板の基板位置に取り付けるための方法

Country Status (7)

Country Link
JP (1) JP6868982B2 (ja)
KR (1) KR102597252B1 (ja)
CN (1) CN106486400B (ja)
CH (1) CH711536B1 (ja)
MY (1) MY176667A (ja)
SG (1) SG10201606167WA (ja)
TW (1) TWI700767B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164314B2 (ja) * 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
CN109079367B (zh) * 2018-07-23 2020-07-24 中电科技（合肥）博微信息发展有限责任公司 一种芯片智能焊接方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209208A (ja) * 1997-01-23 1998-08-07 Hitachi Ltd 半導体製造方法および装置
JP2001060795A (ja) * 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2007173801A (ja) * 2005-12-22 2007-07-05 Unaxis Internatl Trading Ltd フリップチップを基板に取り付ける方法
JP2011181675A (ja) * 2010-03-01 2011-09-15 Nec Corp 回路部品の実装装置
JP2013232571A (ja) * 2012-05-01 2013-11-14 Shinko Electric Ind Co Ltd 電子装置の製造方法及び電子部品搭載装置
JP2015060860A (ja) * 2013-09-17 2015-03-30 株式会社日立ハイテクインスツルメンツ ダイボンダ用ディッピング機構及びフリップチップボンダ
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
JP2015177038A (ja) * 2014-03-14 2015-10-05 ファスフォードテクノロジ株式会社 ダイボンダ用ディッピング機構及びフリップチップボンダ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372294A (en) * 1994-01-27 1994-12-13 Motorola, Inc. Method of preparing a component for automated placement
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP4334892B2 (ja) * 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP2008168225A (ja) * 2007-01-12 2008-07-24 Fujifilm Corp スリット塗布方法及び装置、並びにカラーフィルタの製造方法
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
CH698720B1 (de) * 2007-02-14 2009-10-15 Oerlikon Assembly Equipment Ag Verfahren und Montageautomat für die Montage von Halbleiterchips als Flipchip auf einem Substrat.
CH698334B1 (de) * 2007-10-09 2011-07-29 Esec Ag Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat.
JP5030843B2 (ja) * 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 電子部品の実装装置及び実装方法
JP4983737B2 (ja) * 2008-06-30 2012-07-25 株式会社日立プラントテクノロジー ハンダボール検査リペア装置およびハンダボール検査リペア方法
JP4766144B2 (ja) * 2009-04-08 2011-09-07 パナソニック株式会社 電子部品実装装置
KR101120129B1 (ko) * 2009-08-31 2012-03-23 (주) 에스에스피 기준값을 응용한 작업위치 자동 조정방법 및 이를 위한 자동화 장비
CH705802B1 (de) * 2011-11-25 2016-04-15 Esec Ag Einrichtung für die Montage von Halbleiterchips.
JP6391225B2 (ja) * 2013-09-13 2018-09-19 ファスフォードテクノロジ株式会社 フリップチップボンダ及びフリップチップボンディング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209208A (ja) * 1997-01-23 1998-08-07 Hitachi Ltd 半導体製造方法および装置
JP2001060795A (ja) * 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2007173801A (ja) * 2005-12-22 2007-07-05 Unaxis Internatl Trading Ltd フリップチップを基板に取り付ける方法
JP2011181675A (ja) * 2010-03-01 2011-09-15 Nec Corp 回路部品の実装装置
JP2013232571A (ja) * 2012-05-01 2013-11-14 Shinko Electric Ind Co Ltd 電子装置の製造方法及び電子部品搭載装置
JP2015060860A (ja) * 2013-09-17 2015-03-30 株式会社日立ハイテクインスツルメンツ ダイボンダ用ディッピング機構及びフリップチップボンダ
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
JP2015177038A (ja) * 2014-03-14 2015-10-05 ファスフォードテクノロジ株式会社 ダイボンダ用ディッピング機構及びフリップチップボンダ

Also Published As

Publication number Publication date
KR20170026136A (ko) 2017-03-08
TW201735227A (zh) 2017-10-01
CN106486400B (zh) 2021-10-29
MY176667A (en) 2020-08-19
KR102597252B1 (ko) 2023-11-01
SG10201606167WA (en) 2017-03-30
CH711536A1 (de) 2017-03-15
JP6868982B2 (ja) 2021-05-12
TWI700767B (zh) 2020-08-01
CN106486400A (zh) 2017-03-08
CH711536B1 (de) 2019-02-15

Similar Documents

Publication Publication Date Title
US9721819B2 (en) Method for mounting semiconductors provided with bumps on substrate locations of a substrate
JP6584234B2 (ja) ダイボンダ、ボンディング方法および半導体装置の製造方法
KR20100130204A (ko) 기판 상에 물질을 분배하는 방법 및 장치
KR101605587B1 (ko) 다이 본더 및 그 본드 헤드 장치와 콜릿 위치 조정 방법
US11284550B2 (en) Use of placeable marker components for a staged placement of components on a carrier
US20170213774A1 (en) Package wafer processing method
JP2010050418A (ja) 電子部品実装装置の制御方法
JP6868982B2 (ja) 隆起部が設けられている半導体を基板の基板位置に取り付けるための方法
US7918017B2 (en) Electronic component taking out apparatus
TWI709835B (zh) 將部件定位在板上期望位置的方法、取放機和用於該取放機的感應器
TWI543294B (zh) 半導體晶圓之對準方法
US10784130B2 (en) Bonding apparatus
KR20130117256A (ko) 플립칩 본딩장치 및 플립칩 본딩방법
JP2008132440A (ja) 液体材料の充填方法および装置
JPWO2020003384A1 (ja) 平坦度取得システムおよび実装機
TWI798619B (zh) 晶粒接合裝置及半導體裝置之製造方法
TWI692834B (zh) 電子零件的封裝裝置以及封裝方法
JP2013171990A (ja) 切削装置
JP6851118B2 (ja) 部品良否判定装置及び電子部品装着機
JP2011181675A (ja) 回路部品の実装装置
JP6670590B2 (ja) 画像生成装置、実装装置及び画像生成方法
JP2015111631A (ja) 認識装置、認識方法、実装装置及び実装方法
JP6804905B2 (ja) 基板作業装置
JP7450429B2 (ja) 電子部品の実装装置
JP7451259B2 (ja) 電子部品の実装装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210413

R150 Certificate of patent or registration of utility model

Ref document number: 6868982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250