JP3633442B2 - 半導体装置の製造方法及びその製造装置 - Google Patents

半導体装置の製造方法及びその製造装置 Download PDF

Info

Publication number
JP3633442B2
JP3633442B2 JP2000171622A JP2000171622A JP3633442B2 JP 3633442 B2 JP3633442 B2 JP 3633442B2 JP 2000171622 A JP2000171622 A JP 2000171622A JP 2000171622 A JP2000171622 A JP 2000171622A JP 3633442 B2 JP3633442 B2 JP 3633442B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
bonding
bonding stage
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000171622A
Other languages
English (en)
Other versions
JP2001351949A (ja
Inventor
和徳 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000171622A priority Critical patent/JP3633442B2/ja
Publication of JP2001351949A publication Critical patent/JP2001351949A/ja
Application granted granted Critical
Publication of JP3633442B2 publication Critical patent/JP3633442B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその製造装置に関する。
【0002】
【発明の背景】
フェースダウンボンディングでは、半導体チップを基板に搭載するためのボンディングツールの熱を補うために、ボンディングステージを適当な温度に加熱して行うことが知られている。しかし、ボンディングツールはボンディングステージに比べて高温に加熱されており、ボンディングステージに載置した基板の温度がボンディングツールの熱によって高温になってしまう場合があった。これによって、基板が過度に熱膨張し、半導体チップの電極と配線パターンとの正確な位置合わせが難しい場合があった。
【0003】
本発明はこの問題点を解決するためのものであり、その目的は、正確に半導体チップをフェースダウンボンディングすることができる半導体装置の製造方法及びその製造装置を提供することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、
加熱器及び冷却器を備えるボンディングステージに配線パターンが形成された基板を載置し、
画像センサによって前記配線パターンのボンディング位置を検出し、前記検出の結果得られたボンディング位置と、前記電極の形成位置に対応した所定のボンディング位置と、を比較して両者の位置が異なる場合に、前記加熱器及び前記冷却器によ前記ボンディングステージの温度をコントロールして前記基板膨張又は収縮させることによって前記配線パターンのボンディング位置を前記所定のボンディング位置に一致させ、
前記基板に半導体チップを搭載することを含む。
【0005】
本発明によれば、加熱器及び冷却器によってボンディングステージに載置した基板の温度をコントロールする。すなわち、ボンディングステージの温度をコントロールして基板の膨張又は収縮を自由にコントロールする。これによって、基板の過度の膨張等を制限して、例えば、電極と配線パターンとの位置合わせを正確に行うことができる。
【0009】
また、これによれば、配線パターンのボンディング位置を正確な位置に矯正することによって、例えば、半導体チップの電極と基板の配線パターンとの位置合わせをより正確に行うことができる。配線パターンのボンディング位置は、基板を、加熱して膨張、又は冷却して収縮させることで矯正することができる。
【0010】
)本発明に係る半導体装置の製造装置は、
基板を載置するためのボンディングステージと、
前記ボンディングステージの少なくとも一方の側に配置される加熱器と、
前記ボンディングステージの少なくとも一方の側に配置される冷却器と、
前記加熱器及び前記冷却器を制御して前記ボンディングステージの温度をコントロールする温度制御部と、
前記ボンディングステージに前記基板を載置したときに、前記基板における前記配線パターンが形成された側の面の画像を認識する画像センサと、
前記画像センサからの信号を処理する画像処理部と、
前記画像処理部によって得られた結果をもとに前記温度制御部に信号を送る演算部と、
を含む。
【0011】
本発明によれば、加熱器及び冷却器によってボンディングステージの熱をコントロールして、ボンディングステージに載置した基板の温度をコントロールすることができる。すなわち、ボンディングステージの温度をコントロールして基板の膨張又は収縮を自由にコントロールすることができる。これによって、基板の過度の膨張等を制限して、例えば、電極と配線パターンとの位置合わせを正確に行うことができる。
【0015】
また、これによって、配線パターンのボンディング位置を正確な位置に矯正することができる。したがって、例えば、半導体チップの電極と基板の配線パターンとの位置合わせをより正確に行うことができる。
【0016】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0017】
図1及び図2は、本実施の形態に係る半導体装置の製造方法及び製造装置について説明するための図である。本実施の形態では、既に周知の半導体チップ10を基板20にフェースダウンボンディングする。また、その工程は、ボンディングステージ30で行われ、ボンディングツール40を用いてもよい。本実施の形態に係る半導体装置の製造装置は、ボンディングステージ30と、加熱器50と、冷却器60とを含む。なお、半導体チップ10の基板20に対する実装形態は、例えば、ワイヤボンディングなどのフェースアップボンディングであってもよい。
【0018】
半導体チップ10は、その能動面(集積回路形成面)に、例えばアルミニウム等で形成されてなる複数の電極12を有する。電極12上に、ハンダボール、金ワイヤーボール、金メッキなどからなるバンプ(図示しない)が形成されていてもよい。この場合に、電極12とバンプとの間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。
【0019】
基板20は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板20として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。また、無機系の材料から形成された基板20として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
【0020】
一般に有機系の基板20は、無機系の基板20よりも、熱膨張係数が大きいので膨張又は収縮が大きい。本実施の形態は、有機系の基板20を用いた場合に特に効果的である。
【0021】
基板20として、その両端部がリールに掛け渡された長尺状のテープ基板を用いてもよい。この場合には、リール間の基板20の一部に、半導体チップ10を搭載する。また、基板20として、多層基板やビルドアップ型基板を用いてもよい。また、基板20は、複数の半導体チップ10を搭載する領域をマトリクス状に有する基板であってもよい。
【0022】
基板20には、その一方、又は両方の面に配線パターン22が形成されている。配線パターン22は、複数層から構成されることが多い。例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して配線パターン22を形成することができる。配線パターン22は、フォトリソグラフィ、スパッタ、又はメッキ処理によって形成してもよい。
【0023】
なお、本実施の形態において、電極12又はバンプ(図示しない)と、配線パターン22と、の電気的接合の形態は、導電樹脂ペースト、又はAu−Au、Au−Sn、ハンダなどによる金属接合、又は絶縁樹脂の収縮力による接合などがあり、そのいずれの形態を用いてもよい。
【0024】
ボンディングステージ30は、基板20を載置するためのものである。ボンディングステージ30の領域は、基板20のうち半導体チップ10の搭載領域を少なくとも一つ載置できればよい。ボンディングステージ30は、金属等の熱導電性の高い部材からなること好ましい。ボンディングステージ30をヒーターブロックと称してもよい。
【0025】
加熱器50は、ボンディングステージ30に伝えられる熱を発生する。加熱器50によってボンディングステージ30を直接的又は間接的に加熱してもよい。これによって、ボンディングステージ30に基板20を載置したときに、基板20を加熱することができる。基板20を積極的に加熱することで、半導体チップ10の電極12と配線パターン22との電気的に接続する工程を、短時間でより確実に行うことができる。また、図2に示すように、加熱器制御部52によって、加熱器50のボンディングステージ30に伝える発熱量を制御してもよい。
【0026】
冷却器60は、ボンディングステージ30からの熱を奪う。冷却器60は、熱交換器62によってボンディングステージ30を冷却してもよい。熱交換器62は、冷却器60の一部である。熱交換器62は、熱輸送媒体によってボンディングステージ30からの熱を奪う。熱交換器62の形態は特に限定されず、ボンディングステージ30を冷却する形態は、直接的であっても間接的であってもよい。熱輸送媒体の材料は、ボンディングステージ30からの熱を奪う前の温度などを考慮して選べばよい。熱輸送媒体は、空気等の気体であってもよく、水等の液体であってもよい。冷却器60によって、ボンディングステージ30に基板20を載置したときに、基板20を冷却することができる。すなわち、基板20が過度に加熱される前にその温度を下げることができる。特に、基板20の温度を、室温付近に保ちたい場合や、加熱器50の作動を停止するだけでは効率良く下げることができない場合に、冷却器60は効果的である。
【0027】
また、冷却器60として、ペルチェ効果を利用した熱電冷却装置(図示しない)などを用いてもよい。また、図2に示すように、冷却器制御部64によって、冷却器60のボンディングステージ30からの吸熱量を調節してもよい。
【0028】
なお、本実施の形態において冷却器60は、ボンディングステージ30の熱を他の部分、例えばボンディングステージ30を搭載するX−Yステージ等に伝えないための断熱手段とは異なり、ボンディングステージ30を冷却可能とする構造をとる。
【0029】
加熱器50及び冷却器60は、ボンディングステージ30の少なくとも一方の側に配置される。詳しくは、加熱器50又は冷却器60は、ボンディングステージ30の基板20側もしくはそれとは反対側に配置されてもよく、又はそれらの両側に配置されてもよい。いずれの場合であっても、加熱器50及び冷却器60によってボンディングステージ30の温度をコントロールすることができる。
【0030】
図2に示すように、半導体装置の製造装置は、温度センサ80と、温度制御部70と、をさらに含む。温度制御部70は、ボンディングステージ30の温度をコントロールする。言い換えると、加熱器制御部52及び冷却器制御部64の両方を制御する。図1及び図2に示すように温度制御部70は、ボンディングステージ30又はボンディングステージ30に載置した基板20の温度を検出する温度センサ80の検出結果に応じて、ボンディングステージ30の温度をコントロールする。
【0031】
例えば、ボンディングステージ30又は基板20の設定温度を第1の温度におき、温度センサ80で検出した結果得られた温度の値が第1の温度よりも高い第2の温度であれば、冷却器制御部64にその情報を伝達して冷却器60を作動させる。また、例えば、温度センサ80で検出した結果得られた温度の値が第1の温度よりも低い第3の温度であれば、加熱器制御部52にその情報を伝達して加熱器50を作動させる。また、温度センサ80で検出した結果得られた温度の値が第1の温度にほぼ近い温度であれば、その状態を保ち続けるように加熱器制御部52及び冷却器制御部64を制御する。こうして、温度制御部70は、ボンディングステージ30に載置した基板20を目標温度である第1の温度にコントロールする。なお、第1の温度、及び第2、第3の温度は、製造工程において自由に決めることができる。
【0032】
図2に示すように、半導体装置の製造装置は、画像センサ90と、画像処理部92と、演算部94と、をさらに含む。
【0033】
画像センサ90は、ボンディングステージ30に載置した基板20の配線パターン22が形成された側の面の画像を認識する。詳しくは、画像センサ90は、基板20上の配線パターン22のボンディング位置を認識する。ボンディング位置を認識できればよいので、基板20の一部の画像を認識してもよい。
【0034】
画像処理部92は、画像センサ90からの信号を処理する。また、演算部94は、画像処理部92によって信号を処理した結果をもとにして、温度制御部70に信号を送る。これらによって、画像センサ90によって認識した画像に応じて基板20の温度を調節する一連の動作を自動制御で行うことができる。
【0035】
また、上述とは別に、画像センサ90によって得られた信号を映像に表示する表示部96によって、基板20上の微小な配線パターン22のボンディング位置を肉眼で認識してもよい。
【0036】
これらを用いて、基板20上の配線パターン22のボンディング位置を矯正することができる。詳しくは、製造工程時のばらつきや湿度などその他の影響によって生じた、実際のボンディング位置と、電極12との正確な位置合わせができる所定のボンディング位置と、の誤差をなくすことができる。すなわち、基板20に半導体チップ10を搭載する前に、ボンディング位置のずれを認識して、そのボンディング位置を電極12の形成位置に合わせた所定の位置に矯正することができる。ボンディング位置の矯正は、基板20の温度に依存する膨張又は収縮を利用して行うことができる。
【0037】
次に、本実施の形態に係る半導体装置の製造方法について説明する。
【0038】
加熱器50及び冷却器60を備えるボンディングステージ30に、基板20を載置する。載置する基板20は、個片化されたシート状の基板であってもよい。また、半導体チップ10の複数の搭載領域を有する、長尺状の基板のうちの一部を載置してもよい。
【0039】
ボンディングステージ30又はボンディングステージ30に載置した基板20の温度を、加熱器50及び冷却器60によってコントロールする。これらの温度のコントロールは、半導体チップ10を基板20に搭載する前に行ってもよい。ボンディングステージ30の温度をコントロールして、基板20の膨張又は収縮をコントロールする。
【0040】
この場合に、ボンディングステージ30又は基板20を予め第1の温度に設定する。第1の温度は、例えば0℃〜100℃程度であってもよく、例えば工場内の室温であってもよい。ボンディングステージ30又は基板20を第1の温度に保って工程を行うことにより、半導体装置ごとの基板20の品質のばらつきをなくすことができる。
【0041】
半導体チップ10を繰り返し基板20に搭載していくうちに、基板20の温度が第1の温度よりも高くなった場合は、冷却器60によって基板20を冷却する。また、第1の温度よりも低くなった場合は、加熱器50によって基板20を加熱する。こうして、基板20の温度を第1の温度に、より近づけることができる。
【0042】
また、画像センサ90及び表示部96によって認識した配線パターン22のボンディング位置のずれを考慮して、半導体チップ10を搭載する前に、その都度、第1の温度を個々に設定してもよい。
【0043】
これについて詳しく説明する。まず、画像センサ90を例えば基板20の配線パターン22の形成された側に配置する。そして、画像センサ90によって、基板20の配線パターン22の形成面における、少なくともボンディング位置の把握できる一部の画像を検出する。検出した信号を表示部96によって映像にして表示し、基板20上での配線パターン22のボンディング位置を認識する。そして、その結果得られた実際のボンディング位置と、電極12と正確な位置合わせができる所定のボンディング位置とを比較する。両者を比較した結果、両者のボンディング位置が異なれば、ボンディングステージ30に載置した基板20の温度を加熱器50及び冷却器60によって操作し、基板20の膨張又は収縮をコントロールする。こうして、実際のボンディング位置を矯正し、電極12と配線パターン22との位置合わせをより確実にすることができる。なお、上述の製造装置において説明したように、画像センサ90、画像処理部92、及び演算部94を用いて、温度制御部70を制御して、これらの機構を自動制御で行ってもよい。
【0044】
基板20の温度をコントロールすることができたら、ボンディングツール40によって半導体チップ10を基板20に搭載する。詳しくは、半導体チップ10を、ボンディングツール40の加熱器42によって高温(例えば350℃〜500℃程度)に加熱しつつ、基板20に搭載する。半導体チップ10を加熱することで、電極12と配線パターン22とのボンディング部を加熱して両者の接合を図ることができる。
【0045】
電極12と配線パターン22とボンディング部の温度は150℃〜250℃程度であってもよい。逆に言うと、接合部の温度が所定の温度に達するように、半導体チップ10を加熱し、それに加えて、ボンディングステージ30上の基板20の温度をコントロールする。これによって、より好条件で半導体チップ10を基板20に搭載することが可能となる。例えば、ボンディングステージ30の温度をコントロールして、電極12と配線パターン22とのボンディング部を補助的に加熱させることもできる。
【0046】
なお、電極12と配線パターン22との電気的接合は、上述の加熱とともに、半導体チップ10を基板20にボンディングツール40によって押圧することで行うことができる。
【0047】
本実施の形態では、半導体チップ10を基板20に搭載する工程を繰り返し行っても、基板20の温度を第1の温度に操作することができる。詳しくは、非常に高温に加熱されたボンディングツール40によって、たとえボンディングステージ30及び基板20の温度が上昇したとしても第1の温度よりも高い温度でボンディングし続けることがない。これによって、例えば、基板20に半導体チップ10を搭載する1サイクルの間、又は数サイクルの間、ボンディングステージ30に載置する基板20の温度を終始第1の温度に保って、その膨張又は収縮のばらつきをなくすことができる。したがって、基板20の過度の膨張等を制限して、電極12と配線パターン22との位置合わせを正確に行うことができる。
【図面の簡単な説明】
【図1】図1は、本実施の形態に係る半導体装置の製造方法及び製造装置を説明するための図である。
【図2】図2は、本実施の形態に係る半導体装置の製造方法及び製造装置を説明するためのブロック図である。
【符号の説明】
10 半導体チップ
12 電極
20 基板
22 配線パターン
30 ボンディングステージ
40 ボンディングツール
42 加熱器
50 加熱器
52 加熱器制御部
60 冷却器
62 熱交換器
64 冷却器制御部
70 温度制御部
80 温度センサ
90 画像センサ
92 画像処理部
94 演算部
96 表示部

Claims (2)

  1. 加熱器及び冷却器を備えるボンディングステージに配線パターンが形成された基板を載置し、
    画像センサによって前記配線パターンのボンディング位置を検出し、前記検出の結果得られたボンディング位置と、前記電極の形成位置に対応した所定のボンディング位置と、を比較して両者の位置が異なる場合に、前記加熱器及び前記冷却器によ前記ボンディングステージの温度をコントロールして前記基板膨張又は収縮させることによって前記配線パターンのボンディング位置を前記所定のボンディング位置に一致させ、
    前記基板に半導体チップを搭載することを含む半導体装置の製造方法。
  2. 基板を載置するためのボンディングステージと、
    前記ボンディングステージの少なくとも一方の側に配置される加熱器と、
    前記ボンディングステージの少なくとも一方の側に配置される冷却器と、
    前記加熱器及び前記冷却器を制御して前記ボンディングステージの温度をコントロールする温度制御部と、
    前記ボンディングステージに前記基板を載置したときに、前記基板における前記配線パターンが形成された側の面の画像を認識する画像センサと、
    前記画像センサからの信号を処理する画像処理部と、
    前記画像処理部によって得られた結果をもとに前記温度制御部に信号を送る演算部と、
    を含む半導体装置の製造装置。
JP2000171622A 2000-06-08 2000-06-08 半導体装置の製造方法及びその製造装置 Expired - Fee Related JP3633442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000171622A JP3633442B2 (ja) 2000-06-08 2000-06-08 半導体装置の製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171622A JP3633442B2 (ja) 2000-06-08 2000-06-08 半導体装置の製造方法及びその製造装置

Publications (2)

Publication Number Publication Date
JP2001351949A JP2001351949A (ja) 2001-12-21
JP3633442B2 true JP3633442B2 (ja) 2005-03-30

Family

ID=18674148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171622A Expired - Fee Related JP3633442B2 (ja) 2000-06-08 2000-06-08 半導体装置の製造方法及びその製造装置

Country Status (1)

Country Link
JP (1) JP3633442B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791501B2 (ja) 2003-02-26 2006-06-28 セイコーエプソン株式会社 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
JP6000626B2 (ja) 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
JP7373735B2 (ja) * 2017-12-15 2023-11-06 パナソニックIpマネジメント株式会社 部品接合装置及びその方法と実装構造体
US11574888B2 (en) 2017-12-15 2023-02-07 Panasonic Intellectual Property Management Co., Ltd. Component joining apparatus, component joining method and mounted structure

Also Published As

Publication number Publication date
JP2001351949A (ja) 2001-12-21

Similar Documents

Publication Publication Date Title
US7594644B2 (en) Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US9761556B2 (en) Method of manufacturing electronic device
US4360142A (en) Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US5878942A (en) Soldering method and soldering apparatus
US8381966B2 (en) Flip chip assembly method employing post-contact differential heating
US9120169B2 (en) Method for device packaging
JP2000156457A (ja) 半導体デバイスの製造方法
JP2009130269A (ja) 半導体製造装置および半導体装置の製造方法
US5951893A (en) Integrated circuit pad structure with high temperature heating element and method therefor
JPH07201919A (ja) 半導体装置及びその再生方法
JP3633442B2 (ja) 半導体装置の製造方法及びその製造装置
US6130480A (en) Structure for packaging semiconductor chip
TWI451508B (zh) 用於矽晶粒的預加熱系統及方法
TWI834007B (zh) 半導體裝置的製造裝置及製造方法
JP3645511B2 (ja) 半導体装置の製造方法
JP2889399B2 (ja) テープ自動化ボンディング法
US20130032270A1 (en) Thermal compression bonding with separate bond heads
JP4350884B2 (ja) 熱交換装置
US20080191356A1 (en) Power Semiconductor
SG174717A1 (en) Reduction of mechanical stress in metal stacks of sophisticated semiconductor devices during die-substrate soldering by an enhanced cool down regime
JP4785486B2 (ja) 電子装置の製造方法及び製造装置
JP2851779B2 (ja) 電子部品の実装方法
KR102715549B1 (ko) 반도체 장치의 제조 장치 및 제조 방법
JP4184838B2 (ja) 半導体装置の製造方法および電子機器の製造方法
JP2001015627A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees