JP3309709B2 - バンプ付チップの搭載方法 - Google Patents

バンプ付チップの搭載方法

Info

Publication number
JP3309709B2
JP3309709B2 JP12954096A JP12954096A JP3309709B2 JP 3309709 B2 JP3309709 B2 JP 3309709B2 JP 12954096 A JP12954096 A JP 12954096A JP 12954096 A JP12954096 A JP 12954096A JP 3309709 B2 JP3309709 B2 JP 3309709B2
Authority
JP
Japan
Prior art keywords
chip
flux
mounting
bumps
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12954096A
Other languages
English (en)
Other versions
JPH09312313A (ja
Inventor
秀喜 永福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP12954096A priority Critical patent/JP3309709B2/ja
Publication of JPH09312313A publication Critical patent/JPH09312313A/ja
Application granted granted Critical
Publication of JP3309709B2 publication Critical patent/JP3309709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011Chemical cleaning, e.g. etching, flux

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップの下面に形
成されたバンプに、フラックスを転写し、チップを基板
に搭載するバンプ付チップの搭載方法に関するものであ
る。
【0002】
【従来の技術】基板にチップを接合する工法の一つとし
て、チップの下面にバンプを形成しておき、このバンプ
にペーストを転写して基板に搭載するプロセスを含むも
のがある。
【0003】このような転写を行う際、ペーストの粘度
によっては、種々の問題が発生する。まずペーストの粘
度が高すぎる場合について図4を参照しながら説明す
る。
【0004】図4において、1はペースト2をためた水
平な容器、3はチップであってその下面にはバンプ4が
下向きに突設されている。5はチップ3を保持して移載
する移載ヘッドである。
【0005】さてバンプ4にペースト2を転写する過程
では、まず図4(a)に示すように、移載ヘッド5を移
動してバンプ4を容器1内のペースト2上に位置させ
る。次に、図4(b)に示すように、移載ヘッド5を下
降させ、バンプの下部をペースト2に接触させる。そし
て、図4(c)に示すように、移載ヘッド5を上昇さ
せ、図4(c)の破線で示すようにバンプ4を容器1の
上方へ到来させる。しかしながら、ペースト2の粘度が
高すぎると、移載ヘッド5を上昇させる際、移載ヘッド
5の保持力がペースト2の粘着力に負けて、図4(c)
の実線で示すように、チップ3が移載ヘッド5から外れ
て容器1内にとどまってしまうことがある。これでは、
チップ3を移載できなくなってしまい、転写ミスとな
る。
【0006】次に、ペースト2の粘度が低すぎる場合の
問題を説明する。ペースト2の粘度を下げておくと、次
のようにチップ3を基板6に搭載した後に問題を生じや
すい。
【0007】即ち、図5(a)に示すように、バンプ4
にペースト2を転写後、移載ヘッド5を基板6上へ移動
させ、次に移載ヘッド5を下降させて、図5(b)の破
線で示すように、バンプ4が基板6の回路パターン7上
に載るように、チップ3を移載する。
【0008】しかし、この後、例えば基板6を次のステ
ーションへ搬送するような場合、チップ3に慣性力(矢
印N1)が作用することがある。ここで、バンプ4は、
ペースト2の粘着力のみによって回路パターン7に保持
されており、ペースト2の粘度が低すぎると、ペースト
2の粘着力が慣性力に負けて、図5(b)の実線で示す
ように、チップ3が位置ズレを生じてしまうことがあ
る。この位置ズレを生じると、次工程が円滑に行えなく
なってしまう。
【0009】
【発明が解決しようとする課題】以上説明したように、
従来のバンプ付チップの搭載方法では、転写ミスを生じ
やすいという問題点があった。
【0010】そこで本発明は、転写ミス及びチップ搭載
ミスを抑制できるバンプ付チップの搭載方法を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】本発明のバンプ付チップ
の搭載方法は、下面にバンプが突設されたチップを溶剤
を含むフラックスにより基板に搭載するバンプ付チップ
の搭載方法であって、フラックスをバンプに転写して前
記チップを基板に搭載するにあたり、フラックスを加熱
することにより溶剤を飛ばしてフラックスの粘度を前記
転写時の粘度よりも増加させるようにしたものである。
【0012】
【0013】
【0014】
【発明の実施の形態】 (実施の形態1) 次に図面を参照しながら、本発明の実施の形態を説明
する。なお図中、従来の構成を示す図4、図5と同様の
構成要素については同一符号を付すことにより説明を省
略する。
【0015】図1に示すように、本発明の実施の形態1
バンプ付チップの搭載方法は、図示していないチップ
供給部からチップ3を移載ヘッド5でピックアップする
ステップと、次に移載ヘッド5を容器1へ移動させて容
器1内のフラックス2をバンプ4に転写するステップ
と、次にフラックス2を付けたチップ3を基板6に搭載
するステップとを備える。
【0016】本実施の形態では、図2に示すように、
移載ヘッド5にヒータ8を設け、このヒータ8の設定温
度を変えることで、フラックス2の粘度を変化させるこ
ととしている。
【0017】ここで、チップ3が移載ヘッド5に保持さ
れているとき、ヒータ8による熱は、チップ3を介して
バンプ4へ伝わり、バンプ4は所定の温度に加熱され
る。
【0018】さてフラックスは、ブチルセロソルブ,
ブチルカルビトールなどの溶剤を含む。そして、図2
(a)に示すように、フラックス2の転写を行う際ヒー
タ8の設定温度を低くしてバンプ4の温度を、溶剤が飛
ばない温度(例えば40°C程度)にしておく。する
と、転写時にフラックス2中には十分な溶剤が残ってい
るから、フラックス2の粘度は低い状態となり、図4に
示したようなチップ3の落下による転写ミスを防止でき
る。
【0019】そして、図2(b)に示すように、チップ
3の基板6への搭載を行う前に、ヒータ8の設定温度を
上げバンプ4を溶剤が飛ぶ温度(例えば、150°C程
度)まで加熱する。すると、バンプ4に付着したフラッ
クス2中の溶剤の量が減ってこのフラックス2の粘度が
高くなる。したがって、チップ3の搭載後、チップ3は
強い粘着力で基板6に接着していることになり、位置ズ
レ等を防止することができる。
【0020】(実施の形態2) 本形態は、実施の形態に対して、フラックス2の加熱
要領を変更している。即ち、図3(a)に示すように、
移載ヘッド5にヒータを設けるのではなく、フラックス
2をためる容器1をヒータ9で温めている。このとき、
フラックス2の温度は溶剤が飛ばない温度(例えば40
°C程度)としておく。
【0021】また図3(b)に示すようにチップ3の基
板6への、搭載時に、基板6を保持するステージ10を
ヒータ11で加熱し、その結果、回路パターン7が溶剤
が飛ぶ温度(例えば150°C程度)にしておく。こう
すれば、搭載時にバンプ4に付着したフラックス2が回
路パターン7により溶剤が飛ぶ温度まで加熱される。
【0022】実施の形態における作用効果は、実施の
形態と同様である。即ち、転写時にはフラックス2中
に溶剤が十分含まれており粘度が低いので、チップ3の
落下を防止できるし、搭載後には溶剤が飛んで増粘した
フラックス2によって位置ズレを回避できる。
【0023】
【発明の効果】本発明のバンプ付チップの搭載方法は
フラックスをバンプに転写してチップを基板に搭載する
にあたり、フラックスを加熱してその溶剤を飛ばすこと
によりフラックスの粘度を前記転写時の粘度よりも増加
させるようにしているので、粘度の高いフラックスによ
りチップを位置ズレなく確実に基板に搭載することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施の形態におけるバンプ付チップ
の搭載方法のフローチャート
【図2】(a)本発明の第1の実施の形態におけるバン
プ付チップの搭載方法の工程説明図 (b)本発明の第1の実施の形態におけるバンプ付チッ
プの搭載方法の工程説明図
【図3】(a)本発明の第2の実施の形態におけるバン
プ付チップの搭載方法の工程説明図 (b)本発明の第2の実施の形態におけるバンプ付チッ
プの搭載方法の工程説明図
【図4】(a)従来のバンプ付チップの搭載方法の工程
説明図 (b)従来のバンプ付チップの搭載方法の工程説明図 (c)従来のバンプ付チップの搭載方法の工程説明図
【図5】(a)従来のバンプ付チップの搭載方法の工程
説明図 (b)従来のバンプ付チップの搭載方法の工程説明図
【符号の説明】
フラックス 3 チップ 4 バンプ 6 基板

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】下面にバンプが突設されたチップを溶剤を
    含むフラックスにより基板に搭載するバンプ付チップの
    搭載方法であって、フラックスをバンプに転写してチッ
    プを基板に搭載するにあたり、フラックスを加熱するこ
    とにより溶剤を飛ばしてフラックスの粘度を前記転写時
    の粘度よりも増加させることを特徴とするバンプ付チッ
    プの搭載方法。
  2. 【請求項2】前記加熱は、チップを保持する移載ヘッド
    に設けられたヒータにより行われることを特徴とする請
    求項1記載のバンプ付チップの搭載方法。
  3. 【請求項3】前記加熱は、基板を加熱するヒータによっ
    て行われることを特徴とする請求項1記載のバンプ付チ
    ップの搭載方法。
JP12954096A 1996-05-24 1996-05-24 バンプ付チップの搭載方法 Expired - Fee Related JP3309709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12954096A JP3309709B2 (ja) 1996-05-24 1996-05-24 バンプ付チップの搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12954096A JP3309709B2 (ja) 1996-05-24 1996-05-24 バンプ付チップの搭載方法

Publications (2)

Publication Number Publication Date
JPH09312313A JPH09312313A (ja) 1997-12-02
JP3309709B2 true JP3309709B2 (ja) 2002-07-29

Family

ID=15012059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12954096A Expired - Fee Related JP3309709B2 (ja) 1996-05-24 1996-05-24 バンプ付チップの搭載方法

Country Status (1)

Country Link
JP (1) JP3309709B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9210836B2 (en) 2012-05-01 2015-12-08 Shinko Electric Industries Co., Ltd. Electronic component mounting device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
JP2010098156A (ja) * 2008-10-17 2010-04-30 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電子機器
JP2015220353A (ja) * 2014-05-19 2015-12-07 富士通株式会社 電子部品の取り付け方法及びハンダペーストの転写方法並びに電子部品の取り付け装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9210836B2 (en) 2012-05-01 2015-12-08 Shinko Electric Industries Co., Ltd. Electronic component mounting device
US9761556B2 (en) 2012-05-01 2017-09-12 Shinko Electric Industries Co., Ltd. Method of manufacturing electronic device

Also Published As

Publication number Publication date
JPH09312313A (ja) 1997-12-02

Similar Documents

Publication Publication Date Title
US5862588A (en) Method for restraining circuit board warp during area array rework
JPH10233481A (ja) 3次元積層型パッケージ素子の自動積層及びソルダリング装置並びにその製造方法
JP3309709B2 (ja) バンプ付チップの搭載方法
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
US5435481A (en) Soldering process
KR100771644B1 (ko) 전자소자의 생산방법
JP2005039206A (ja) 半導体チップ表面実装方法
US11330746B2 (en) Device and method for reworking flip chip components
US7691662B2 (en) Optical module producing method and apparatus
JP3266414B2 (ja) はんだ供給法
JPH08340174A (ja) 半田電極の形成方法
Krammer et al. Method for selective solder paste application for BGA rework
JP2006351901A (ja) 電子部品のバンプ形成方法および電子部品の基板への実装方法
JP2001291740A (ja) 半導体素子の実装方法
US7824111B2 (en) Optical module
JP3010821B2 (ja) チップの実装方法
JPH08203904A (ja) はんだバンプ形成方法
JPS63177584A (ja) 混成集積回路の組立方法
JPS59111390A (ja) 電子部品自動取換え装置
JPH0738251A (ja) 電子部品の実装方法
JP2661549B2 (ja) 電子部品の実装方法
JPH01227491A (ja) 電子部品の実装方法
JPH1140938A (ja) 接合材料の供給方法とその装置
JPH0697640A (ja) 電子部品の半田付方法
JPH05283452A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees