JP2007288228A - 電子部品の実装方法及びその装置 - Google Patents
電子部品の実装方法及びその装置 Download PDFInfo
- Publication number
- JP2007288228A JP2007288228A JP2007206664A JP2007206664A JP2007288228A JP 2007288228 A JP2007288228 A JP 2007288228A JP 2007206664 A JP2007206664 A JP 2007206664A JP 2007206664 A JP2007206664 A JP 2007206664A JP 2007288228 A JP2007288228 A JP 2007288228A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- circuit board
- insulating resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】ICチップ1の電極2に形成されたバンプ3と基板電極との間に無機フィラー6fを含む絶縁性樹脂6,6b,10を介在させてバンプと基板電極を位置合わせし、ヘッド8によりチップを基板に1バンプあたり20gf以上の加圧力により押圧して、チップと基板の反り矯正、バンプを押しつぶしつつ絶縁性樹脂を硬化しチップと基板を接合する。
【選択図】図1
Description
上記形成されたバンプをレベリングせずに、絶縁性樹脂に無機フィラーを配合した固体又は半固体の絶縁性樹脂層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記バンプを形成したのち、上記絶縁性樹脂層を介在させながら、上記電子部品の上記電極と上記回路基板の上記電極とを位置合わせして上記電子部品を上記基板に搭載する前に、
上記形成されたバンプを、一度、20gf以下の荷重で押圧して上記バンプのネック部分の倒れを防止するように先端を整えるようにした電子部品の実装方法を提供する。
上記形成されたバンプをレベリングせずに、絶縁性樹脂に無機フィラーを配合した固体又は半固体の絶縁性樹脂層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、ツールにより上記電子部品の上面側から1バンプあたり20gf以下の荷重を印加して上記金バンプのネック部分の倒れを防止するように先端を整えるとともに超音波を印加して上記金バンプと上記基板の上記電極とを金属接合し、
次に、上記電子部品の上記上面側から加熱しながら、又は、上記基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続するようにしたことを特徴とする電子部品の実装方法を提供する。
上記電子部品の電極にワイヤボンディングと同様に金属線の先端に電気スパークによりボールを形成し、これをキャピラリーにより上記基板の上記電極に超音波熱圧着して形成してレベリングしないバンプを形成する装置と、
上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、
ツールにより上記電子部品の上面から1バンプあたり20gf以下の荷重を印加して上記金バンプのネック部分の倒れを防止するように先端を整えるとともに超音波を印加して上記金バンプと上記基板の上記電極とを金属接合する装置と、
ツールにより加熱しながら、上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正を行うとともに上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する装置とを備えるようにしたことを特徴とする電子部品の実装装置を提供する。
上記形成されたバンプをレベリングせずに、絶縁性樹脂に無機フィラーを配合した固体又は半固体の絶縁性樹脂層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂に配合する上記無機フィラーは、異なる平均粒径を持つ複数種類の無機フィラーを混合して粒径分布曲線に複数のピークを持つようにした無機フィラーであることを特徴とする電子部品の実装方法を提供する。
上記形成されたバンプをレベリングせずに、絶縁性樹脂に無機フィラーを配合した固体又は半固体の絶縁性樹脂層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂に配合する上記無機フィラーは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラーを混合して粒径分布曲線に複数のピークを持つようにした無機フィラーであって、上記少なくとも2種類の無機フィラーのうちの一方の無機フィラーの平均粒径は、上記少なくとも2種類の無機フィラーのうちの他方の無機フィラーの平均粒径の2倍以上異なっていることを特徴とする電子部品の実装方法を提供する。
上記形成されたバンプをレベリングせずに、絶縁性樹脂に無機フィラーを配合した固体又は半固体の絶縁性樹脂層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂に配合する上記無機フィラーは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラーを混合して粒径分布曲線に複数のピークを持つようにした無機フィラーであって、上記少なくとも2種類の無機フィラーのうちの一方の無機フィラーは3μmを超える平均粒径を持ち、上記少なくとも2種類の無機フィラーのうちの他方の無機フィラーは3μm以下の平均粒径を持つことを特徴とする電子部品の実装方法を提供する。
上記形成されたバンプをレベリングせずに、絶縁性樹脂に無機フィラーを配合した固体又は半固体の絶縁性樹脂層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂層は、上記電子部品及び上記基板にそれぞれ接触する部分から、上記電子部品及び上記基板との中間部分に向かって、上記無機フィラー量が徐々に少なくなるようにしたことを特徴とする電子部品の実装方法を提供する。
バンプをメッキで形成する方法(従来例3)では、専用のバンプ形成工程を半導体メーカーで行う必要があり、限定されたメーカーでしかバンプの形成ができない。ところが、本発明によれば、ワイヤボンディング装置により、電子部品の例として汎用のワイヤボンディング用のICチップを用いることができ、ICチップの入手が容易となる。
従来例2の方法によれば、接続抵抗は、バンプと回路基板の電極の間に存在する導電粒子の数に依存していたが、本発明では、独立した工程としてのレベリング工程においてバンプをレベリングせずに回路基板の電極に従来例1、2よりも強い荷重(例えば、1バンプあたり20gf以上の加圧力)で押しつけてバンプと電極とを直接的に接合することができるため、介在する粒子数に接続抵抗値が依存せず、安定して接続抵抗値が得られる。
なお、上記各実施形態において、上記超音波を印加して上記金バンプと上記基板の上記電極とを金属接合するとき及び上記基板の反りの矯正と上記バンプを押しつぶすときの両方の工程において上記電子部品及び基板の両方とも加熱することなく、それぞれ、行ったのち、上記電子部品側から、又は基板側から、又は、上記電子部品側と上記基板側の両方から加熱するようにしてもよい。
(第1実施形態)
以下、本発明の第1実施形態にかかる電子部品例えばICチップの実装方法及びその装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置の一例としての回路基板へのICチップの実装方法及びその実装装置を図1(A)から図14を参照しながら説明する。
このとき、バンプ3は、その頭部3aが、基板4の電極5上で図4(A)から図4(B)に示すように変形されながら押しつけられていく。このとき、図2(A)から図2(B)に示すように、熱硬化性樹脂6m中の無機フィラー6fは、接合開始当初に熱硬化性樹脂6m中に入り込んできた尖っているバンプ3により、バンプ3の外側方向へ押し出される。また、図2(C)に示すように、この外側方向への押し出し作用によりバンプ3と基板電極5の間に無機フィラー6fが入り込まないことにより、接続抵抗値を低下させる効果を発揮する。このとき、もし、バンプ3と基板電極5の間に無機フィラー6fが多少入り込んだとしても、バンプ3と基板電極5とが直接接触していることにより、全く問題はない。
このとき、ICチップ1を介してバンプ3側に印加する荷重は、バンプ3の外径により異なるが、折れ曲がって重なり合うようになっているバンプ3の頭部3aが、必ず図4(C)のように変形する程度の荷重を加えることが必要である。この荷重は、最低で20(gf/バンプ1ケあたり)を必要とする。すなわち、図17には、80μmの外径のバンプの場合の抵抗値と荷重との関係のグラフより20(gf/バンプ1ケあたり)未満では抵抗値100mmΩ/バンプより大きくなって抵抗値が大きくなりすぎて実用上問題があるため、20(gf/バンプ1ケあたり)以上であることが好ましいことが示されている。また、図18には、80μm,40μmのそれぞれの外径のバンプと最低荷重との関係に基づき信頼性の高い領域を示したグラフである。これより、40μm以上の外径のバンプでは最低荷重は25(gf/バンプ1ケあたり)以上であることが好ましく、40μm未満の外径のバンプでは最低荷重は20(gf/バンプ1ケあたり)以上ぐらいが信頼性が高いことが推定される。なお、今後、リードの狭ピッチ化とともにバンプ外径が40μm未満と小さくなった場合、バンプの投影面積に応じて、その2乗に比例して荷重が減少する傾向があることが推定される。よって、ICチップ1を介してバンプ3側に印加する最低荷重は、最低で20(gf/バンプ1ケあたり)を必要とするのが好ましい。上記ICチップ1を介してバンプ3側に印加する荷重の上限は、ICチップ1、バンプ3、回路基板4などが損傷しない程度とする。場合によって、その最大荷重は150(gf/バンプ1ケあたり)を越えることもある。なお、図中、参照符号6sは、熱硬化性樹脂シート6のうち接合ツール8の熱により溶融した溶融中の熱硬化性樹脂6mが溶融後に熱硬化された樹脂である。
(第2実施形態)
次に、本発明の第2実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を説明する。
(第3実施形態)
次に、本発明の第3実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図6(A)〜図6(C)及び図7(A)〜図7(F)を用いて説明する。
(第4実施形態)
次に、本発明の第4実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図22を用いて説明する。第4実施形態が第1実施形態と異なる点は、ICチップ1を基板4に接合するとき、荷重に加えて超音波も印加して、バンプ3をレベリングせずに、必要に応じて20gf以下の荷重で押圧して、バンプ形成時の引き千切りにより生じた上記バンプ3の先端のネック(ヒゲ)部分の倒れによる隣接バンプ又は電極とのショートを防止するようにバンプ先端を整えたのち、ICチップ1と位置合わせしてICチップ1を基板4に搭載して、金属バンプ3を基板側の電極表面の金属と超音波併用熱圧着することである。ICチップ1を基板4に接合する状態は、先の実施形態での図2及び図6などと同様である。
上記超音波を印加して上記金バンプと上記基板の上記電極とを金属接合するとき、上記電子部品の上記上面側から加熱しながら、又は、上記基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱するようにしてもよい。
(第5実施形態)
次に、本発明の第5実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図8(A)〜図8(C)及び図9(A)〜図9(C)を用いて説明する。第5実施形態は、第1実施形態とは封止工程を省略することができる点が異なる。
(第6実施形態)
次に、第6実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図10〜図11を用いて説明する。第6実施形態においては、第1実施形態と異なる点は、バンプ103を回路基板4の電極5にズレて実装された場合においても、信頼性の高い接合を達成することもできる点である。
このように形成された直径Φd−Bumpのボール96aを、電気スパークを発生させるための時間又は電圧のパラメータを制御して、チャムファー角θcが100°以下のキャピラリー193の93aで示すチャムファー直径φDが金ボール直径d−Bumpの1/2から3/4となるようにボール96aを成形し、
図10(C)に示すようにキャピラリー93の金ボールと接する部分に平らな部位93bを設けて図10(D)に示すようなバンプ3を形成するのではなく、図10(A)に示すようにキャピラリー193の金ボール96aと接する部分に平らな部位を設けない先端部位193aを有する先端形状としたキャピラリー193で、ICチップ1の電極2に、超音波熱圧着により、図10(B)に示すようなバンプ103を形成する。上記先端形状のキャピラリー193を用いることで、図10(B)のbのような先端が大略円錐状のバンプ103をICチップ1の電極2に形成することができる。上記方法で形成した先端が大略円錐状のバンプ103を回路基板4の電極5に図11(C)のごとくズレて実装された場合においても、バンプ103がその先端が大略円錐形であるため、バンプ103の外径の半分までのズレである場合は、バンプ103の一部が必ず基板4の電極5と接触することができる。
(第7実施形態)
次に、第7実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図12〜図13を用いて説明する。この第7実施形態では、第1実施形態において、回路基板4へのICチップ1の接合したのちの熱硬化性樹脂の硬化時にICチップ1と回路基板4の応力を緩和することができるようにしたものである。
このままでは、信頼性試験や通常の長期使用で繰り返し疲労が与えられると、ICチップ1又は基板4側で熱硬化性樹脂シート6又は熱硬化性接着剤6b中の熱硬化性樹脂が応力に耐えきれずに剥離することがある。このような状態になると、ICチップ1と回路基板4の接着力が十分でなくなり、接合部がオープンすることになる。そこで、図13のように、より高い圧力P1とより低い圧力P2との2段階の圧力プロファイルを用いることにより、熱硬化性接着剤6bの硬化時に上記圧力P1より低い圧力P2まで下げることができて、図12(D)のごとく、圧力P2のときに樹脂内部に偏在した硬化歪み除去してICチップ1と回路基板4の応力を緩和する(言い換えれば、応力の集中度合いを減らす)ことができ、その後、上記圧力P1まで上げることにより、バンプの変形及び順応に必要な圧力を得るとともに、余分な樹脂をICチップ1と基板4との間から押し出すことができて、信頼性が向上する。
(第8実施形態)
次に、第8実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図12〜図13を用いて説明する。この第8実施形態では、上記各実施形態において、上記絶縁性樹脂6mに配合する上記無機フィラー6fの平均粒径が3μm以上であるようにしたものである。ただし、上記無機フィラー6fの最大平均粒径は、ICチップ1と基板4との接合後の隙間寸法を超えない大きさとする。
(第9実施形態)
次に、本発明の第9実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図25,26を用いて説明する。図25,26は、それぞれ、上記第9実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置により製造された接合状態の模式断面図及びそのときに使用される樹脂シート6の部分拡大模式断面図である。この第9実施形態では、上記各実施形態において、上記絶縁性樹脂層6,6bの上記絶縁性樹脂6mに配合する上記無機フィラー6fは、複数の異なる平均粒径を持つ無機フィラー6f−1,6f−2とするものである。具体例としては、0.5μmの平均粒径を持つ無機フィラーと、2〜4μmの平均粒径を持つ無機フィラーとする。
(第10実施形態)
次に、本発明の第10実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記第9実施形態における効果をより確実なものとするため、さらに、上記複数の異なる平均粒径を持つ無機フィラー6f−1,6f−2のうちの一方の無機フィラー6f−1の平均粒径は、他方の無機フィラー6f−2の平均粒径の2倍以上異なっているものである。具体例としては、0.5μmの平均粒径を持つ無機フィラーと、2〜4μmの平均粒径を持つ無機フィラーとする。
(第11実施形態)
次に、本発明の第11実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記第9実施形態における効果をより確実なものとするため、さらに、上記絶縁性樹脂6mに配合する上記無機フィラー6fは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラー6f−1,6f−2であって、上記少なくとも2種類の無機フィラーのうちの一方の無機フィラー6f−1は3μmを超える平均粒径を持ち、上記少なくとも2種類の無機フィラーのうちの他方の無機フィラー6f−2は3μm以下の平均粒径を持つことが好ましい。具体例としては、0.5μmの平均粒径を持つ無機フィラーと、2〜4μmの平均粒径を持つ無機フィラーとする。
(第12実施形態)
次に、本発明の第12実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記各実施形態において、さらに、上記絶縁性樹脂6mに配合する上記無機フィラー6fは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラー6f−1,6f−2であって、上記少なくとも2種類の無機フィラーのうちの平均粒径の大きい一方の無機フィラー6f−1は上記絶縁性樹脂6mと同一材料からなることにより、応力緩和作用を奏するようにすることもできる。具体例としては、0.5μmの平均粒径を持つ無機フィラーと、2〜4μmの平均粒径を持つ無機フィラーとする。
(第13実施形態)
次に、本発明の第13実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記各実施形態において、さらに、上記絶縁性樹脂6mに配合する上記無機フィラー6fは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラー6f−1,6f−2であって、上記少なくとも2種類の無機フィラーのうちの平均粒径の大きい一方の無機フィラー6f−1は上記絶縁性樹脂6mであるエポキシ樹脂よりも柔らかく、上記一方の無機フィラー6f−1が圧縮されることにより、応力緩和作用を奏するようにすることもできる。
(第14実施形態)
次に、本発明の第14実施形態にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記各実施形態において、さらに、図28(A),(B),図29(A),(B),図30及び図31に示されるように、上記絶縁性樹脂層6,6bは、上記ICチップ1又は上記基板4に接触する部分700又は層6xが、他の部分701又は層6yよりも上記無機フィラー量が少ないか、もしくは上記無機フィラー6fを配合しないようにすることができる。この場合、図28(A),(B)に示すように、上記ICチップ1又は上記基板4に接触する部分700と、他の部分701とを明確に区別することなく、徐々に無機フィラー量が変わるようにしてもよいし、図29(A),(B)及び図30,図31に示すように明確に区別するようにしてもよい。すなわち、図29(A),(B)及び図30,図31において、上記絶縁性樹脂層6,6bは、上記ICチップ1又は上記基板4に接触する部分に位置されかつ上記絶縁性樹脂6mと同一の絶縁性樹脂に上記無機フィラー6fを配合した第1樹脂層6xと、上記第1樹脂層6xに接触し、かつ、上記第1樹脂層6xよりも上記無機フィラー量が少ないか、もしくは上記無機フィラー6fを配合しない上記絶縁性樹脂で構成される第2樹脂層6yとを備えて多層構造にすることもできる。
(第15実施形態)
次に、本発明の第15実施形態においては、上記第8〜14実施形態及びそれらの変形例にかかる回路基板への電子部品例えばICチップの実装方法及び装置及び上記実装方法により上記ICチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置により使用される絶縁性樹脂層の製造工程を図34,図35に基づいて説明する。
バンプをメッキで形成する方法(従来例3)では、専用のバンプ形成工程を半導体メーカーで行う必要があり、限定されたメーカーでしかバンプの形成ができない。ところが、本発明の上記実施形態によれば、ワイヤボンディング装置により、汎用のワイヤボンディング用のICチップを用いることができ、ICチップの入手が容易となる。すなわち、汎用のワイヤボンディング用のICチップを用いることができる理由は、ワイヤボンディングであれば、Alパッドが形成された通常のICパッド上に、ワイヤボンディング装置やバンプボンディング装置を用いてバンプが形成可能であるからである。一方、バンプをメッキで形成する方法(従来例3)によりメッキバンプを形成するには、Alパッドの上に、Ti、Cu、Crなどのバリヤメタルを形成したのちにレジストをスピンコートで塗布し、露光してバンプ形成部のみ穴をあける。これに電気を通電して、その穴部分にAuなどからなるメッキを行うことで形成する。従って、メッキバンプを形成するには、大規模なメッキ装置や、シアン化合物などの危険物の廃液処理装置を必要とするので、通常のアセンブリ工程を行う工場では現実には実施不可能である。
従来例2の方法によれば、接続抵抗は、バンプと回路基板の電極の間に存在する導電粒子の数に依存していたが、本発明の上記実施形態では、独立した工程としてのレベリング工程においてバンプ3をレベリングせずに回路基板4の電極5に従来例1、2よりも強い荷重(例えば、1バンプ3あたり20gf以上の加圧力)で押しつけてバンプ3と電極5とを直接的に接合することができるため、介在する粒子数に接続抵抗値が依存せず、安定して接続抵抗値が得られる。
Claims (14)
- 電子部品(1)の電極(2)にバンプ(3,103)を形成し、
上記形成されたバンプをレベリングせずに、絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と回路基板(4)の電極(5)とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール(8)により上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記バンプを形成したのち、上記絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と上記回路基板(4)の上記電極(5)とを位置合わせして上記電子部品を上記基板に搭載する前に、
上記形成されたバンプを、一度、20gf以下の荷重で押圧して上記バンプのネック部分の倒れを防止するように先端を整えるようにした電子部品の実装方法。 - 電子部品(1)の電極(2)に金バンプ(3,103)を形成し、
上記形成されたバンプをレベリングせずに、絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と回路基板(4)の電極(5)とを位置合わせして上記電子部品を上記基板に搭載し、
その後、ツール(8)により上記電子部品の上面側から1バンプあたり20gf以下の荷重を印加して上記金バンプのネック部分の倒れを防止するように先端を整えるとともに超音波を印加して上記金バンプと上記基板の上記電極とを金属接合し、
次に、上記電子部品の上記上面側から加熱しながら、又は、上記基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続するようにしたことを特徴とする電子部品の実装方法。 - 絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を、回路基板(4)の電極(5)又は電子部品(1)に貼り付ける装置(7,109,200,201)と、
上記電子部品(1)の電極(2)にワイヤボンディングと同様に金属線(95)の先端に電気スパークによりボール(96,96a)を形成し、これをキャピラリー(93,193)により上記基板の上記電極に超音波熱圧着して形成してレベリングしないバンプ(3,103)を形成する装置(93,193)と、
上記電子部品を上記回路基板(4)の上記電極(5)に位置合わせして搭載する装置(600)と、
ツール(628)により上記電子部品の上面から1バンプあたり20gf以下の荷重を印加して上記金バンプのネック部分の倒れを防止するように先端を整えるとともに超音波を印加して上記金バンプと上記基板の上記電極とを金属接合する装置(620)と、
ツール(8)により加熱しながら、上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正を行うとともに上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する装置(8,9)とを備えるようにしたことを特徴とする電子部品の実装装置。 - 電子部品(1)の電極(2)にバンプ(3,103)を形成し、
上記形成されたバンプをレベリングせずに、絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と回路基板(4)の電極(5)とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール(8)により上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂に配合する上記無機フィラーは、異なる平均粒径を持つ複数種類の無機フィラー(6f−1,6f−2)を混合して粒径分布曲線に複数のピークを持つようにした無機フィラーであることを特徴とする電子部品の実装方法。 - 電子部品(1)の電極(2)にバンプ(3,103)を形成し、
上記形成されたバンプをレベリングせずに、絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と回路基板(4)の電極(5)とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール(8)により上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂に配合する上記無機フィラーは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラー(6f−1,6f−2)を混合して粒径分布曲線に複数のピークを持つようにした無機フィラーであって、上記少なくとも2種類の無機フィラーのうちの一方の無機フィラー(6f−1)の平均粒径は、上記少なくとも2種類の無機フィラーのうちの他方の無機フィラー(6f−2)の平均粒径の2倍以上異なっていることを特徴とする電子部品の実装方法。 - 電子部品(1)の電極(2)にバンプ(3,103)を形成し、
上記形成されたバンプをレベリングせずに、絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と回路基板(4)の電極(5)とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール(8)により上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂に配合する上記無機フィラーは、複数の異なる平均粒径を持つ少なくとも2種類の無機フィラー(6f−1,6f−2)を混合して粒径分布曲線に複数のピークを持つようにした無機フィラーであって、上記少なくとも2種類の無機フィラーのうちの一方の無機フィラー(6f−1)は3μmを超える平均粒径を持ち、上記少なくとも2種類の無機フィラーのうちの他方の無機フィラー(6f−2)は3μm以下の平均粒径を持つことを特徴とする電子部品の実装方法。 - 上記絶縁性樹脂層(6,6b)は、上記電子部品又は上記基板のいずれか一方に接触する部分に位置されかつ上記絶縁性樹脂と同一の絶縁性樹脂に上記無機フィラーを配合した第1樹脂層(6x)と、上記第1樹脂層に接触し、かつ、上記第1樹脂層よりも上記無機フィラー量が少ない絶縁性樹脂で構成される第2樹脂層(6y)とを備える請求項1,4〜6のいずれかに記載の電子部品の実装方法。
- 上記絶縁性樹脂層(6,6b)は、上記電子部品及び上記基板にそれぞれ接触する部分が、他の部分よりも上記無機フィラー量が少ないようにした請求項1,4〜6のいずれかに記載の電子部品の実装方法。
- 上記絶縁性樹脂層(6,6b)は、上記第1樹脂層の上記第2樹脂層とは反対側に、上記第1樹脂層よりも上記無機フィラー量が少ない絶縁性樹脂で構成される第3樹脂層(6z)をさらに備えて、上記第1樹脂層と上記第3樹脂層は、それぞれ、上記電子部品と上記基板に接触する請求項7に記載の電子部品の実装方法。
- 上記絶縁性樹脂層(6,6b)は、上記電子部品又は上記基板のいずれか一方に接触する部分から他の部分に向かって、上記無機フィラー量が徐々に又は段階的に少なくなるようにした請求項1,4〜6のいずれかに記載の電子部品の実装方法。
- 上記電子部品に接触する上記第1又は第3樹脂層では、電子部品表面に用いられる膜素材に対して上記第2樹脂層よりも密着性を向上させる絶縁性樹脂を用いる一方、上記基板に接触する上記第1又は第3樹脂層では、基板表面の材料に対して上記第2樹脂層よりも密着性を向上させる絶縁性樹脂を用いるようにした請求項9に記載の電子部品の実装方法。
- 上記絶縁性樹脂層(6,6b)は、上記第1樹脂層の上記第2樹脂層とは反対側に、上記無機フィラーを配合しない絶縁性樹脂で構成される第3樹脂層(6z)をさらに備えて、上記第1樹脂層と上記第3樹脂層は、それぞれ、上記電子部品と上記基板に接触する請求項7に記載の電子部品の実装方法。
- 電子部品(1)の電極(2)にバンプ(3,103)を形成し、
上記形成されたバンプをレベリングせずに、絶縁性樹脂(6m)に無機フィラー(6f)を配合した固体又は半固体の絶縁性樹脂層(6,6b)を介在させながら、上記電子部品の上記電極と回路基板(4)の電極(5)とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール(8)により上記電子部品を上記回路基板に1バンプあたり20gf以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記絶縁性樹脂層(6,6b)は、上記電子部品及び上記基板にそれぞれ接触する部分から、上記電子部品及び上記基板との中間部分に向かって、上記無機フィラー量が徐々に少なくなるようにしたことを特徴とする電子部品の実装方法。 - 上記絶縁性樹脂層(6,6b)は、上記電子部品の近傍部分、次いで、上記基板の近傍部分、次いで、上記電子部品の近傍部分と上記基板の近傍部分との中間部分の順に上記無機フィラー量が少ないようにした請求項1,4〜6のいずれかに記載の電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007206664A JP4459258B2 (ja) | 1999-01-29 | 2007-08-08 | 電子部品の実装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2180099 | 1999-01-29 | ||
JP2007206664A JP4459258B2 (ja) | 1999-01-29 | 2007-08-08 | 電子部品の実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000020337A Division JP4097378B2 (ja) | 1999-01-29 | 2000-01-28 | 電子部品の実装方法及びその装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009282782A Division JP4977194B2 (ja) | 1999-01-29 | 2009-12-14 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007288228A true JP2007288228A (ja) | 2007-11-01 |
JP4459258B2 JP4459258B2 (ja) | 2010-04-28 |
Family
ID=38759636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007206664A Expired - Fee Related JP4459258B2 (ja) | 1999-01-29 | 2007-08-08 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459258B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130122911A (ko) | 2012-05-01 | 2013-11-11 | 신꼬오덴기 고교 가부시키가이샤 | 전자 장치의 제조 방법 및 전자 부품 탑재 장치 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936177A (ja) * | 1995-07-17 | 1997-02-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH09162229A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体ユニット及びその半導体素子の実装方法 |
JPH09266229A (ja) * | 1996-03-28 | 1997-10-07 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法および半導体装置の実装体 |
WO1998030073A1 (en) * | 1996-12-27 | 1998-07-09 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
JPH10289969A (ja) * | 1997-04-16 | 1998-10-27 | Nitto Denko Corp | 半導体装置およびそれに用いる封止用樹脂シート |
JPH10335389A (ja) * | 1997-04-02 | 1998-12-18 | Nitto Denko Corp | 半導体装置およびそれに用いるシート状封止材料 |
JP2000031345A (ja) * | 1998-07-13 | 2000-01-28 | Ricoh Co Ltd | 半導体装置 |
WO2000013229A1 (fr) * | 1998-09-01 | 2000-03-09 | Matsushita Electric Industrial Co., Ltd. | Dispositif pour evaluer un assemblage par bosses et procede y relatif, et dispositif de production d'un composant a semiconducteur et procede y relatif |
JP2002043355A (ja) * | 2000-07-28 | 2002-02-08 | Kyocera Corp | フリップチップ実装方法 |
-
2007
- 2007-08-08 JP JP2007206664A patent/JP4459258B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936177A (ja) * | 1995-07-17 | 1997-02-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH09162229A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体ユニット及びその半導体素子の実装方法 |
JPH09266229A (ja) * | 1996-03-28 | 1997-10-07 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法および半導体装置の実装体 |
WO1998030073A1 (en) * | 1996-12-27 | 1998-07-09 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
JPH10335389A (ja) * | 1997-04-02 | 1998-12-18 | Nitto Denko Corp | 半導体装置およびそれに用いるシート状封止材料 |
JPH10289969A (ja) * | 1997-04-16 | 1998-10-27 | Nitto Denko Corp | 半導体装置およびそれに用いる封止用樹脂シート |
JP2000031345A (ja) * | 1998-07-13 | 2000-01-28 | Ricoh Co Ltd | 半導体装置 |
WO2000013229A1 (fr) * | 1998-09-01 | 2000-03-09 | Matsushita Electric Industrial Co., Ltd. | Dispositif pour evaluer un assemblage par bosses et procede y relatif, et dispositif de production d'un composant a semiconducteur et procede y relatif |
JP2002043355A (ja) * | 2000-07-28 | 2002-02-08 | Kyocera Corp | フリップチップ実装方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130122911A (ko) | 2012-05-01 | 2013-11-11 | 신꼬오덴기 고교 가부시키가이샤 | 전자 장치의 제조 방법 및 전자 부품 탑재 장치 |
US9210836B2 (en) | 2012-05-01 | 2015-12-08 | Shinko Electric Industries Co., Ltd. | Electronic component mounting device |
US9761556B2 (en) | 2012-05-01 | 2017-09-12 | Shinko Electric Industries Co., Ltd. | Method of manufacturing electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP4459258B2 (ja) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6926796B1 (en) | Electronic parts mounting method and device therefor | |
JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
JP4097378B2 (ja) | 電子部品の実装方法及びその装置 | |
US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
US20080308314A1 (en) | Implementation structure of semiconductor package | |
JP4097379B2 (ja) | 電子部品の実装方法及びその装置 | |
JP4977194B2 (ja) | 電子部品の実装方法 | |
JP4459258B2 (ja) | 電子部品の実装方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
JP3854979B2 (ja) | 電子部品の実装方法及び基板モジュール | |
JP3914332B2 (ja) | 半導体装置の製造方法 | |
JP2008147473A (ja) | 電極接合方法及び電極接合構造体 | |
JP2007049100A (ja) | 貼着装置、膜の貼着方法、半導体装置及び表示装置 | |
JP2009032948A (ja) | Icチップ及びicチップの実装方法 | |
JP2003142528A (ja) | 回路基板とリペア方法及び実装構造体 | |
JPH1167833A (ja) | 半導体チップの突起電極形成用装置 | |
JP2001358175A (ja) | 電子部品の実装方法及び電子部品実装体 | |
JP2010267772A (ja) | 実装構造体の製造方法 | |
JPH11121521A (ja) | 半導体装置およびこれの製造方法 | |
JP2004063734A (ja) | 電子部品実装方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |