JPH0936177A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0936177A
JPH0936177A JP7180441A JP18044195A JPH0936177A JP H0936177 A JPH0936177 A JP H0936177A JP 7180441 A JP7180441 A JP 7180441A JP 18044195 A JP18044195 A JP 18044195A JP H0936177 A JPH0936177 A JP H0936177A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
circuit board
sealing resin
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7180441A
Other languages
English (en)
Other versions
JP3454977B2 (ja
Inventor
Hiroshi Yamada
浩 山田
Takashi Togasaki
隆 栂嵜
Masayuki Saito
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18044195A priority Critical patent/JP3454977B2/ja
Priority to US08/580,978 priority patent/US5864178A/en
Publication of JPH0936177A publication Critical patent/JPH0936177A/ja
Priority to US09/093,728 priority patent/US5959363A/en
Application granted granted Critical
Publication of JP3454977B2 publication Critical patent/JP3454977B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 信頼性寿命が高く、樹脂封止が容易な半導体
装置を提供する。 【解決手段】 回路基板の内表面及び該半導体チップの
内表面のうち少なくとも一方の表面上に、前記封止樹脂
と濡れ性が良好な高分子被膜を設けるか、あるいは封止
樹脂としてフィラーの含有率が相互に異なる少なくとも
２つの樹脂層から構成される積層体を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にバンプ電極部分の接続信頼性を高くするために、半
導体チップと半導体チップを搭載する回路配線基板の隙
間部分及び半導体チップ周囲に樹脂を封入したフリップ
チップ構造を有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体装置は高集積化が進行し
て、実装技術も高密度化が求められている。半導体装置
の高密度実装技術にはワイヤボンディング技術、ＴＡＢ
技術などが代表的には挙げられるが、最も高密度の実装
技術として、近年フリップチップ実装技術がコンピュー
タ機器などの半導体装置を高密度実装する技術として多
く用いられている。このフリップチップ実装技術は米国
特許第３４０１１２６号公報及び米国特許第３４２９０
４０号公報が開示されて以来広く公知の技術となってい
る。
【０００３】図１６に、従来のフリップチップ実装の基
本的構造を表わす該略図を示す。
【０００４】フリップチップ実装は、図１６に示す様
に、半導体チップ１のボンディングパッド２４上に突起
形状を有するバンプ電極３を形成して、このバンプ電極
３を介して半導体チップ１のボンディングパッド２４と
回路配線基板２の電極パッド２１とを電気的、機械的に
相互接続する技術である。
【０００５】フリップチップ実装技術は半導体チップの
熱膨張係数と回路配線基板の熱膨張係数が一般的に互い
に異なるため、半導体チップの動作中に発生した熱がバ
ンプ電極を通して回路配線基板に伝達し、熱膨張係数の
相異に起因する変位が半導体チップと回路配線基板に発
生する。発生した変位は、半導体チップと回路配線基板
を接続するバンプ電極に応力歪を発生させる。この熱膨
張係数の相異に起因する変位による応力歪は、発熱した
半導体装置が冷却した場合にも発生する。
【０００６】さらに、外部温度雰囲気に温度差が生じた
場合にも、上述と同様の応力歪はバンプ電極部分に発生
する。バンプ電極部分の応力歪はフリップチップ実装さ
れたバンプ電極を破壊させることになり信頼性寿命を低
下させる。
【０００７】信頼性寿命は、ＩＢＭ Ｊ．Ｒｅｓ．Ｄｅ
ｖｅｌｏｐ．，１３；２５１（１９６９）に記載されて
いる様にＮｆ＝Ｃｆ1/3 γmax -2・ｅｘｐ（１４２８／
Ｔｍａｘ）で表されるサイクル寿命の式（Ｃ；定数，
ｆ；周波数，Ｔｍａｘ；最大温度）から、バンプ部分に
発生する最大剪断歪γｍａｘを減少させることにより信
頼性寿命が向上することが知られている。更に、信頼性
寿命の式に示すバンプ電極に発生する最大剪断歪は以下
の式で表される。
【０００８】γmax ＝｛１／（Ｄｍｉｎ／２）2/β｝
（Ｖ／πｈ1+β）1/β・ｄ・ΔＴ・Δα （Ｄｍｉｎ；最小バンプ径，β；材料定数，Ｖ；はんだ
体積，ｈ；はんだ高さ，Δα；熱膨張係数の差，ΔＴ；
温度差，ｄ；チップ中心からバンプ中心までの距離） このようなことから、フリップチップ実装の信頼性を向
上させるために、（１）半導体チップの中心点からバン
プ電極の中心点までの距離を小さくする、（２）半導体
チップの熱膨張係数と回路配線基板の熱膨張係数の差を
小さくする、（３）温度差が大きくならない様に放熱性
を向上させる、及び（４）バンプ電極構造と材料を応力
歪に対し強固な構造にするなどの手段が用いられてき
た。
【０００９】さらに、近年、多く行われている有機樹脂
基板上にフリップチップ実装する場合の様に、互いの熱
膨張係数が著しく異なる場合は、半導体チップと回路配
線基板の隙間に樹脂を注入してフリップチップ実装構造
体を強固にして信頼性を向上することも行われている。
【００１０】これまでフリップチップ実装構造の信頼性
を向上させるために、半導体チップに樹脂を被覆するこ
とは行われており、特に耐湿性を向上させることを目的
に、シリコンゲンなどで封止することが行われていた。
この耐湿を目的にした樹脂封止においても、フリップチ
ップ構造はバンプ電極部分に加わる応力を軽減して、サ
イクル寿命を低下させない構造となっていた。
【００１１】図１７は、従来のフリップチップ実装構造
の一例を表わす概略図である。特開昭５７−２０８１４
９号、実開昭５８−１８３４８号、特開昭５８−１０３
１４３号公報は、図１７に示す様に、従来技術として半
導体チップ１と回路配線基板２の隙間を樹脂６を用いて
充填する構造の実装方法を開示するものである。しかし
ながら、封止に用いる樹脂６の物性に関する特定が行わ
れていないため、接続バンプ３部分の破壊が加速される
ことがあった。
【００１２】図１８は、従来のフリップチップ実装構造
の他の一例を示す図である。図１７のようなフリップチ
ップ実装構造のバンプ接続部３の信頼性を向上させる構
造として、図１８に示すように、特開昭５８−２０４５
４６号、特開昭５８−１３４４４９号公報、特開昭６１
−１７７７３８号公報は、半導体チップ１と回路配線基
板２の間隙に樹脂６を充填せず、その周囲に樹脂を設け
る構造を開示した。
【００１３】ところが、図１８に示す様な構造では、バ
ンプ接続部分の熱サイクル信頼性は向上するが、水分が
間隙部分に堆積保持されて、バンプ電極部分の腐食が発
生するため、民生機器など気密封止を行わない電子回路
装置、熱膨張係数差が極めて大きい有機高分子材料を回
路配線基板として用いる場合などには不充分であるとい
う問題があった。
【００１４】そこで、特開昭５８−１０８４１号公報で
は封止する樹脂物性を特定化しており、半導体チップと
回路配線基板の間隙にシリコーンなどの軟質樹脂を充填
する構造を開示しているが、軟質樹脂の熱膨張係数は一
般には非常に大きいため、従来と同様にバンプ接続部分
の熱サイクル寿命を向上することができないという問題
があった。
【００１５】特公平４−５１０５７号は、これらの問題
を解決するために考案されたものであり、封止する樹脂
の剪断弾性係数をバンプ接続部分のはんだの剪断弾性係
数よりも大きい硬質の有機高分子材料（〜３００ｋｇ／
ｍｍ2 ）とすると共に、熱膨張係数をはんだの熱膨張係
数と等しくし、また、はんだの熱膨張係数よりも小さく
する（２０×１０-6〜２８×１０-6／℃）ことにより、
はんだの剪断変形量を小さくさせ、バンプ接続部分での
剪断疲労による破断を防止して信頼性寿命を向上させる
提案である。
【００１６】更に、特開昭６３−３１６４４７号公報で
は、低融点金属をバンプ接合金属として用いた場合の封
止する樹脂の剪断弾性係数を（１０〜９００ｋｇ／ｍｍ
2 ）すると共に、熱膨張係数をはんだよりも小さくする
ことも提案している。
【００１７】また、特開平４−２１９９４４号公報で
は、熱硬化性の結合剤と充填剤で構成される硬化可能な
樹脂を封止材料とすることにより、有機材料基板上のフ
リップチップ実装が可能になることを開示している。こ
のとき、使用される樹脂は、結合剤が室温で１０００セ
ンチポイズ以下の粘性を有し、充填剤の最大粒径は５０
μｍである。結合剤の重量は結合剤と充填剤の合計重量
に対して重量比で６０重量％〜２５重量％，充填剤は４
０重量％〜７５重量％である場合に信頼性が向上するこ
とを開示している。
【００１８】一方、半導体チップと回路配線基板の隙間
に樹脂封止する方法は、特開平４−７４４７号公報、特
開平２−２３４４４７号公報、特開昭６２−１３２３３
１号公報の様に、半導体チップの表面または回路配線基
板の半導体チップ搭載場所に予め樹脂を塗布した後、半
導体チップを回路配線基板に接続ボンディングする方法
が代表的である。ところが、この様な方法では半導体チ
ップのバンプ電極と回路配線基板の接続電極間とに樹脂
が介在して接続不良を発生する場合がある。
【００１９】従って、特開昭６０−１４７１４０号公報
及び特開平３−１８４３５号公報の様に、半導体チップ
を回路配線基板にフリップチップ実装後、毛細管現象を
利用して、半導体チップと回路配線基板の隙間及び半導
体チップ周囲部分に樹脂を封止する方法も行われてい
る。
【００２０】この場合、半導体チップ１と回路配線基板
２の隙間寸法は通常２０μｍ〜５０μｍ程度であるた
め、粘度の高い樹脂を封止することは困難である。そこ
で半導体チップと回路配線基板が作る隙間に封止する樹
脂を硬化温度以下で加熱することにより樹脂粘度を下げ
て封止を可能にしている。
【００２１】ところが、この毛細管現象を利用する方法
では、封止する樹脂粘度が極めて高い場合あるいは低い
場合など、樹脂粘度が隙間寸法に対して適切な値でない
と、封止する樹脂が半導体チップと回路配線基板との隙
間全体に均一形成されないという問題があり、温度サイ
クルが加わったときは、信頼性が低下する原因となって
いた。特に半導体チップ上のバンプ電極ピッチが狭い場
合は樹脂封止を完全に行うため、極めて低粘度の樹脂を
用いる必要があり重要な問題となっていた。即ち、低粘
度樹脂を用いて樹脂封止を行うときは半導体チップ周囲
の広範囲にわたり封止樹脂端部が形成され、回路配線基
板上に複数個の半導体チップを搭載するＭＣＭ（Ｍｕｌ
ｔｉｃｈｉｐ Ｍｏｄｕｌｅ）の様な場合は高密度化の
限界となっていた。
【００２２】また近年の様に、半導体チップサイズが大
型化すると、封止樹脂と半導体チップの密着性を従来以
上に向上させなければ、信頼性を確保することがきなく
なるという問題も発生していた。そこで、特開昭６４−
５９８２７号公報では、フリップチップ実装する半導体
チップ表面と回路配線基板表面に封止樹脂と化学結合す
る絶縁膜とを配置して回路配線基板と半導体チップの密
着強度を向上させる提案が行われている。
【００２３】ところが、バンプ電極ピッチが狭い場合は
半導体チップの回路配線基板に対する位置合せが困難に
なると共に樹脂封止する間隙も狭くなるため、半導体チ
ップと回路配線基板の隙間に樹脂封止することが困難に
なるという問題が同時発生していた。
【００２４】また近年の様に半導体チップサイズが大型
化してくると発生する熱量も大きくなり、放熱が充分で
ない場合は応力歪を増加させる原因となっていた。
【００２５】いずれにしろ、従来までのフリップチップ
構造では、フリップチップ実装する半導体チップと回路
配線基板が作る隙間部分の樹脂物性と封止構造のみを最
適化することにより信頼性向上を行ってきたが、半導体
チップと回路配線基板の隙間部分に樹脂を均一に形成す
る方法、半導体チップ周囲に配置されている樹脂寸法、
半導体チップと封止樹脂の密着強度に関しては必ずしも
充分に考慮されていなかったため、従来の封止構造とそ
の方法では信頼性上問題が残る方法であった。
【００２６】
【発明が解決しようとする課題】以上の様に、高密度、
高速実装を可能にするフリップチップ実装方法では、半
導体チップと回路配線基板の熱膨張係数の相異に起因す
る応力歪がバンプ電極部分に発生し、バンプ電極を破壊
させ、これにより、得られたフリップチップ実装構造物
に十分な信頼性が得られないという重大な問題があっ
た。
【００２７】このため応力歪を減少させる方法として、
（１）半導体チップの中心点からバンプ電極の中心点ま
での距離を短くする、（２）半導体チップの熱膨張係数
と回路配線基板の熱膨張係数の差を小さくする、（３）
温度差が大きくならない様に放熱性を向上させる、
（４）バンプ電極構造を応力歪に対して強固な構造にす
るなどの方法が提案され、ある程度その効果が発揮され
てきた。
【００２８】更に、半導体チップと回路配線基板の隙間
に樹脂を封入してバンプ接続部分の機械的強度を向上さ
せる提案も行われており、熱膨張係数が半導体チップと
著しく異なる有機樹脂基板上に半導体チップをフリップ
チップ実装するときなどはその効果を発揮していた。と
ころが、この樹脂封止フリップチップ構造は半導体チッ
プと回路配線基板の隙間に封止する樹脂の物性が特定化
されていないと信頼性寿命を充分に確保することが困難
であった。
【００２９】そこで封止する樹脂の剪断弾性係数をバン
プ接続部分のはんだ弾性係数よりも大きくしたり、樹脂
の熱膨張係数をはんだの熱膨張係数よりも小さくする方
法など封止樹脂の物性を特定化することにより、はんだ
の剪断変形量を小さくしてバンプ接続部分の剪断疲労に
よる破壊を防止して信頼性を向上させることが行われ
た。更に、封止樹脂の粘度と共に含有フィラー量、フィ
ラーの最大粒径、フィラーの平均粒径を特定化すること
によっても信頼性を向上させることが行われてきた。
【００３０】一方、半導体チップと回路配線基板の隙間
に樹脂を封止する方法には、半導体チップ表面または回
路配線基板の半導体チップが搭載される部分に予め樹脂
を塗布した後、押圧により半導体チップを回路配線基板
に接続して樹脂を封入する方法が行われていたが、バン
プ電極と回路配線基板の電極パッド間に極めて微量の樹
脂が残留した場合に接続不良を発生するという問題があ
った。
【００３１】このため、半導体チップと回路配線基板と
をフリップチップ接続した後、隙間部分に樹脂を注入す
る提案も行われている。ところが、この方法では樹脂の
硬化温度以下で加熱して粘度を下げていたため、半導体
チップと回路配線基板の隙間に樹脂が均一形成されない
問題があった。更に、半導体チップの大型化に伴い発生
する応力歪も大きくなるため封止樹脂と半導体チップの
密着性を従来以上に向上させなければ充分な信頼性を確
保できなくなるという問題が生じていた。
【００３２】そこで、封止樹脂と化学結合する絶縁膜を
半導体チップと回路配線基板上に配置する方法が提案さ
れてきたが、半導体チップの大型化に伴い増加する応力
歪の緩和、バンプピッチの微細化に伴い困難になる樹脂
封止の均一封止などに関しては充分な解決策が検討され
ていなかったため問題となっていた。
【００３３】また、半導体チップの大型化に伴う放熱方
法、バンプピッチの微細化に伴う位置合せ方法なども問
題となっていた。
【００３４】本発明は、上記の課題を鑑みてなされたも
のであり、半導体チップが回路配線基板にフリップチッ
プ実装された構造を有する半導体装置において、半導体
チップと回路配線基板の隙間部分及び半導体チップ周囲
に形成する封止樹脂の構造と物性を最適に特定化するこ
とにより、信頼性寿命が高く、樹脂封止が容易な半導体
装置を提供実現することを目的とする。
【００３５】
【課題を解決するための手段】本発明は、第１に、回路
基板と、該回路基板に複数のバンプ電極を介して接続さ
れた半導体チップと、少なくとも該回路基板と該半導体
チップとの間に設けられた封止樹脂層とを具備する半導
体装置において、前記回路基板の接続側の表面及び該半
導体チップの接続側の表面のうち少なくとも一方の表面
上に、前記封止樹脂と濡れ性が良好な高分子被膜が形成
されていることを特徴とする半導体装置を提供する。
【００３６】本発明は、第２に、回路基板と、該回路基
板に複数のバンプ電極を介して接続された半導体チップ
と、少なくとも該回路基板と該半導体チップとの間に設
けられた封止樹脂層とを具備する半導体装置において、
前記封止樹脂層は、分散されたフィラーを含み、該フィ
ラーの含有率が相互に異なる少なくとも２つの樹脂層か
ら構成される積層体であることを特徴とする半導体装置
を提供する。
【００３７】本発明は、第３に、バンプ電極を介して接
続された回路基板と半導体チップとの間に封止樹脂層が
設けられた半導体装置の製造方法において、少なくとも
前記回路基板またはバンプ電極が形成された前記半導体
チップの接続側の表面上に、その接続部あるいはバンプ
端部を除いて、前記封止樹脂と濡れ性が良好な高分子被
膜を形成する工程、前記回路基板の接続部と前記半導体
チップのバンプ電極とを位置合わせし、接続する工程、
前記回路基板と前記半導体チップの間に、前記封止樹脂
を注入し、固化する工程を具備する半導体装置の製造方
法を提供する。
【００３８】本発明は、第４に、バンプ電極を介して接
続された回路基板と半導体チップとの間にフィラーを含
有する封止樹脂層が設けられた半導体装置の製造方法に
おいて、少なくとも前記回路基板または前記半導体チッ
プの接続側の表面上に、その接続部あるいはバンプ端部
を除いて、第１の含有率でフィラーを含有する封止樹脂
層を形成する工程、前記回路基板の接続部と前記半導体
チップのバンプ電極とを位置合わせし、接続する工程、
前記第１の含有率でフィラーを含有する封止樹脂層と、
回路基板または前記半導体チップとの間隙に、第１の含
有率と異なる第２の含有率でフィラーを含有する封止樹
脂を注入し、固化する工程を具備する半導体装置の製造
方法を提供する。
【００３９】本発明は、第５に、バンプ電極を介して接
続された回路基板と半導体チップとの間にフィラーを含
有する封止樹脂層が設けられた半導体装置の製造方法に
おいて、前記回路基板及び前記半導体チップの接続側の
表面上に、その接続部またはバンプ端部を除いて、第１
の含有率及び第１の含有率と異なる第２の含有率でフィ
ラーを含有する封止樹脂層を各々形成する工程、前記回
路基板の接続部と前記半導体チップのバンプ電極とを位
置合わせし、接続する工程、前記第１の含有率でフィラ
ーを含有する封止樹脂層と前記第２の含有率でフィラー
を含有する封止樹脂層の間に、第１及び第２の含有率と
異なる第３の含有率でフィラーを含有する封止樹脂を注
入し、固化する工程を具備する半導体装置の製造方法を
提供する。
【００４０】第３ないし第５の発明において、特に、積
層する封止樹脂の寸法は、回路配線基板側が大きく、半
導体チップ側が小さい寸法を有する階段形状であること
が好ましい。
【００４１】第１ないし第５の発明において、好ましく
は、半導体チップと封止樹脂層との接触面は半導体チッ
プ寸法に対し±５％の範囲内であり、回路配線基板と封
止樹脂層との接触面は、半導体チップ寸法に対し１５％
〜２５％の拡大化寸法を有する。
【００４２】第１ないし第５の発明において、回路配線
基板上の少なくとも封止樹脂層との接触面上には、半導
体チップ上に形成されたバンプ電極の高さより大きい高
さの環状突起体を配置することができる。
【００４３】第１ないし第５の発明において、封止樹脂
の熱伝導率は、フリップチップ実装された半導体チップ
から放熱性を良好にするため、熱伝導率が５（Ｗｍ-1℃
-1）〜２．０（Ｗｍ-1℃-1）の値を有する樹脂であるこ
とが好ましい。
【００４４】上述の第３の発明は、第１の発明の一製造
例を示すものであり、第４及び第５の発明は、各々第２
の発明の製造例を示すものである。以下、本発明の作用
について説明する。
【００４５】従来、半導体チップと回路配線基板に隙間
に樹脂を注入する方法では、均一に形成することが困難
であった。これに対し、本発明によれば、半導体チップ
４辺に対し、封止樹脂が均一配置される。これにより、
半導体チップ４辺周囲に対し、応力が均一に分散され
る。従って、従来の様に半導体チップの一辺に樹脂が集
中することにより応力歪が集中して半導体チップが回路
配線基板から剥離破壊されることもなくなる。
【００４６】第１及び第３の発明によれば、封止樹脂と
濡れ性の良好な高分子被膜を半導体チップまたは回路配
線基板の少なくともいずれか一方に塗布しておくため、
塗布寸法を適切化されて、半導体チップ周囲に対する均
一な樹脂形成が可能となる。特に、半導体チップに形成
されるバンプピッチが微細であり、封止を容易にするた
め低粘度封止樹脂を用いた場合、従来方法では半導体チ
ップ周囲の広範囲に渡って封止樹脂が形成されることが
多かったが、第１及び第３の発明によれば、濡れ性が良
好な高分子被膜により、塗布された封止樹脂が広がる面
積が限定化されるため、均一な樹脂封止が容易に実現可
能となる。
【００４７】さらに、第２、第４及び第５の発明によれ
ば、半導体チップと回路配線基板が作る隙間及び半導体
チップ周囲フィラー含有量が相互に異なる樹脂を積層配
置しているため、従来と比較して大きな応力歪を段階的
に緩和することが可能となり、信頼性寿命を容易に向上
させることができる。
【００４８】本発明において、好ましくは、封止樹脂の
寸法が回路配線基板側から半導体チップ側に対して段階
的に小さくされる。これにより、封止樹脂端部での応力
を段階的に緩和することが可能となり、封止樹脂端部に
応力が集中して封止樹脂自体が破壊されることもなくな
る。
【００４９】封止樹脂は、好ましくは、半導体チップに
対し１５％〜２５％の拡大化寸法を有して回路配線基板
表面に配置される。これにより、半導体チップ４辺周囲
に対し、応力が、均一に分散される。従って、従来の様
に半導体チップの一辺に樹脂が集中することにより応力
歪が集中して半導体チップが回路配線基板から剥離破壊
されることもなくなる。
【００５０】封止樹脂の広がり面積を限定化する方法
は、第１及び第３の発明のように、高分子被膜によって
限定化する方法でも有効であるが、第１ないし第５の発
明において、回路基板上の半導体チップが接続される部
分の周囲に、樹脂広がり防止枠として、さらに環状突起
体を形成することもまた有効である。この樹脂広がり防
止枠は、枠寸法を半導体チップとほぼ同一にすると、半
導体チップと回路配線基板の位置合わせガイドとしても
用いることができる。このとき、はんだのセルフアライ
ンを利用すると、従来の様な高精度マウンタ―を必要と
しないで、容易に半導体チップを回路配線基板にフリッ
プチップ実装することが可能になる。
【００５１】更に、第１及び第３の発明によれば、半導
体チップと回路配線基板の少なくともいずれか一方に封
止樹脂と濡れ性の良好な高分子被膜を形成しているた
め、信頼性を向上させるためにフィラー含有量を高くし
た高粘度樹脂を用いて封止を行なっても、その封止時間
が長くなることはなく、短時間で高速に樹脂封止が実現
できる。
【００５２】また、第２、第４及び第５の発明に示すよ
うに、積層封止樹脂を構成する樹脂のうち、最上下層で
ある樹脂体を、予め半導体チップまたは回路配線基板の
接続表面の少なくともいずれか一方に塗布する方法を用
いても、同様に樹脂封止が高速化される。また、封止樹
脂は半導体チップ周囲に広がることもなく、均一な樹脂
封止が可能となる。これにより、信頼性寿命を極めて向
上させることができる。
【００５３】また、本発明において、熱伝導率が０．５
Ｗｍ-1℃-1〜２．０ Ｗｍ-1℃-1の値を有する樹脂を
用いると、熱伝導性が向上され、半導体装置中の放熱手
段例えば放熱フィンをより簡略化することができる。こ
れにより半導体装置をより薄層化、小形化することが可
能となる。
【００５４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
【００５５】図１ないし図５は、本発明の第１の実施の
形態にかかる製造工程を示す図である。
【００５６】図中、１は半導体チップ、２は半導体チッ
プを搭載する回路配線基板、３はバンプ電極、４は封止
樹脂積層体を構成する第１封止樹脂、５は封止樹脂積層
体を構成する第２封止樹脂、６は封止樹脂積層体を構成
する第３封止樹脂、７は半導体チップ上に形成する高分
子被膜、８は回路配線基板上に形成する高分子被膜、９
は半導体チップ上に形成する環状突起体である。
【００５７】先ず、図１に示すように、シリコン基板６
１と、シリコン基板６１上に設けられたアルミニウムボ
ンディングパッド２４と、その上に設けられたバリアメ
タル層２５と、その上に設けられたバンプ電極３と、そ
れ以外の基板表面上にＰＳＧ（リン・シリカ・ガラス）
とＳｉＮ（窒化シリコン）を用いて形成されたパッシベ
ーション膜２３とを有する半導体チップ１を用意する。
【００５８】バンプ電極３は、例えば米国特許第３４５
８９２５号または特開昭４７−２４７６５号公報または
特開平２−２３２９２８号公報の様に公知の技術である
蒸着法あるいは電気メッキ法を用いて形成する。このバ
ンプ電極は一般的には、はんだから構成されるが、本発
明の場合は必ずしもはんだである必要はなく、例えばＡ
ｕ，Ｃｕ，などのはんだと比較して剛性を有する金属で
あっても良い。
【００５９】形成したバンプ電極は１００μｍφ径を有
し、半導体チップの周囲に添って２５６個のバンプが配
置されている。半導体チップの寸法は１０ｍｍ×１０ｍ
ｍの寸法を有するものを用いた。バンプ電極はＣｕ／Ｔ
ｉバリアメタル形成し、Ｐｂ／Ｓｎ＝４０／６０合金を
高さ７５μｍ±５μｍの精度で形成したものを用いた。
【００６０】次いで、半導体チップのパッシベーション
膜２３上に、封止樹脂と濡れ性の良い高分子材料例えば
炭化水素系ワックス、脂肪酸系ワックス、脂肪酸アミド
系ワックス、及びエステル系ワックス等を塗布し、封止
樹脂と濡れ性の良い高分子膜８を形成する。具体的に
は、耐湿性の観点から、カルバナワックス、モンタンワ
ックス等のエステル系ワックスが好ましく、その他にス
テアリン酸、パルミチル酸、ステアリン酸亜鉛、ステア
リン酸カルシウム等の長鎖カルブン酸及びそれらの金属
塩、低分子量ポリエチレンワックスなどが挙げられる。
これらの高分子材料は単独で用いても良く、また組み合
わせて用いてもよい。また、例えば各種のアミン類、イ
ミダゾール類、ジアザビシクロアルケン類、有機ホスフ
ィン類、ジルコニウムアルコラート、及びジルコニウム
キレートなどを塗布することが望ましい。アミン類とし
てはＮ，Ｎ−ジメチルシクロヘキシルアミン、Ｎ−メチ
ルジシクロヘキシルアミン、トリエチレンジアミン、ジ
アミノジフェニルスルホン、ジメチルアミノメチルフェ
ノール、ベンジルジメチルアミン、及びトリスジメチル
アミノメチルフェノール等が挙げられ、イミダゾール類
としては２−メチルイミダゾール、２−フェニルイミダ
ゾール、ヘプタデシルイミダゾール、２−ヘプタデシル
イミダゾール、２−エチルイミダゾール、及び２−エチ
ル−４−メチルイミダゾール、などが挙げられる。また
ジアザシクロアルケン類としては１，８−ジアザビシク
ロ（５，４，０）ウンデンセン−７（ＤＢＵ）、及び
（ＤＵＢ）のフェノール塩（例えばＵ−ＣＡＴＳＡ Ｎ
ｏ１）などが挙げられ、有機ホスフィン類としては、ト
リフェニルホスフィン（ＴＰＰ）、トリブチルホスフィ
ン、トリシクロヘキシルホスフィン、及びジメチルジフ
ェニルホスフィンなどが挙げられる。
【００６１】一方、半導体チップを搭載する回路配線基
板２は、例えば米国特許第４８１１０８２号あるいは通
常の積層ガラスエポキシ基板の様に、公知の方法である
技術を用いて形成される。
【００６２】従って、基板の材質と構造も本発明の場合
は特に限定されないが、ここでは、説明のため、例えば
ガラスエポキシ基板上に絶縁層と導体層をビルドアップ
させた方式のプリント基板ＳＬＣ（Ｓｕｒｆａｃｅ Ｌ
ａｍｉｎａｒ Ｃｉｒｃｕｉｔ）基板を用いることにす
る。回路配線基板は半導体チップのバンプ電極に対応す
る接続端子部分に直径１１０μｍの開孔が設けられ、接
続端子Ｃｕ２１が露出している。基板の端子２１部分以
外には、ソルダ―レジスト層２２が被覆されている。回
路配線基板２のソルダ―レジスト層上には必要に応じ
て、半導体チップ１上に塗布形成した封止樹脂と濡れ性
の良い高分子材料と同様の高分子被膜を形成する。
【００６３】次いで、公知の技術であるハーフミラーを
有して位置合わせを行うフリップチップボンダーを用い
て、図２に示すように、半導体チップ１と回路配線基板
２の位置合わせを行い、バンプ電極３と回路配線基板２
の接続端子２１を電気的、機械的に接触させる。このと
き、回路配線基板２は加熱機構を有するステージ上に保
持され、Ｐｂ／Ｓｎ＝４０／６０の融点よりも高い２０
０℃に、窒素雰囲気中で、予備加熱されている。
【００６４】さらに、半導体チップ１と回路配線基板２
が接触された状態で、半導体チップ１を保持するコレッ
ト３１を、基板を搭載するステージ３２と同じ温度２０
０℃に窒素雰囲気中で加熱して、バンプに形成されてい
るはんだを溶融することで、半導体チップ１と回路配線
基板２の電極２１とを、電気的、機械的に仮接続させ
る。最後に、窒素雰囲気を有する２５０℃に加熱された
リフロー炉中に、半導体チップを搭載した回路配線基板
を通過させることで、電気的、機械的接続を実現させ、
図３に示すような半導体装置が得られる。
【００６５】このとき、半導体チップ１では、はんだの
表面張力により、セルフアライン効果が発生し、マウン
ト時に発生した多少の位置ずれは修正され、正確な位置
にボンディングが行われる。
【００６６】以上の様にして、半導体チップ１がフリッ
プチップ実装された半導体装置において、半導体チップ
１と回路配線基板２とが作る隙間部分は、フリップチッ
プ実装する前に半導体チップ１上に形成されていたバン
プ電極３の高さより２５μｍ小さな寸法である５０μｍ
の値を有していた。
【００６７】次いで、半導体チップ１と回路配線基板２
とが形成する隙間部分に、ディスペンサー３３を用い
て、封止する樹脂６を約１０ｍｌポッティングして、毛
細管現象により、バンプ電極３で囲まれている領域を樹
脂封止する。この樹脂のポッティング方法は、特開昭６
０−１４７１４０号公報の様に、公知の技術による１箇
所のポッティングまたはＬ字型のポッティングなど、必
要に応じて半導体チップ１と回路配線基板２の隙間に樹
脂が均一形成される方法であれば、特に限定されるもの
ではない。
【００６８】封止樹脂としては、例えば、ビスフェノー
ル系エポキシとイミダゾール硬化触媒、酸無水物硬化剤
及び球状の石英フィラーを、重量比で４５重量％含有す
るものであり、最大粒径が３５μｍ、平均粒径が１０μ
ｍ、粘度は５０ｃｐｓ（２５℃）である樹脂を用いた。
【００６９】封止樹脂として、その他、ノボラック系エ
ポキシ樹脂、脂環型エポキシ樹脂、またはグリシジルエ
ステル型樹脂を主材料として、酸無水物、アミン酸、脂
肪酸またはアルキッド樹脂などを硬化剤として球状の石
英フィラーを重量比で４０〜５０重量％含有し、最大粒
径で３５μｍ、平均粒径が９μｍであり、粘度５０〜１
００ｃｐｓ（２５℃）である樹脂等を使用することがで
きる。
【００７０】さらに封止された樹脂を硬化させるため
に、８０℃で４時間、クリーンオーブン中に保存する。
以上に示した工程を行うことにより、図５に示す断面構
造を有する半導体装置を実現することができる。また、
図６は、図５に示す断面構造を有する半導体装置を上か
ら見た透視図である。
【００７１】また、図７ないし図１１に本発明の第２の
実施の形態にかかる製造工程を表わす図を示す。
【００７２】先ず、前記と同様の方法を用いて、バンプ
電極３が形成された半導体チップ１とガラスエポキシ基
板（ＳＬＣ基板）２を用意する。
【００７３】次いで、バンプ電極３が形成された半導体
チップ１のパッシベ―ション膜２３上に、クレゾ―ルノ
ボラックタイプのエポキシ樹脂（ＥＣＯＮ−１９５Ｘ
Ｌ；住友化学社製）１００重量部、硬化剤としてフェノ
―ル樹脂５４重量部、充填剤として溶融シリカ１００重
量部、触媒としてベンジルジメチルアミン０．５重量
部、その他の添加剤としてカ―ボンブラック３重量部、
シランカップリング剤３重量部を粉砕、混合、溶融した
第１のエポキシ封止樹脂を１０μｍ厚で塗布し、第１の
封止樹脂層４を形成する。封止樹脂の塗布形成方法は特
に限定されるものではないが、スクリ―ン印刷法、ディ
ップ法など任意の方法を用いることが可能であり、エポ
キシ樹脂溶融体をロ―ルにかけてシ―ト状にしたものを
バンプ対応部分のみ穴あけして、半導体チップ上に配置
する方法などを用いることも可能である。
【００７４】尚、この封止樹脂の熱膨張係数は別途行っ
た試験の結果４０×１０-6（℃-1）であった。更に、ソ
ルダ―レジスト２２が被覆されている回路配線基板２上
には、半導体チップ１表面に形成される封止樹脂とはフ
ィラ含有量のみを異にするクレゾ―ルノボラックタイプ
のエポキシ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社
製）３５０重量部、硬化剤としてフェノ―ル樹脂５４重
量部、充填剤として溶融シリカ１００重量部、触媒とし
てベンジルジメチルアミン０．５重量部、その他の添加
剤としてカ―ボンブラック３重量部、シランカップリン
グ剤３重量部が粉砕、混合、溶融された第２のエポキシ
樹脂を、約１０μｍ厚で塗布し、第２の封止樹脂層５を
形成する。この樹脂の塗布方法は、半導体チップと同様
に、特に限定されるものではない。
【００７５】尚、この封止樹脂の熱膨張係数は、試験の
結果２０×１０-6（℃-1）であった。
【００７６】次いで、図８に示すように、公知の技術で
あるハ―フミラ―を有して位置合わせを行うフリップチ
ップボンダ―を用いて、半導体チップ１と回路配線基板
２の位置合わせを行い、バンプ電極３と回路配線基板２
の接続端子２１を、電気的、機械的に接触させる。半導
体チップ１と回路配線基板２が接触された状態で、半導
体チップ１を保持するコレット３１を、基板２を搭載す
るステ―ジ３２と同じ温度２００℃に、窒素雰囲気中で
加熱して、バンプに形成されているはんだを溶融するこ
とにより、半導体チップ１と回路配線基板２の電極２１
とを電気的、機械的に仮接続させる。最後に窒素雰囲気
を有する２５０℃に加熱されたリフロ―炉中に、半導体
チップ１を搭載した回路配線基板２を通過させること
で、電気的、機械的接続を実現させ、図９に示すような
半導体装置が得られる。
【００７７】更に、図１０に示すように、半導体チップ
１と回路配線基板２が形成する隙間近傍部分に、封止す
る樹脂６を約１０ｍｌポッティングして、毛細管現象に
より、バンプ電極３で囲まれている領域を樹脂封止す
る。この樹脂６には、ビスフェノ―ル系エポキシとイミ
ダゾ―ル硬化触媒、酸無水物硬化剤及び球状の石英フィ
ラを重量比で４５重量％含有し、最大粒径が３５μｍ、
平均粒径が１０μｍ、粘度は５０ｃｐｓ（２５℃）、熱
膨張係数は３０×１０-6（℃-1）の樹脂を用いても良
い。また、第１及び第２のエポキシ封止樹脂とはそのフ
ィラー含有量が異なるクレゾ―ルノボラックタイプのエ
ポキシ（ＥＣＯＮ−１９５ＸＬ；住友化学社製）２００
重量部、硬化剤としてフェノ―ル樹脂５４重量部、充填
剤として溶融シリカ２００重量部、触媒としてベンジル
ジメチルアミン０．５重量部、その他の添加剤としてカ
―ボンブラック３重量部、シランカップリング剤３重量
部が粉砕、混合、溶融された熱膨張係数が３５×１０-6
（℃-1）の第３のエポキシ樹脂を用いても良く、フィラ
ー含有量が相互に異なった樹脂積層体を、半導体チップ
と回路配線基板の隙間部分に最終的に実現するものであ
れば、特に限定されるものではない。
【００７８】さらに封止された樹脂を硬化させるため
に、８０℃で４時間、クリ―ンオ―ブン中に保存する。
以上に示した工程を行うことにより、図１１に示した構
造を有する半導体装置を実現することができる。
【００７９】図１２は、本発明の第３の実施の形態を表
わす断面図である。図１２に示す様に、半導体チップ１
周囲に、半導体チップ１に対し１５％〜２５％大きな外
形上に環状突起体９を回路配線基板２上に形成して樹脂
封止を行い、本発明に係る半導体装置を製造することも
可能である。この例はまた、本発明の第１及び第２の実
施の形態に応用可能である。
【００８０】この実施の形態では、説明のため、内寸法
１２０ｍｍ×１２０ｍｍ、外寸法１２２ｍｍ×１２２ｍ
ｍ、枠厚２ｍｍ、枠高さ７５ｍｍのエポキシ樹脂から構
成される環状突起体９を、回路配線基板２上にシランカ
ップリング剤を、高分子材料として配置したが、枠寸
法、枠材質などは特に限定されるものではない。この環
状突起体９は、クレゾ―ルノボラックタイプのエポキシ
樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）２００重
量部、硬化剤としてフェノ―ル樹脂５４重量部、充填剤
として溶融シリカ１００重量部、触媒としてベンジルジ
メチルアミン０．５重量部、その他の添加剤としてカ―
ボンブラック３重量部、シランカップリング剤３重量部
が粉砕、混合、溶融されたエポキシ樹脂をロ―ルにかけ
てシ―ト状にしたものを枠状にして用いた。
【００８１】このとき半導体チップ１の位置合わせは、
ハ―フミラ―を用いたフリップチップボンダ―により正
確な位置合せは行わず、環状突起体を位置合わせガイド
として用いてリフロ―接続した。
【００８２】その結果、はんだのセルフアラインによ
り、すべてのバンプ電極で正確な接続が行われ、バンプ
電極と回路配線基板上の接続端子で接続不良が発生する
ことはなかった。
【００８３】更に、回路配線基板２上の封止樹脂６はエ
ポキシ樹脂から構成される環状突起体９のため、半導体
チップ１周囲に対して広範囲に広がることがなく、エポ
キシ樹脂枠９をストッパ―枠として、半導体チップ１の
４辺周囲に対し、均一な封止樹脂を形成することが可能
になる。
【００８４】ここで、以上に示してきた実施の形態のう
ち、本発明の第２の実施形態に係る図１１に示す半導体
装置の信頼性を評価したところ、以下の結果を得た。
【００８５】図１３は、半導体装置の製造方法を説明す
るため用いた１０ｍｍ×１０ｍｍの半導体チップ上に、
Ｐｂ／Ｓｎ＝４０／６０のバンプ電極を２５６個、径１
００μｍφで形成し、ＳＬＣ基板上にフリップチップ実
装した試料の信頼性試験を行った結果を表わすもので、
そのサイクル数と累積不良率との関係を示すグラフ図で
ある。図中、実線７０１は、樹脂封止を行なわない半導
体装置の場合、実線７０２は、フィラーを含有しない樹
脂を用いた場合、実線７０３は、フィラーを４０重量％
含有する封止樹脂を用いた場合、実線７０４は、図１１
に示す本発明の第２の実施形態に係る半導体装置の場合
の結果をそれぞれ示す。温度サイクル条件は（−５５℃
（３０分）〜２５℃（５分）〜１２５℃（３０分）〜２
５℃（５分））で行い、サンプル数は１０００個で実施
した。２５６ピンの中で１箇所でも接続がオ―プンにな
った場合を不良にして縦軸に累積不良率、横軸に温度サ
イクルを示した。
【００８６】樹脂封止を行わなかった試料は、５００サ
イクルで不良が発生し、２０００サイクル以上で１００
％不良となった。また、樹脂封止を行った試料は、樹脂
封止を行わなかった試料に比較して信頼性が向上した
が、フィラーを添加した樹脂を用いた場合は、さらに信
頼性が向上した。
【００８７】更に、実線７０４に示すように、本発明の
様に熱膨張係数をフィラーによって変化させた樹脂を用
いた場合は、３０００サイクルまで不良は発生しなく、
信頼性は著しく向上することが解った。
【００８８】図１４は、半導体チップと回路配線基板の
間隙に配置される樹脂が半導体チップ周辺部に対して配
置される寸法と信頼性寿命との関係を示した結果であ
り、その半導体チップ寸法に対するはみ出し樹脂寸法の
比率と疲労寿命サイクル数との関係を表わすグラフ図を
示す。試料の形状、個数、信頼性試験環境は図１３の場
合と同様で行い、回路基板の種類のみを変えた。実線８
０１は、ＡｌＮ基板を用いた場合、実線８０２は、ガラ
スエポキシ基板を用いた場合、実線８０３は、エポキシ
基板の場合の結果を示す。信頼性は試料の累積不良が５
０％を示すＮｆ50で評価した。
【００８９】半導体チップ周辺部の樹脂寸法が１５％未
満の場合、半導体チップが回路配線基板から剥がれる不
良が発生し、半導体チップ周辺部の樹脂寸法が２５％よ
り大きい場合は封止する樹脂全体が剥がれる不良が発生
し、半導体チップ周辺部の樹脂寸法が半導体チップの縦
軸寸法に比較して１５％〜２５％の場合は信頼性寿命が
いずれも高い値を示すことが解った。また、半導体装置
の信頼性寿命は半導体チップとの熱膨張係数差が小さい
場合に高く、熱膨張係数差が大きい場合は低い値を示す
ことも解った。
【００９０】また、本発明の第１の実施の形態によれ
ば、半導体チップまたは回路配線基板の少なくともいず
れか一方に封止樹脂と濡れ性の良好な高分子被膜を形成
しているため、０．１ｍｍ／分であった従来の封止速度
は１．０ｍｍ／分となり、約１０倍高速に封止すること
ができる様になった。更に、従来は２ｍｍ×２ｍｍ程度
のボイドが約５０％の確率で１０個程度発生していた
が、本発明を用いることによりボイドの発生を防止する
ことも可能になった。
【００９１】平行板間の粘性流体の流れから半導体チッ
プと回路基板が作る隙間の樹脂の圧力分布は、以下の式
で表される。
【００９２】Ｌ＝｛（Ｒ2 ｈ4 ＋４８μＮｈｔ）1/2 −
Ｒｈ2 ｝／１２μ 式中、Ｎは濡れ力、Ｒはバンプ部分の流路抵抗、Ｌは注
入距離、μは粘度、ｔは、時間ｈは間隙寸法を各々示
す。
【００９３】上記式から明らかなように、注入速度は、
流路抵抗、樹脂粘度、濡れ力に依存することがわかる。
【００９４】この式をもとにして、注入距離と封止時間
の関係を測定した。その結果を表すグラフ図を図１５に
示す。図中、実線１５１は、回路基板と半導体チップ表
面に高分子被膜を形成し、その間隙に低粘度の封止樹脂
を注入して封止を行なった場合、実線１５２は、同様に
高分子被膜を形成し、通常の粘度の封止樹脂を注入して
封止を行なった場合、実線１５３は、高分子被膜を形成
せずに封止樹脂を注入して封止を行なった場合のグラフ
をそれぞれ示す。
【００９５】このグラフから、実線１５３に示すよう
に、高分子被膜を形成しない場合には注入速度は極めて
遅いことがわかる。ときには封入途中で封止が出来なく
なる場合もあった。これに対し、封止樹脂と濡れ性の良
好な高分子被膜を形成すると、実線１５２に示すよう
に、注入速度は早くなり、封止も十分可能となって問題
がなかった。更に、実線１５１に示すように、更に、例
えば加熱するなどの方法により、封止樹脂の粘度を下げ
て封止を行なった場合には、封止速度を極めて早くする
ことができた。
【００９６】また、放熱性に関しては、フィラー含有量
を調整することにより封止樹脂の熱伝導性を向上するこ
とができ、放熱特性を２０℃／Ｗまで向上させることが
可能になった。このため、従来５枚の放熱フィンを設け
なければならなかった半導体装置の放熱性を従来と同様
にする場合、半導体装置厚を１／１０まで減少させるこ
とが可能となった。
【００９７】以上に示してきた結果から、本発明を用い
た半導体装置の信頼性は従来の方法に比較して充分であ
ることが解った。
【００９８】尚、本発明は上記実施例に限定されるもの
ではなく、その趣旨を逸脱しない範囲内で種々に変更可
能である。例えば、回路配線基板についてはその材料構
成は限定されるものではなく、当然ながらはんだバンプ
寸法と対応する封止樹脂厚さも特に限定されるものでは
ない。さらに、本発明においては、熱膨張係数が相互に
変化している構成であれば良く、その材料構成はとくに
限定されるものではない。従って熱膨張係数の段階的変
化は半導体チップ側から回路配線基板側、あるいは回路
配線基板側から半導体チップ側方向のいずれの段階的変
化であっても良い。
【００９９】
【発明の効果】第１の発明及び第３の発明によれば、封
止樹脂と濡れ性の良好な高分子被膜を半導体チップ表面
または回路配線基板のいずれか一方に塗布形成しておく
ため、塗布寸法を適切化することにより半導体チップ周
囲に均一な樹脂封止が可能となる。従って、半導体チッ
プ上に形成されるバンプピッチが微細であり、低粘度封
止樹脂を必要とする場合においても、半導体チップ周囲
における広範囲な樹脂広がりを防止でき、複数個の半導
体チップの高密度化が可能になる。
【０１００】第２の発明、第４の発明及び第５の発明に
よれば、半導体チップと回路配線基板が作る間隙及び半
導体チップの周囲にフィラー含有量が相互に異なる樹脂
を積層配置することにより、応力歪を段階的に緩和する
ことが可能となり、従来に比較して信頼性を容易に向上
させることが可能となる。
【０１０１】さらに、本発明において、封止樹脂寸法を
回路配線基板側から半導体チップ側に対して段階的に小
さくすると、封止樹脂端部に応力が集中して封止樹脂自
体が破壊されることはなくなり、半導体装置の破壊を防
止できる。
【０１０２】従って、本発明によれば、従来の技術を用
いた場合と比較して信頼性が高く、樹脂封止が容易な半
導体装置を実現することが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態にかかる製造工程
を示す断面図
【図２】 本発明の第１の実施の形態にかかる製造工程
を示す断面図
【図３】 本発明の第１の実施の形態にかかる製造工程
を示す断面図
【図４】 本発明の第１の実施の形態にかかる製造工程
を示す断面図
【図５】 本発明の第１の実施の形態にかかる半導体装
置の断面構造を示す図
【図６】 図５に示す断面構造を有する半導体装置を上
から見た図
【図７】 本発明の第２の実施の形態にかかる製造工程
を表わす断面図
【図８】 本発明の第２の実施の形態にかかる製造工程
を表わす断面図
【図９】 本発明の第２の実施の形態にかかる製造工程
を表わす断面図
【図１０】 本発明の第２の実施の形態にかかる製造工
程を表わす断面図
【図１１】 本発明の第２の実施の形態にかかる半導体
装置を表わす断面図
【図１２】 本発明の第３の実施の形態を表わす断面図
【図１３】 本発明の第２の実施の形態にかかる半導体
装置の信頼性試験の結果を示すグラフ図
【図１４】 本発明の第２の実施の形態にかかる半導体
装置のはみだし樹脂寸法と信頼性寿命との関係を表わす
グラフ図
【図１５】 注入距離と封止時間の関係を表すグラフ図
【図１６】 従来の半導体装置の基本的実装構造を説明
するための該略図
【図１７】 従来の半導体装置の一例を表わす概略図
【図１８】 従来の半導体装置の他の一例を表わす概略
図
【符号の説明】
１ 半導体チップ ２ 回路配線基板 ３ バンプ電極 ４ 第１封止樹脂 ５ 第２封止樹脂 ６ 第３封止樹脂 ７ 半導体チップ上に形成する高分子被膜 ８ 回路配線基板上に形成する高分子被膜 ９ 半導体チップ周囲に形成される環状突起体 ２１ 接続用端子 ２２ ソルダーレジスト ２３ パッシベーション膜 ２４ Ａｌボンディングパッド ２５ バリアメタル ３１ コレット ３２ 基板加熱ヒータ ３３ ディスペンサー

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 回路基板と、該回路基板に複数のバンプ
    電極を介して接続された半導体チップと、少なくとも該
    回路基板と該半導体チップとの間に設けられた封止樹脂
    層とを具備する半導体装置において、前記回路基板の接
    続側の表面及び該半導体チップの接続側の表面のうち少
    なくとも一方の表面上に、前記封止樹脂と濡れ性が良好
    な高分子被膜が形成されていることを特徴とする半導体
    装置。
  2. 【請求項２】 回路基板と、該回路基板に複数のバンプ
    電極を介して接続された半導体チップと、少なくとも該
    回路基板と該半導体チップとの間に設けられた封止樹脂
    層とを具備する半導体装置において、前記封止樹脂層
    は、分散されたフィラーを含み、該フィラーの含有率が
    相互に異なる少なくとも２つの樹脂層から構成される積
    層体であることを特徴とする半導体装置。
  3. 【請求項３】 バンプ電極を介して接続された回路基板
    と半導体チップとの間に封止樹脂層が設けられた半導体
    装置の製造方法において、少なくとも前記回路基板また
    はバンプ電極が形成された前記半導体チップの接続側の
    表面上に、その接続部あるいはバンプ端部を除いて、前
    記封止樹脂と濡れ性が良好な高分子被膜を形成する工
    程、前記回路基板の接続部と前記半導体チップのバンプ
    電極とを位置合わせし、接続する工程、前記回路基板と
    前記半導体チップの間に、前記封止樹脂を注入し、固化
    する工程を具備する半導体装置の製造方法。
  4. 【請求項４】 バンプ電極を介して接続された回路基板
    と半導体チップとの間にフィラーを含有する封止樹脂層
    が設けられた半導体装置の製造方法において、少なくと
    も前記回路基板または前記半導体チップの接続側の表面
    上に、その接続部あるいはバンプ端部を除いて、第１の
    含有率でフィラーを含有する封止樹脂層を形成する工
    程、前記回路基板の接続部と前記半導体チップのバンプ
    電極とを位置合わせし、接続する工程、前記第１の含有
    率でフィラーを含有する封止樹脂層と、回路基板または
    前記半導体チップとの間隙に、第１の含有率と異なる第
    ２の含有率でフィラーを含有する封止樹脂を注入し、固
    化する工程を具備する半導体装置の製造方法。
  5. 【請求項５】 バンプ電極を介して接続された回路基板
    と半導体チップとの間にフィラーを含有する封止樹脂層
    が設けられた半導体装置の製造方法において、前記回路
    基板及び前記半導体チップの接続側の表面上に、その接
    続部またはバンプ端部を除いて、第１の含有率及び第１
    の含有率と異なる第２の含有率でフィラーを含有する封
    止樹脂層を各々形成する工程、前記回路基板の接続部と
    前記半導体チップのバンプ電極とを位置合わせし、接続
    する工程、前記第１の含有率でフィラーを含有する封止
    樹脂層と前記第２の含有率でフィラーを含有する封止樹
    脂層の間に、第１及び第２の含有率と異なる第３の含有
    率でフィラーを含有する封止樹脂を注入し、固化する工
    程を具備する半導体装置の製造方法。
JP18044195A 1995-01-12 1995-07-17 半導体装置及びその製造方法 Expired - Lifetime JP3454977B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18044195A JP3454977B2 (ja) 1995-07-17 1995-07-17 半導体装置及びその製造方法
US08/580,978 US5864178A (en) 1995-01-12 1996-01-03 Semiconductor device with improved encapsulating resin
US09/093,728 US5959363A (en) 1995-01-12 1998-06-09 Semiconductor device with improved encapsulating resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18044195A JP3454977B2 (ja) 1995-07-17 1995-07-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0936177A true JPH0936177A (ja) 1997-02-07
JP3454977B2 JP3454977B2 (ja) 2003-10-06

Family

ID=16083296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18044195A Expired - Lifetime JP3454977B2 (ja) 1995-01-12 1995-07-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3454977B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162229A (ja) * 1995-12-04 1997-06-20 Matsushita Electric Ind Co Ltd 半導体ユニット及びその半導体素子の実装方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11330161A (ja) * 1998-05-18 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2002141643A (ja) * 2000-10-31 2002-05-17 Kyocera Corp バンプ付電子部品の実装構造
JP2002271025A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003086630A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2007288228A (ja) * 1999-01-29 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
US7683482B2 (en) 1999-01-29 2010-03-23 Panasonic Corporation Electronic component unit
JP2014022581A (ja) * 2012-07-19 2014-02-03 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2019021668A (ja) * 2017-07-12 2019-02-07 日立化成株式会社 半導体パッケージ及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162229A (ja) * 1995-12-04 1997-06-20 Matsushita Electric Ind Co Ltd 半導体ユニット及びその半導体素子の実装方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH11330161A (ja) * 1998-05-18 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US8007627B2 (en) 1999-01-29 2011-08-30 Panasonic Corporation Electronic component mounting method and apparatus
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2007288228A (ja) * 1999-01-29 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
US7683482B2 (en) 1999-01-29 2010-03-23 Panasonic Corporation Electronic component unit
JP2000286298A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2002141643A (ja) * 2000-10-31 2002-05-17 Kyocera Corp バンプ付電子部品の実装構造
JP2002271025A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP4697828B2 (ja) * 2001-03-13 2011-06-08 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2003086630A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US6869822B2 (en) 2001-09-11 2005-03-22 Fujitsu Limited Method of making a semiconductor device with adhesive sealing subjected to two-fold hardening
JP2014022581A (ja) * 2012-07-19 2014-02-03 Nichia Chem Ind Ltd 発光装置およびその製造方法
US9412918B2 (en) 2012-07-19 2016-08-09 Nichia Corporation Light emitting device and method of manufacturing the same
JP2019021668A (ja) * 2017-07-12 2019-02-07 日立化成株式会社 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP3454977B2 (ja) 2003-10-06

Similar Documents

Publication Publication Date Title
JP3648277B2 (ja) 半導体装置
US5864178A (en) Semiconductor device with improved encapsulating resin
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
KR100467897B1 (ko) 반도체 장치 및 이의 제조방법
US7109061B2 (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US6093972A (en) Microelectronic package including a polymer encapsulated die
US6201301B1 (en) Low cost thermally enhanced flip chip BGA
US20040149479A1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
JP3454977B2 (ja) 半導体装置及びその製造方法
US7582510B2 (en) Electronic packaging materials for use with low-k dielectric-containing semiconductor devices
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
US20050001014A1 (en) Method of mounting electronic part and flux-fill
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP4089531B2 (ja) 半導体装置の製造方法
NO321429B1 (no) Halvleder enhetpakke, fremgangsmate ved pakking av halvlederenhet, og innkapsling for bruk ved halvlederenhet pakking
JPH0964237A (ja) 実装用半導体装置とその実装方法
JP3779091B2 (ja) 封止用樹脂組成物
JP3957244B2 (ja) 半導体装置の製法
JPH0831870A (ja) 半導体装置
US20210335628A1 (en) Flip-chip package with reduced underfill area
JP3708478B2 (ja) 電子部品の実装方法
JP3183272B2 (ja) 半導体装置およびその製造方法
JP3846890B2 (ja) 半導体装置
JPH104121A (ja) 半導体装置の製造方法
JP3333355B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

EXPY Cancellation because of completion of term