JP2016051837A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016051837A
JP2016051837A JP2014176782A JP2014176782A JP2016051837A JP 2016051837 A JP2016051837 A JP 2016051837A JP 2014176782 A JP2014176782 A JP 2014176782A JP 2014176782 A JP2014176782 A JP 2014176782A JP 2016051837 A JP2016051837 A JP 2016051837A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
manufacturing
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014176782A
Other languages
English (en)
Inventor
智之 藤嶋
Tomoyuki Fujishima
智之 藤嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2014176782A priority Critical patent/JP2016051837A/ja
Publication of JP2016051837A publication Critical patent/JP2016051837A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】接続不良及びクラックの発生を抑制した半導体装置の製造方法を提供すること。
【解決手段】配線基板の第１パッドと第１半導体チップの第１電極とを第１はんだ層を介して位置合わせすると共に、第１半導体チップと配線基板との間に、第１仮留め材を配する工程と、第１半導体チップと配線基板とを第１仮留め材によって固定する工程と、配線基板の第２パッドと第２半導体チップの第２電極とを第２はんだ層を介して位置合わせすると共に、第２半導体チップと配線基板との間に、第２仮留め材を配する工程と、第２半導体チップと配線基板とを第２仮留め材によって固定する工程と、第１半導体チップ及び第２半導体チップを配線基板に固定した後、第１はんだ層及び第２はんだ層の融点以上の温度で加熱して、第１パッドと第１電極とを接合すると共に、第２パッドと第２電極とを接合する工程と、を含む。
【選択図】図９

Description

本発明は、半導体装置の製造方法に関する。例えば、本発明は、配線基板上に半導体チップが実装された半導体装置の製造方法に関する。
配線基板の両面に、チップサイズの異なる半導体チップをフリップ実装する技術が知られている（例えば、特許文献１）。特許文献１に記載の半導体装置は、配線基板に対し、一方の面に半導体素子が樹脂材料により接続されていて、かつ、もう一方の面に半導体素子よりも大きな面積をもつ半導体素子が樹脂材料により配線基板に接続されているマルチチップモジュールであって、大きい方の面積をもつ半導体素子の、樹脂材料により配線基板に接続されている面の反対側の面にも樹脂材料が塗布されている構造を有する。
特開２００６−２１０５６６号公報
以下の分析は、本発明の観点から与えられる。
近年、半導体装置の薄型化に伴い、配線基板及び半導体チップの薄型化が進行している。特許文献１に記載のような半導体装置において、配線基板や半導体チップを薄くすると、チップクラックや接続不良が生じる恐れがある。例えば、配線基板の両面に、異なる半導体チップを実装した場合、第１面に実装した半導体チップとその反対側の第２面に実装した半導体チップが重複していない領域が生ずる。この半導体チップが重複していない領域においては、配線基板に両面から掛かる負荷が異なることになる。このため、配線基板が撓むことによって、配線基板と半導体チップとの電気的接続が解離してしまう。一方、配線基板の撓みを抑制するために、半導体チップ実装時に高荷重を掛けると、半導体チップに応力が掛かり、半導体チップにクラックが発生してしまう。
本発明の第１視点によれば、半導体装置の製造方法は、第１面に少なくとも１つの第１パッド、及び第１面とは反対側の第２面に少なくとも１つの第２パッドを有する配線基板を準備する工程と、少なくとも１つの第１電極を有する第１半導体チップを準備する工程と、少なくとも１つの第２電極を有する第２半導体チップを準備する工程と、第１パッドと第１電極とを第１はんだ層を介して位置合わせすると共に、第１半導体チップと配線基板との間に、第１半導体チップと配線基板とを固定するための第１仮留め材を配する工程と、第１半導体チップと配線基板とを第１仮留め材によって固定する工程と、第２パッドと第２電極とを第２はんだ層を介して位置合わせすると共に、第２半導体チップと配線基板との間に、第２半導体チップと配線基板とを固定するための第２仮留め材を配する工程と、第２半導体チップと配線基板とを第２仮留め材によって固定する工程と、第１半導体チップ及び第２半導体チップを配線基板に固定した後、第１はんだ層及び第２はんだ層の融点以上の温度で加熱して、第１パッドと第１電極とを接合すると共に、第２パッドと第２電極とを接合する工程と、を含む。
半導体チップと配線基板との接続不良の発生を抑制することができる。半導体チップにおける不具合の発生を抑制することができる。
本開示の第１実施形態に係る半導体装置の概略平面投影図。 図１に示す半導体装置の概略断面図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。 第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
以下の説明において、図面参照符号は発明の理解のために付記しているものであり、図示の態様に限定することを意図するものではない。各実施形態において、同じ要素には同じ符号を付してある。
上記各視点の好ましい形態を以下に記載する。
上記第１視点の好ましい形態によれば、第１面に少なくとも１つの第１パッド、及び第１面とは反対側の第２面に少なくとも１つの第２パッドを有する配線基板を準備する工程と、少なくとも１つの第１電極を有する第１半導体チップを準備する工程と、少なくとも１つの第２電極を有する第２半導体チップを準備する工程と、第１パッドと第１電極とを第１はんだ層を介して位置合わせすると共に、第１半導体チップと配線基板との間に、第１半導体チップと配線基板とを固定するための第１仮留め材を配する工程と、第１半導体チップと配線基板とを第１仮留め材によって固定する工程と、第２パッドと第２電極とを第２はんだ層を介して位置合わせすると共に、第２半導体チップと配線基板との間に、第２半導体チップと配線基板とを固定するための第２仮留め材を配する工程と、第２半導体チップと配線基板とを第２仮留め材によって固定する工程と、第１半導体チップ及び第２半導体チップを配線基板に固定した後、第１はんだ層及び第２はんだ層の融点以上の温度で加熱して、第１パッドと第１電極とを接合すると共に、第２パッドと第２電極とを接合する工程と、を含む。
上記第１視点の好ましい形態によれば、第１仮留め材は樹脂である。第１半導体チップと配線基板とを固定する工程において、第１仮留め材が溶融し、第１はんだ層が溶融しない温度で第１仮留め材を加熱する。
上記第１視点の好ましい形態によれば、第２はんだ層の融点は、第２仮留め材の融点よりも１００℃以上高い。
上記第１視点の好ましい形態によれば、第２仮留め材は樹脂である。第２半導体チップと配線基板とを固定する工程において、第２仮留め材が溶融し、第２はんだ層が溶融しない温度で第２仮留め材を加熱する。
上記第１視点の好ましい形態によれば、第２はんだ層の融点は、第２仮留め材の融点よりも１００℃以上高い。
上記第１視点の好ましい形態によれば、第１仮留め材を配する工程は、第１仮留め材を第１半導体チップに供給する工程を含む。
上記第１視点の好ましい形態によれば、第１仮留め材を配する工程は、第１仮留め材を配線基板に供給する工程を含む。
上記第１視点の好ましい形態によれば、第２仮留め材を配する工程は、第２仮留め材を第２半導体チップに供給する工程を含む。
上記第１視点の好ましい形態によれば、第２仮留め材を配する工程は、第２仮留め材を配線基板に供給する工程を含む。
上記第１視点の好ましい形態によれば、第１半導体チップと配線基板とを固定する工程及び第２半導体チップと配線基板とを固定する工程において、配線基板の第１面方向から平面投影視した場合、第１半導体チップ及び第２半導体チップは、第１半導体チップと第２半導体チップとが重複していない領域を形成するように、配線基板に固定される。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとは、同じ大きさ及び同じ形状を有する半導体チップである。
上記第１視点の好ましい形態によれば、第１半導体チップ及び第２半導体チップの平面形状は略長方形である。
上記第１視点の好ましい形態によれば、第１半導体チップと配線基板とを固定する工程及び第２半導体チップと配線基板とを固定する工程において、配線基板の第１面方向から平面投影視した場合、第１半導体チップ及び第２半導体チップは、第１半導体チップが第２半導体チップ対して４５°〜１３５°回転した状態で、配線基板に固定される。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップは、大きさ又は形状が異なる半導体チップである。
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第１半導体チップと配線基板との間において第１仮留め材の周囲にアンダーフィル樹脂を充填する工程をさらに含む。
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、第２半導体チップと配線基板との間において第２仮留め材の周囲にアンダーフィル樹脂を充填する工程をさらに含む。
上記第１視点の好ましい形態によれば、第１パッドと第１電極とを接合すると共に、第２パッドと第２電極とを接合する工程は、第１半導体チップ及び第２半導体チップを固定した配線基板をリフロー炉内に収容し、第１はんだ層及び第２はんだ層の融点以上の温度で加熱する工程を含む。
本開示の第１実施形態に係る半導体装置について説明する。図１に、本開示の第１実施形態に係る半導体装置の概略平面投影図を示す。図２に、図１に示す半導体装置の概略断面図を示す。図１及び図２は、半導体装置１の一例として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置を示す。
半導体装置１は、配線基板２を有する。配線基板２は、例えば、厚さ９０μｍ程度の略矩形状の板状体とすることができる。配線基板２は、例えばガラスエポキシ基板等の絶縁基材３と、絶縁基板３の両面に形成された例えばＣｕ等からなる所定の配線パターンと、絶縁基板３の両面に形成された例えばソルダーレジスト膜等からなる絶縁膜４，５と、を有する。絶縁膜４、５には開口部６、７が形成されている。絶縁基材３の一面側の絶縁膜４の開口部６から露出した配線パターンは少なくとも１つの第１接続パッド８となり、他面側の絶縁膜５の開口部７から露出した配線パターンは少なくとも１つの第２接続パッド９及び少なくとも１つのランド１０となる。ランド１０は、例えば半導体チップの配置領域の外側の領域に、例えば配線基板の４つの辺に沿って、２列で配置することができる。第１接続パッド８及び第２接続パッド９はそれぞれ対応するランド１０に、所定の配線パターンを介して電気的に接続することができる。絶縁膜４，５の開口部から露出した第１接続パッド８、第２接続パッド９及び複数のランド１０の表面には、例えば、Ｎｉ／Ａｕメッキ（不図示）を形成することができる。配線基板２は、ガラスエポキシ基板等のリジットな配線基板を用いた場合について説明したが、ポリイミド基板等を用いたフレキシブルな配線基板を用いるように構成しても良い。
半導体装置１は、配線基板２の一面の略中央領域に実装された第１半導体チップ１１をさらに有する。第１半導体チップ１１は、例えばＤＲＡＭのメモリチップである。第１半導体チップ１１は、例えば、長辺と短辺の長さが異なる略長方形のシリコン基板と、シリコン基板の一面に配された所定のメモリ回路と、該メモリ回路に内部接続された少なくとも１つの電極パッド１２と、電極パット１２上に配されたバンプ電極１３と、を有する。電極パッド１２は、例えば、半導体チップの対向する２つの短辺に沿ってそれぞれ配置することができる。バンプ電極１３は、第１半導体チップ１１の一面から突出するように形成することができる。バンプ電極１３は、例えばＣｕからなるピラー部と、ピラー部の表面に形成されたはんだ層１４とから構成することができる。第１半導体チップ１１のバンプ電極１３は、配線基板２の一面側の絶縁膜４の開口部６から露出された第１接続パッド８に、はんだ層１４を介して電気的に接続することができる。第１半導体チップ１１と配線基板２の間には、樹脂充填材を配することができる。樹脂充填材は、例えば、第１半導体チップ１１と配線基板２の間の略中央部位に配置された第１樹脂充填材１５、例えばＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、及び第１樹脂充填材１５の周囲に配置された第２樹脂充填材１６、例えばＵＦ（アンダーフィル）材、を有する。第１樹脂充填材１５は、バンプ電極１３の配列領域よりも内側に存在すると好ましい。第１樹脂充填材１５は、第１半導体チップ１１と配線基板２とを接合する機能を有する。はんだ層１４は、バンプ電極１３及び配線基板２の第１接続パッド８のうちのいずれか一方にあればよく、配線基板２の第１接続パッド８上に配することもできる。
半導体装置１は、配線基板２の一面上に配された例えば熱硬化性のエポキシ樹脂等の封止樹脂１７をさらに有する。第１半導体チップ１１は封止樹脂１７によって覆われる。
半導体装置１は、配線基板２の他面の中央領域に実装された第２半導体チップ１８をさらに有する。第２半導体チップ１８は、例えばＤＲＡＭのメモリチップである。第２半導体チップ１８は、例えば第１半導体チップ１１と同じように、長辺と短辺の長さが異なる略長方形の板状であるメモリチップとすることができる。第２半導体チップ１８は、例えば、対向する２つの短辺に沿って配された少なくとも１つの電極パッド１９と、電極パッド１９上に、第２半導体チップ１８の一面から突出するように配されたバンプ電極２０と、を有する。バンプ電極２０は、第１半導体チップと同様にして、例えば、Ｃｕからなるピラー部と、はんだ層２１と、を有することができる。図１及び図２に示す形態においては、第１半導体チップ１１及び第２半導体チップ１８は、同じ形状及び同じ大きさを有する。図１に示すような平面投影視した場合、第２半導体チップ１８は、第１半導体チップ１１に対して略９０°回転した状態で配線基板２の他面にフリップチップ実装されている。第１半導体チップ１１と第２半導体チップ１８の回転角度は、例えば、１０°〜１７０°、好ましくは４５°〜１３５°、より好ましくは８０°〜１００°とすることができる。第２半導体チップ１８のバンプ電極２０は、それぞれ配線基板２の一面側の絶縁膜５の開口部７から露出した第２接続パッド９にはんだ層２１を介して電気的に接続することができる。第２半導体チップ１８と配線基板２との間の隙間には、樹脂充填部材を配することができる。樹脂充填材は、例えば、第２半導体チップ１８と配線基板２の間の略中央部位に配置された第１樹脂充填材２２、例えばＮＣＦ、及び第１樹脂充填材２２の周囲に配置された第２樹脂充填材２３、例えばＵＦ材、を有する。第１樹脂充填材２２は、バンプ電極１３の配列領域よりも内側に存在すると好ましい。第１樹脂充填材２２は、第２半導体チップ１８と配線基板２とを接合する機能を有する。はんだ層２１は、バンプ電極２０及び配線基板２の第２接続パッド９のうちのいずれか一方にあればよく、配線基板２の第２接続パッド９上に配することもできる。
半導体装置１は、配線基板２の他面の周辺領域に配置されたランド１０上に、外部電極となるはんだボール２４をさらに有する。
第１実施形態に係る半導体装置によれば、配線基板に複数のメモリチップをフリップチップ実装にて搭載したことで、半導体装置の薄型化を図ることができる。例えば、略長方形の板状で、対向する２つの短辺に沿って複数のバンプ電極が配置された第１半導体チップと第２半導体チップを、配線基板の上下面に、互いに９０°回転配置した状態でフリップチップ実装するように構成したことで、第１半導体チップ及び第２半導体チップのそれぞれの短辺に形成されたバンプ電極を、それぞれ対応する辺に沿って配置されたランドに配線することができる。これにより、一部への配線の集中を避けて、２つの半導体チップの等長配線化を図ることができる。さらに基板の配線の密集を避けることによって、配線基板の製造歩留を向上し、半導体装置の製造コストを低減することができる。
次に、第１実施形態に係る半導体装置の製造方法について説明する。図３〜図１８に、第１実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図３〜図６は、半導体チップの形成工程を示す。図７〜図１３は、配線基板への半導体チップの搭載工程を示す。図１４〜図１８に、半導体チップの封止工程等を示す。
まず、配線基板に実装する半導体チップの形成工程について説明する。少なくとも１つのチップ領域２９を有する半導体ウエハ２８を準備する（図３）。複数のチップ領域は略長方形状でマトリクス状に配することができる。それぞれのチップ領域２９はダイシングライン３０によって区画されている。それぞれのチップ領域２９は分割後に半導体チップとなる領域であり、第１半導体チップ１１及び第２半導体チップ１８と同様に構成されている。
次に、半導体ウエハ２８の一面にバックグラインド用の表面保護テープ３１を貼り付ける。それぞれのチップ領域２９のバンプ電極１３（２０）は、表面保護テープ３１に埋め込まれるように配置される。表面保護テープ３１を貼り付けた半導体ウエハ２８をバックグラインド装置（不図示）にセットする。半導体ウエハ２８の裏面をバックグラインド装置の研削砥石３２により研削し、半導体ウエハ２８を所望の厚さ、例えば１００μｍ程度まで薄型化する（図４）。
次に、薄型化した半導体ウエハの裏面を、リング状の治具に貼り渡したダイシングテープ３３に搭載する。次に、半導体ウエハ２８の表面側の表面保護テープ３１を除去する。
次に、ダイシングテープ３３に搭載された半導体ウエハ２８のそれぞれのチップ領域２９（１１、１８）に、仮留め材３４を搭載する（図５）。仮留め材３４は、半導体チップを配線母基板２６に実装する際に、半導体チップを配線母基板２６上に仮に固定するための材料である。仮留め材３４は、例えば、個片の樹脂フィルム、例えばＮＣＦ材、とすることができる。仮留め材３４の融点は、はんだの融点よりも低いと好ましい。仮留め材３４の融点は、はんだの融点よりも１００℃以上低いと好ましい。仮留め材３４が樹脂フィルムである場合、仮留め材３４は、吸着コレット３５により搭載することができる。仮留め材３４は、半導体チップ実装時に半導体チップのバンプ電極よりも内側に存在するように配すると好ましい。仮留め材３４は、半導体チップよりサイズが小さく、バンプ電極から離間するようにチップ領域の一面に配置すると好ましい。例えばチップ搭載用の仮留め材３４はチップ領域の中心領域に配置すると好ましい。尚、仮留め材３４は個片化しやすいよう四角形状としたが、バンプ電極から離間し半導体チップを配線基板に搭載できる構成であれば、どのような形状及びサイズでも良い。
次に、半導体ウエハ２８を、ダイシング装置（不図示）の高速回転のダイシングブレード３６によりダイシングライン３０において切断する（図６）。これにより、半導体ウエハ２８は、それぞれのチップ領域２９毎に切断分離される。その後、切断分離されたチップ領域２９をダイシングテープ３３からピックアップすることで、樹脂フィルム付きの半導体チップを得ることができる。
次に、半導体チップの実装工程について説明する。まず、少なくとも１つの製品領域２５を有する配線母基板２６を準備する（図７）。製品領域２５は、図１及び図２に示す配線基板２となる領域である。それぞれの製品領域２５の構成は図１及び図２に示す配線基板２と同様である。配線母基板２６の少なくとも１つの製品領域２５はマトリクス状に配することができる。それぞれの複数の製品領域２５は複数のダイシングライン２７により区画されている。
次に、少なくとも第２接続パッド上を覆うようにフラックス層３８を形成する（図８）。フラックス層３８は、例えば、フラックス供給機構３７により配線母基板２６の他面側にフラックスをスプレー塗布又はポッティングすることによって形成することができる。
次に、配線母基板２６をフリップチップボンディング装置（不図示）のステージに搭載する。次に、ボンディングツール３９により第２半導体チップ１８の裏面を保持し、第２半導体チップ１８の複数のバンプ電極２０をそれぞれ対応する第２接続パッド９に合わせるようにアライメントする。バンプ電極２０と第２接続パッド９との間にははんだ層２１が介している。次に、ボンディングツール３９を下降し、第２半導体チップ１８を、仮留め材３４を介して配線母基板２６の製品領域２５に搭載する（図９）。搭載時における第２半導体チップ１８の加熱温度は、はんだ層２１の融点未満かつ仮留め材３４の融点以上の温度、例えば１００℃程度の低温であると好ましい。加熱温度は、第２半導体チップ１８のバンプ電極２０上のはんだ層２１の融点未満であるため、はんだ層２１は、対応する第２接続パッド９に完全には接合しない。はんだ層２１と第２接続パッド９との間には仮留め材３４が存在しないので、はんだ層２１と第２接続パッド９とは接触した状態となる。はんだ層２１は、接合状態に近い状態に変形すると好ましい。これに対して、仮留め材３４は例えば１００℃程度で溶融状態となり、第２半導体チップ１８は仮留め材３４を介して配線母基板２６の製品領域２５に仮固着される。仮留め材３４が加熱時の第２半導体チップ１８及び配線母基板２６の撓みを抑制するため、搭載時に第２半導体チップ１８に掛ける荷重は、仮留め材が存在せずに半導体チップを搭載する場合よりも低く設定することができる。
次に、例えば、フラックス供給機構３７により配線母基板２６の一面側にフラックスをスプレー塗布又はポッティングすることによって、少なくとも第１接続パッド８上を覆うようにフラックス層４０を形成する（図１０）。
次に、ボンディングツール３９により第１半導体チップ１１の裏面を保持し、第１半導体チップ１１の複数のバンプ電極１３をそれぞれ対応する第１接続パッド８に合わせるようにアライメントする。バンプ電極１３と第１接続パッド８との間にははんだ層１４が介している。次に、ボンディングツール３９を下降し、第１半導体チップ１１を、仮留め材３４を介して配線母基板２６の製品領域２５の一面に搭載する（図１１）。搭載時における第１半導体チップ１１の加熱温度は、はんだ層１４の融点未満かつ仮留め材３４の融点以上の温度、例えば１００℃程度の低温であると好ましい。加熱温度は、第１半導体チップ１１のバンプ電極１３上のはんだ層１４は融点未満であるため、対応する第１接続パッド８に完全には接合しない。はんだ層１４と第１接続パッド８との間には仮留め材３４が存在しないので、はんだ層１４と第１接続パッド８とは接触した状態となる。はんだ層１４は、接合状態に近い状態に変形すると好ましい。これに対して、仮留め材３４は例えば１００℃程度で溶融状態となり、第１半導体チップ１１は仮留め材３４を介して配線母基板２６の製品領域２５の一面に仮固着される。仮留め材３４が加熱時の第１半導体チップ１１及び配線母基板２６の撓みを抑制するため、搭載時に第１半導体チップ１１に掛ける荷重は、仮留め材が存在せずに半導体チップを搭載する場合よりも低く設定することができる。
次に、上面に第１半導体チップ１１、下面に第２半導体チップ１８が、仮留め材３４を介して搭載された配線母基板２６は、所定時間、リフロー炉４１に入れられる（図１２）。リフロー炉４１内の温度は、バンプ電極上に形成されたはんだ層の融点以上、例えば２４０℃程度の高温に設定される。これにより、第１半導体チップ１１のバンプ電極１３上のはんだ層１４及び第２半導体チップ１８のバンプ電極２０上のはんだ層２１が溶融する。
加熱によって、第１半導体チップ１１のバンプ電極１３は、はんだ層１４を介して配線基板の第１接続パッド８に接合される。第２半導体チップ１８のバンプ電極２０は、はんだ層２１を介して配線基板の第２接続パッド９に接合される（図１３）。また、第１接続パッド及び第２接続パッド上に供給されていたフラックス層３８、４０は、リフロー炉４１内での加熱により気化される。上記工程において仮留め材３４によって仮固定しているので、リフロー炉４１内においてはんだ層１４，２１と接続パッド８，９との接合時に半導体チップ１１，１８に荷重を掛ける必要がない。このため、荷重に起因するチップクラックの発生を抑制することができる。
リフロー炉から配線母基板を取り出す。これにより、製品領域２５の上下面にそれぞれ第１半導体チップ１１及び第２半導体チップ２２がフリップチップ接合された配線母基板が得られる（図１４）。尚、リフロー炉から配線基板を取り出した後、フラックス層を洗浄により除去するように構成してもよい。
次に、塗布装置（不図示）のディスペンサ４２により、第１半導体チップ１１の近傍にアンダーフィル材４３を塗布する（図１５）。第１半導体チップ１１の近傍に塗布されたアンダーフィル材４３は毛細管現象により、配線母基板２６の製品領域２５と第１半導体チップ１１との間の隙間に充填される。アンダーフィル材４３が充填された後、所定温度で硬化することで、第２樹脂充填材１６が形成される。配線基板２の下面の製品領域２５と第２半導体チップ１８との間の隙間も同様にポッティングによりアンダーフィル材が充填される。
次に、配線母基板２６の一面上においてそれぞれの製品領域２５に搭載された複数の第１半導体チップ１１を一括的に覆う封止樹脂層１７を形成する（図１６）。モールド工程では、例えば、上型と下型からなるモールド金型（不図示）で配線母基板２６を型閉めし、上型のキャビティに溶融した封止樹脂を充填することで行うことができる。その後所定の温度、例えば１７５℃で熱処理することで、封止樹脂層１７が熱硬化される。その後、ベーク炉に、配線母基板を入れて、所定の温度、例えば１７５℃で所定時間、熱処理することで封止樹脂層１７を完全に硬化させる。これにより、図１６に示すように配線母基板２６の複数の製品領域２５の一面を一括的に覆う封止樹脂層１７が形成される。
次に、配線母基板２６のランド１０上に、外部電極となるはんだボール２４を形成する（図１７）。ボールマウント工程では、例えば、配線母基板２６の複数のランド１０の配置に合わせて複数の吸着孔が形成されたマウントツール４４を用いて、例えば半田等からなるはんだボール２４をマウントツール４４の吸着孔に保持し、保持されたボールにフラックスを転写形成し、配線母基板２６の複数のランド１０に一括搭載することができる。すべてのランド１０にはんだボール２４を搭載した後、配線母基板２６を所定温度でリフローすることで、配線母基板２６のランド１０上に外部電極が形成される。
次に、外部電極の形成された配線母基板２６をダイシングライン２７に沿って、個々の製品領域２５毎に切断・分離する（図１８）。基板分割工程では、例えば、配線母基板２６の封止樹脂層１７を、ダイシングテープ４５に貼着固定した状態で、ダイシング装置（不図示）の高速回転のダイシングブレード４６により回転研削することで、ダイシングラインに沿って切断することができる。そして切断後、ダイシングテープ４５から個片化された製品領域２５をピックアップすることで、図１及び図２に示すようなＢＧＡの半導体装置１を得ることができる。
第１実施形態においては、はんだ層を含むバンプ電極を有する第１半導体チップ及び第２半導体チップを、配線基板の上下面にそれぞれ仮留め部材を介して搭載し、配線基板をリフロー炉内ではんだ層の融点以上に加熱し、バンプ電極をはんだ層を介して配線基板に接合するように構成したことで、半導体チップ及び配線基板に大きな荷重を加えることなく、良好に接合できる。そのため、薄い配線基板の上下面にサイズや配置が異なる半導体チップを搭載することによる接合不良（特に、半導体チップが重なり合っていない領域における接合不良）やチップクラックの発生を抑制することができる。これにより、半導体装置の信頼性及び製造歩留を向上できる。さらに薄い配線基板及び半導体チップを用いることができ、ＢＧＡの半導体装置の薄型化にも寄与することができる。
第１実施形態においては、配線基板の上下面に２つの同じ構成のメモリチップを搭載した例について説明したが、第１実施形態に係る発明は、ＤＲＡＭとＦｌａｓｈのメモリチップ等、２つの異なる構成の半導体チップを、配線基板の上下面に搭載する場合にも適用することができる。すなわち、第１半導体チップと第２半導体チップとは大きさ及び形状のすくなくとも一方が異なってもよい。さらに、第１実施形態に係る発明は、配線基板の一つの製品領域の上下面に複数の半導体チップを搭載する場合にも適用することができる。
本開示の第２実施形態に係る半導体装置の製造方法について説明する。製造する半導体装置は第１実施形態と同様である。図１９〜図２２に、第２実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。第１実施形態においては、半導体チップ実装前に仮留め材を半導体チップに配したが、第２実施形態においては、配線母基板に仮留め材を配する。
図８に示す工程までは、第１実施形態と同様である。次に、配線母基板２６上に仮留め材３４を供給する（図１９）。仮留め材３４の形態は第１実施形態と同様とすることができる。仮留め材３４は、半導体チップの実装箇所に供給する。仮留め材３４は、半導体チップのバンプ電極よりも内側に配すると好ましい。仮留め材３４は、半導体チップよりサイズを小さくすると好ましく、例えばチップ領域搭載領域の中心領域に配置すると好ましい。仮留め材３４は、例えば、ディスペンサ４２によって配線母基板２６上に塗布することができる。
次に、図９に示す工程と同様にして、第２半導体チップ１８を、仮留め材３４を介して配線母基板２６の製品領域２５に搭載する（図２０）。半導体チップの実装方法は第１実施形態と同様とすることができる。
次に、図１０に示す工程と同様にして、反対側の面のフラックス層３８を形成する。次に、図１９に示す工程と同様にして、配線母基板２６の反対側の面上に仮留め材３４を供給する（図２１）。次に、図２０に示す工程と同様にして、第１半導体チップ１１を、仮留め材３４を介して配線母基板２６の製品領域２５に搭載する（図２２）。次に、図１２〜図１８に示す工程と同様にして半導体装置を製造する。
第２実施形態における上記以外の形態は第１実施形態と同様である。
第２実施形態によれば、第１実施形態と同様の効果を得ることができる。また、第２実施形態においては、第１実施形態よりも仮留め材の供給量を変更しやすくなり、異なるバンプ配置の半導体チップにも容易に適用することができる。
上記の特許文献の開示を、本書に引用をもって繰り込むものとする。本発明の半導体装置の製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の全開示に枠内において、かつ本発明の基本的技術思想に基づいて、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の全開示の枠内において、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
１ 半導体装置
２ 配線基板
３ 絶縁基材
４，５ 絶縁膜
６，７ 開口部
８ 第１接続パッド
９ 第２接続パッド
１０ ランド
１１ 第１半導体チップ
１２ 電極パッド
１３ バンプ電極
１４ はんだ層
１５ 第１樹脂充填材
１６ 第２樹脂充填材
１７ 封止樹脂層
１８ 第２半導体チップ
１９ 電極パッド
２０ バンプ電極
２１ はんだ層
２２ 第１樹脂充填材
２３ 第２樹脂充填材
２４ はんだボール
２５ 製品領域
２６ 配線母基板
２７ ダイシングライン
２８ 半導体ウエハ
２９ チップ領域
３０ ダイシングライン
３１ 表面保護テープ
３２ 研削砥石
３３ ダイシングテープ
３４ 仮留め材
３５ 吸着コレット
３６ ダイシングブレード
３７ フラックス供給機構
３８ フラックス層
３９ ボンディングツール
４０ フラックス層
４１ リフロー炉
４２ ディスペンサ
４３ アンダーフィル材
４４ マウントツール
４５ ダイシングテープ
４６ ダイシングブレード

Claims (17)

  1. 第１面に少なくとも１つの第１パッド、及び前記第１面とは反対側の第２面に少なくとも１つの第２パッドを有する配線基板を準備する工程と、
    少なくとも１つの第１電極を有する第１半導体チップを準備する工程と、
    少なくとも１つの第２電極を有する第２半導体チップを準備する工程と、
    前記第１パッドと前記第１電極とを第１はんだ層を介して位置合わせすると共に、前記第１半導体チップと前記配線基板との間に、前記第１半導体チップと前記配線基板とを固定するための第１仮留め材を配する工程と、
    前記第１半導体チップと前記配線基板とを前記第１仮留め材によって固定する工程と、
    前記第２パッドと前記第２電極とを第２はんだ層を介して位置合わせすると共に、前記第２半導体チップと前記配線基板との間に、前記第２半導体チップと前記配線基板とを固定するための第２仮留め材を配する工程と、
    前記第２半導体チップと前記配線基板とを前記第２仮留め材によって固定する工程と、
    前記第１半導体チップ及び前記第２半導体チップを前記配線基板に固定した後、前記第１はんだ層及び前記第２はんだ層の融点以上の温度で加熱して、前記第１パッドと前記第１電極とを接合すると共に、前記第２パッドと前記第２電極とを接合する工程と、
    を含む、半導体装置の製造方法。
  2. 前記第１仮留め材は樹脂であり、
    前記第１半導体チップと前記配線基板とを固定する工程において、前記第１仮留め材が溶融し、前記第１はんだ層が溶融しない温度で前記第１仮留め材を加熱する、請求項１に記載の半導体装置の製造方法。
  3. 前記第２はんだ層の融点は、前記第２仮留め材の融点よりも１００℃以上高い、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２仮留め材は樹脂であり、
    前記第２半導体チップと前記配線基板とを固定する工程において、前記第２仮留め材が溶融し、前記第２はんだ層が溶融しない温度で前記第２仮留め材を加熱する、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記第２はんだ層の融点は、前記第２仮留め材の融点よりも１００℃以上高い、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記第１仮留め材を配する工程は、前記第１仮留め材を前記第１半導体チップに供給する工程を含む、請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記第１仮留め材を配する工程は、前記第１仮留め材を前記配線基板に供給する工程を含む、請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  8. 前記第２仮留め材を配する工程は、前記第２仮留め材を前記第２半導体チップに供給する工程を含む、請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記第２仮留め材を配する工程は、前記第２仮留め材を前記配線基板に供給する工程を含む、請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  10. 前記第１半導体チップと前記配線基板とを固定する工程及び前記第２半導体チップと前記配線基板とを固定する工程において、前記配線基板の前記第１面方向から平面投影視した場合、前記第１半導体チップ及び前記第２半導体チップは、前記第１半導体チップと前記第２半導体チップとが重複していない領域を形成するように、前記配線基板に固定される、請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記第１半導体チップと前記第２半導体チップとは、同じ大きさ及び同じ形状を有する半導体チップである、請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記第１半導体チップ及び前記第２半導体チップの平面形状は略長方形である、請求項１１に記載の半導体装置の製造方法。
  13. 前記第１半導体チップと前記配線基板とを固定する工程及び前記第２半導体チップと前記配線基板とを固定する工程において、前記配線基板の前記第１面方向から平面投影視した場合、前記第１半導体チップ及び前記第２半導体チップは、前記第１半導体チップが前記第２半導体チップ対して４５°〜１３５°回転した状態で、前記配線基板に固定される、請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記第１半導体チップと前記第２半導体チップは、大きさ又は形状が異なる半導体チップである、請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
  15. 前記第１半導体チップと前記配線基板との間において前記第１仮留め材の周囲にアンダーフィル樹脂を充填する工程をさらに含む、請求項１〜１４のいずれか一項に記載の半導体装置の製造方法。
  16. 前記第２半導体チップと前記配線基板との間において前記第２仮留め材の周囲にアンダーフィル樹脂を充填する工程をさらに含む、請求項１〜１５のいずれか一項に記載の半導体装置の製造方法。
  17. 前記第１パッドと前記第１電極とを接合すると共に、前記第２パッドと前記第２電極とを接合する工程は、前記第１半導体チップ及び前記第２半導体チップを固定した前記配線基板をリフロー炉内に収容し、前記第１はんだ層及び前記第２はんだ層の融点以上の温度で加熱する工程を含む、請求項１〜１６のいずれか一項に記載の半導体装置の製造方法。
JP2014176782A 2014-09-01 2014-09-01 半導体装置の製造方法 Pending JP2016051837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014176782A JP2016051837A (ja) 2014-09-01 2014-09-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014176782A JP2016051837A (ja) 2014-09-01 2014-09-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016051837A true JP2016051837A (ja) 2016-04-11

Family

ID=55659117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014176782A Pending JP2016051837A (ja) 2014-09-01 2014-09-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016051837A (ja)

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
CN105762084B (zh) 倒装芯片的封装方法及封装装置
WO2014129351A1 (ja) 半導体装置とその製造方法
KR20130059305A (ko) 반도체 디바이스 제조 방법
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20120098126A1 (en) Semiconductor device and manufacturing method therefor
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP2014007228A (ja) 半導体装置及びその製造方法
JP2015008210A (ja) 半導体装置の製造方法
JP2017022301A (ja) 電子部品装置及びその製造方法
US10804190B2 (en) Multi-chip module and method for manufacturing same
TW202203417A (zh) 半導體裝置及半導體裝置的製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
JP2015041743A (ja) 半導体チップ、半導体装置、および、半導体装置の製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2016051837A (ja) 半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2007142128A (ja) 半導体装置およびその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2015220291A (ja) 半導体装置及びその製造方法