JP2019153643A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019153643A
JP2019153643A JP2018036885A JP2018036885A JP2019153643A JP 2019153643 A JP2019153643 A JP 2019153643A JP 2018036885 A JP2018036885 A JP 2018036885A JP 2018036885 A JP2018036885 A JP 2018036885A JP 2019153643 A JP2019153643 A JP 2019153643A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductor plate
inclined surface
sides
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018036885A
Other languages
English (en)
Inventor
真治 中垣
Shinji Nakagaki
真治 中垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018036885A priority Critical patent/JP2019153643A/ja
Publication of JP2019153643A publication Critical patent/JP2019153643A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Abstract

【課題】 半導体チップを実装するときに、半導体チップの位置と接合材の厚さをより正確に制御する。【解決手段】 半導体装置であって、導体板と、前記導体板上に配置された半導体チップと、前記導体板の上面と前記半導体チップの下面とを接続する接合材を有する。前記半導体チップの前記下面の輪郭が、対辺の位置関係にある一対の辺を有する。前記導体板の上面が、前記一対の辺の一方に接する第1傾斜面と、前記一対の辺の他方に接する第2傾斜面を有する。前記第1傾斜面と前記第2傾斜面が、前記半導体チップの外周側から前記半導体チップの中心側に向かうにしたがって下側に変位するように傾斜している。【選択図】図2

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献1には、導体板の上面に接合材を介して半導体チップを実装する技術が開示されている。この技術では、ピックアップアームによって半導体チップを導体板の上面に実装する。
特開2008−252091号公報
近年においては、半導体チップを実装するときに、半導体チップの位置と接合材の厚さをより正確に制御することが求められている。
本明細書が開示する半導体装置は、導体板と、前記導体板上に配置された半導体チップと、前記導体板の上面と前記半導体チップの下面とを接続する接合材を有する。前記半導体チップの前記下面の輪郭が、対辺の位置関係にある一対の辺を有する。前記導体板の上面が、前記一対の辺の一方に接する第1傾斜面と、前記一対の辺の他方に接する第2傾斜面を有する。前記第1傾斜面と前記第2傾斜面が、前記半導体チップの外周側から前記半導体チップの中心側に向かうにしたがって下側に変位するように傾斜している。
この半導体装置では、半導体チップの下面の輪郭のうちの対辺の位置関係にある一対の辺が、第1傾斜面と第2傾斜面に接している。第1傾斜面と第2傾斜面は、半導体チップの外周側から半導体チップの中心側に向かうにしたがって下側に変位するように傾斜している。すなわち、第1傾斜面と第2傾斜面は、テーパ状に傾斜している。テーパ状に傾斜する第1傾斜面及び第2傾斜面に対辺の位置関係にある一対の辺が接することで、半導体チップの横方向に位置が正確に位置決めされる。また、テーパ状に傾斜する第1傾斜面及び第2傾斜面に対辺の位置関係にある一対の辺が接することで、半導体チップと導体板の間の間隔(すなわち、接合材の厚み)が正確に制御される。このように、この半導体装置の構造によれば、半導体チップの位置と接合材の厚さを正確に制御することができる。
半導体装置10の平面図。 図1のII−II線における断面図。 図1のIII−III線における断面図。 製造工程の説明図(図2に対応する断面図)。 製造工程の説明図(図3に対応する断面図)。 製造工程の説明図(図2に対応する断面図)。 製造工程の説明図(図3に対応する断面図)。 変形例の半導体装置の平面図。 図8のIX−IX線における断面図。 図8のX−X線における断面図。
図1〜3は、実施形態の半導体装置10を示している。半導体装置10は、半導体チップ12、はんだ層20、及び、導体板30を有している。導体板30の上部に半導体チップ12が配置されている。はんだ層20は、導体板30の上面30aと半導体チップ12の下面12aを接続している。
図1に示すように、上側から平面視したときの半導体チップ12の形状は、4つの辺14a〜14dを有する四角形である。なお、図1では半導体チップ12の上面の輪郭が示されているが、半導体チップ12の下面12aの輪郭は、半導体チップ12の上面の輪郭と等しい。したがって、図1に示す4つの辺14a〜14dは、下面12aの輪郭を構成する4つの辺と等しい。辺14aと辺14cが対辺の関係(すなわち、向かい合う位置関係)にあり、辺14bと辺14dが対辺の関係にある。半導体チップ12は、半導体によって構成された半導体基板と、半導体基板の表面に設けられた電極(図示省略)を有している。例えば、半導体基板の下面は、電極によって覆われている。はんだ層20は、半導体チップ12の下面12aを構成する電極に接合されている。
導体板30は、導体(例えば、銅)によって構成された板状の部材である。導体板30の上面30aに、半導体チップ12が実装されている。導体板30の上面30aには、4つの突起部34a〜34dが設けられている。図1に示すように、突起部34aは半導体チップ12の辺14aと重なる範囲に設けられており、突起部34bは半導体チップ12の辺14bと重なる範囲に設けられており、突起部34cは半導体チップ12の辺14cと重なる範囲に設けられており、突起部34dは半導体チップ12の辺14dと重なる範囲に設けられている。突起部34a〜34dの上面は、突起部34a〜34dの周囲の導体板30の上面30aに対して傾斜する傾斜面35a〜35dとなっている。図2に示すように、x方向に沿う断面において、傾斜面35aは、半導体チップ12の外周側から半導体チップ12の中心16側に向かうにしたがって下側に変位するように傾斜している。また、x方向に沿う断面において、傾斜面35cは、半導体チップ12の外周側から半導体チップ12の中心16側に向かうにしたがって下側に変位するように傾斜している。すなわち、傾斜面35aと傾斜面35cは、テーパ状に傾斜している。傾斜面35aは、辺14aにおいて半導体チップ12に接している。傾斜面35cは、辺14cにおいて半導体チップ12に接している。また、傾斜面35b、35cは、y方向に沿う断面において、図2の傾斜面35a、35cと同様に、テーパ状に傾斜している。図1に示すように、傾斜面35bは、辺14bにおいて半導体チップ12に接している。傾斜面35dは、辺14dにおいて半導体チップ12に接している。傾斜面35a〜35dは、辺14a〜14dの中央部と接する位置に設けられている。
図2、3に示すように、突起部34a〜34d以外の範囲では、導体板30の上面30aと半導体チップ12の下面12aの間に間隔が設けられている。したがって、半導体チップ12は、傾斜面35a〜35d以外の位置では導体板30に接していない。図1に示すように、半導体チップ12の各角部には突起部34a〜34dが設けられていないので、半導体チップ12の各角部は導体板30に接していない。
図2、3に示すように、はんだ層20は、導体板30の上面30aと半導体チップ12の下面12aの間に配置されている。はんだ層20は、導体板30の上面30aに接合されているとともに、半導体チップ12の下面12aを構成する電極に接合されている。はんだ層20を介して、半導体チップ12が導体板30に接続されている。
次に、半導体装置10の製造方法について説明する。なお、以下では、導体板30の上面30aのうち、半導体チップ12を実装すべき範囲(すなわち、突起部34a〜34dに囲まれた範囲)を、実装範囲という場合がある。
まず、図4、5に示すように、導体板30上に、シート状のはんだ20を載置する。ここでは、傾斜面35a〜35d上にシート状のはんだ20を載置する。次に、図4、5に示すように、チップマウンタ等によって、はんだ20上に半導体チップ12を載置する。なお、図4、5では、半導体チップ12を載置するときの誤差によって、半導体チップ12の中心16が実装範囲の中心36からずれた状態を示している。
次に、半導体チップ12、はんだ20、及び、導体板30を加熱する。これによって、はんだ20を溶融させる。はんだ20が溶融すると、溶融したはんだ20が導体板30の上面30aにおいて濡れ広がる。図7に示すように、突起部34a〜34dが存在しない範囲では、はんだ20がフィレット状に濡れ広がる。はんだ20が濡れ広がるので、はんだ20と共に半導体チップ12が下側に移動する。このため、半導体チップ12の下面12aが、傾斜面35a〜35dに接触する。x方向に沿う断面では、図6に示すように、傾斜面35a、35cによって半導体チップ12がガイドされる。このため、図6、7に示すように、半導体チップ12が横方向にスライドしながら下側に移動する。その結果、辺14aが傾斜面35aに接し、辺14cが傾斜面35cに接触する位置に、半導体チップ12が位置決めされる。これによって、半導体チップ12の中心16が実装範囲の中心36と略一致するように、半導体チップ12が位置決めされる。このように、傾斜面35a、35cによって、半導体チップ12のx方向の位置が正確に調節される。さらに、半導体チップ12の辺14a、14cが傾斜面35a、35cと接触することで、半導体チップ12がz方向においても位置決めされる。ここでは、半導体チップ12の下面12aと導体板30の上面30aの間の間隔(すなわち、はんだ20の厚み)が一定の値となるように、半導体チップ12のz方向の位置が正確に調節される。
図示していないが、y方向に沿う断面でも、傾斜面35b、35dによって、図6、7と同様に、半導体チップ12の位置が調節される。すなわち、傾斜面35b、35dが辺14b、14dと接触するように、半導体チップ12がy方向及びz方向において位置決めされる。その結果、y方向においても、半導体チップ12の中心16が実装範囲の中心36と略一致するように、半導体チップ12が位置決めされる。
このように、はんだ20を溶融させる工程において、x方向及びy方向の両方向において、半導体チップ12の中心16が実装範囲の中心36と略一致するように、半導体チップ12が位置決めされる。さらに、z方向において、半導体チップ12の下面12aと導体板30の上面30aの間の間隔(すなわち、はんだ20の厚み)が一定の値となるように、半導体チップ12が位置決めされる。
次に、半導体チップ12、はんだ20、及び、導体板30を常温まで冷却する。これによって、はんだ20が凝固し、図2、3に示すはんだ層20となる。その結果、図1〜3に示す半導体装置10が完成する。上述したように半導体チップ12が位置決めされた状態ではんだ20が凝固するので、半導体チップ12が適切な位置に固定される。
以上に説明したように、この製造方法によれば、図4、5のように半導体チップ12を載置する位置がずれたとしても、はんだ20を溶融させるときに半導体チップ12が適切な位置にスライドする。したがって、この製造方法によれば、半導体チップ12の中心16が実装範囲の中心36と略一致する位置に、半導体チップ12を実装することができる。また、この製造方法によれば、はんだ層20の厚みが一定の厚みとなるように、半導体チップ12を実装することができる。したがって、この半導体装置10を上記の製造方法により量産すると、半導体チップ12の位置のばらつきを極めて小さくすることができると共に、はんだ層20の厚みのばらつきを極めて小さくすることができる。
なお、上述した実施形態では、突起部34a〜34dの上面に傾斜面35a〜35dが設けられていた。しかしながら、図8〜10に示すように、実装範囲に凹部38を設け、凹部38の外周部に、辺14a〜14dに接する傾斜面35a〜35dを設けてもよい。
また、上述した実施形態または図8の構成では、導体板30に傾斜面35a〜35dが設けられていたが、傾斜面35a、35cのみが設けられており、傾斜面35b、35dが設けられていなくてもよい。傾斜面35a、35cのみでも、半導体チップ12のx方向の位置とz方向の位置を調節することができる。また、導体板30に、傾斜面35b、35dのみが設けられていてもよい。傾斜面35b、35dのみでも、半導体チップ12のy方向の位置とz方向の位置を調節することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :半導体装置
12 :半導体チップ
14a〜14d:辺
20 :はんだ層
30 :導体板
35a〜35d:傾斜面

Claims (1)

  1. 半導体装置であって、
    導体板と、
    前記導体板上に配置された半導体チップと、
    前記導体板の上面と前記半導体チップの下面とを接続する接合材、
    を有し、
    前記半導体チップの前記下面の輪郭が、対辺の位置関係にある一対の辺を有し、
    前記導体板の上面が、前記一対の辺の一方に接する第1傾斜面と、前記一対の辺の他方に接する第2傾斜面を有し、
    前記第1傾斜面と前記第2傾斜面が、前記半導体チップの外周側から前記半導体チップの中心側に向かうにしたがって下側に変位するように傾斜している、
    半導体装置。
JP2018036885A 2018-03-01 2018-03-01 半導体装置 Pending JP2019153643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018036885A JP2019153643A (ja) 2018-03-01 2018-03-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018036885A JP2019153643A (ja) 2018-03-01 2018-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2019153643A true JP2019153643A (ja) 2019-09-12

Family

ID=67946936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018036885A Pending JP2019153643A (ja) 2018-03-01 2018-03-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2019153643A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937010A (zh) * 2021-12-16 2022-01-14 绍兴中芯集成电路制造股份有限公司 半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205301A (ja) * 2007-02-21 2008-09-04 Toshiba Corp 半導体装置
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
JP2015079906A (ja) * 2013-10-18 2015-04-23 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205301A (ja) * 2007-02-21 2008-09-04 Toshiba Corp 半導体装置
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
JP2015079906A (ja) * 2013-10-18 2015-04-23 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937010A (zh) * 2021-12-16 2022-01-14 绍兴中芯集成电路制造股份有限公司 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
EP3379572B1 (en) Semiconductor device, manufacturing method for semiconductor device, and electrode plate
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
JPS6076189A (ja) 集積回路パツケージのアラインメントの方法
JP2019161174A (ja) 半導体装置及び半導体装置の製造方法
JP5733401B2 (ja) 半導体装置および半導体装置の製造方法
JP2019153643A (ja) 半導体装置
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
JP2003124262A5 (ja)
TW201417645A (zh) 焊接定位結構
JP2674501B2 (ja) シングル・ポイント・ボンディング方法
JP2002158258A (ja) 半導体装置、及び半導体装置の製造方法
JP5892184B2 (ja) 半導体装置及び半導体装置の製造方法
JPH08203956A (ja) 電子部品の製造方法及び電子部品
JP5889160B2 (ja) 電子機器の製造方法
JP2021027146A (ja) 半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
TWI518860B (zh) 功率控制器件及其製備方法
JP2005072098A (ja) 半導体装置
TW202109690A (zh) 植球方法
JP6713334B2 (ja) 基板構造
JPH071773B2 (ja) 電子部品の接続構造
JP2004031693A (ja) 半導体装置
JP2018078135A (ja) 半導体装置
JPH0391990A (ja) 半導体装置のボンディング方法及びボンディング装置
JP2023043017A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220524