JPS6076189A - 集積回路パツケージのアラインメントの方法 - Google Patents

集積回路パツケージのアラインメントの方法

Info

Publication number
JPS6076189A
JPS6076189A JP59187858A JP18785884A JPS6076189A JP S6076189 A JPS6076189 A JP S6076189A JP 59187858 A JP59187858 A JP 59187858A JP 18785884 A JP18785884 A JP 18785884A JP S6076189 A JPS6076189 A JP S6076189A
Authority
JP
Japan
Prior art keywords
ball
substrate
chip carrier
planar structure
planar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59187858A
Other languages
English (en)
Inventor
ハリー　ロバート　シヨルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6076189A publication Critical patent/JPS6076189A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G02B6/4231—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment with intermediate elements, e.g. rods and balls, between the elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 チップ・キャリア等の半導体パッケージをセラミックや
エポキシ−ガラスの基板上に装荷して内服に頼らずに組
立てるだめの有効な方法は、集積回路パッケージの製作
技術の目的の１つである。組立てにおいては、基板上の
導体パッドの、配列に対して、密に配置された導体パッ
ドを有するチップ・キャリアの正確なアラインメントを
行なわなければならない。しかし、導体パッドをその相
手の表面に対して光学的にアラインすることは、多くの
場合困難である。例数ならば、導体パッドはチップ・キ
ャリアの縁から引っ込んだ所にあり、肉眼では見えない
からである。したがって、基準のマークを利用するかあ
るいはパッケージの縁をそろえる技術を利用するアライ
ンメントの方法がしばしば用いられる。これらの方法は
いずれも欠点を持っている。
発明の概要 本発明では、“ボール・アラインメント法″と名付けた
方法によってチップ・キャリアを基板に対してアライン
する。この方法では、アラインしたい２つの面上にくほ
みを形成し、２つの面の間に小さなボールを置く。ボー
ルがくほみで止まるまで２つの面を相対的に動かす。こ
の時点ではボールもくほみも見えないが、アラインメン
トは保証される。１個のボールを用いる場合は、くほみ
のＸ及びＹ座標のアラインメントが保証されるだけであ
る。
これはＸＹ平面内の回転０ｚが許されているからである
。くほみが非対称に配置されれば、２つの面の一義的な
アラインメントは２１固のボールで保証される。３個の
ボールを用いると、一義的なアラインメントができるこ
とに加えてすべての回転を除くことかできる。
詳細な説明 第１図は、本発明が実施される典型的な課題が示されて
いる。第１の平面状構造体である上側の基板１と第２の
平面状構造体である下側の基板１ａが各々部材２及び２
ａを保持しており、基板１及び１ａを互いに正確・に位
置決めすることによって、部材２及び２ａが何らかの形
でアラインされる。基板を整列させても部材２及び２ａ
が見えないことがたびたびあるので、適切なアラインメ
ントがなされたか否かを確めるのは難しい。縁取りが正
確でなかったシ、縁が部材２及び２ａの指標として信頼
できない（即ち、第２図の“Ｘ”の寸法が正しくコント
ロールされていない）場合には、特にそうである。本発
明によるアラインメント装置は３で示されておシ、これ
は、基板１及び１ａに形成されたくほみ４及び４ａとボ
ール５とから成る。
１個のボールによるアラインメントが第１図に示されて
おり、Ｘ及びＹ方向への変位を防ぐにはこれで充分であ
る。しかし、ボール５の周シの回転（θ２）を防ぐこと
はできない。
この、場合は２個のボールによるアラインメント装置が
必要で、それが第２図に示されている。もし２個のボー
ルがチップ・パッケージ２０の中心に関して非対称に配
置されていれば、一義的な方向づけが保証される。もし
対称に配置されていれば２つの方向（θｚ−Ｏｕ１１８
０°）が許容される。いずれの場合にも応用の途がある
。
第１図の配置では、ボールがくほみで止するまでは基板
は相手の基板に対して傾き得る（第３図参照。たとえボ
ールがくほみに達しだ後でも、ボールの直径がくほみの
深さや幅より大きければ、やはシ基板は傾く）。したが
って、ある種の応用に際しては３つ又はそれ以上のボー
ルによるアラインメント装置が有利である。
アラインメントの操作自体は多様である。
典型的には、下側の基板のくを丁みにボールを装填して
おき、その上に上側の基板を置いて、各ボールが上側の
基板のくぼみで止まるまで上側の基板を動かすとよい。
ボールとくぼみの寸法はいろいろな形でアラインメント
の操作に影響を及ぼす。
くぼみの直径（又は幅）ｄ　に対するポールの直径ｄ、
の比を変えた時の効果が第４図に示されている。もしｄ
　がｄ　をかなシ越ｂ えるとボールはＸ方向にもＹ方向にも動けるのでアライ
ンメントを誤る可能性がある。逆にｄ、の方がかなシ大
きいとボールはくほみの中で不安定となシ、ボールはく
ぼみに結合されていない限シ容易にくほみがらはずれて
しまう。勧められる範囲はｄｂ＝ｄｈ±２０％で、特に
１０％が望ましい（ｄ＝１．２ｄｈＯ時はボ−ルの直径
の３／４以上がくぼみよシ上に出ていることになる）。
ボールのかなりの部分が基板表面より出ていることは重
要である。第５Ａ図及び第５Ｂ図に示しだように、くほ
みによる上側の基板の固定の程度は、第５Ａ図で強く第
５Ｂ図で弱い。したがって、ボールの直径の少なくとも
１／３が下側の基板の表面よシとび出ていると有効であ
る。くほみの形状はいろいろ変化し得る。たとえば、円
錐、立方体、円筒、ピラミッド等でもよい。ある種の応
用（て対しては、くほみの深さを調節してボールがとび
出す量をコントロールしたり、ボールよシわずかに大き
い円筒状あるいは他の適当な形状のくぼみを設けること
が有効である。又、別の応用では、基板の表面における
くほみの寸法やくぼみの側面にテーパをつけることで、
ボールがとび出す量を決めることができる。
アラインメント後も２つの基板が離れているように設計
することも有効である。そのような設計は第６図に示さ
れている。この場合の基板の間の距離２は、両方又は一
方のくほみの開口をボールの直径よシ小さくするかもし
くは両方又は一方のくほみの深さを適当に調節すること
によって決めることができる。
このような処法は、−組のアラインすべき部材、たとえ
ば第６図の５１と５２が基板の表面から突出しているよ
うな場合に、特に有効である。
以上で本発明に適用される一般的な考察を概略示した。
以下では、本発明が潜在的（Ｃ価値を持つと考えられる
個別の応用６τ戻ることにする。
第７図は、基板６０、ビン６１及びチップ・キャリア６
２の配列からなるモジュール・アセンブリを示している
。基板は典型的には積層構造をなし、チップ・キャリア
６２からビン６１へと電気的な接続を引き出すだめの多
層接続アセンブリよシなる。基板は典型的にはエポキシ
−ガラスの多層板もしくはアルミナを焼成したセラミッ
クである。チップ・キャリア６２を取り付ける前の基板
６０の一部が第８Ａ図に示されている。基板に装荷する
前のチップ・キャリアは第８Ｂ図に示されている。これ
らの図よシ明らかであるが、基板及びチップ・キャリア
が正しくアラインされる時には、一連■パッド６５ａ及
び６５ｂよシする両者のコンタクト・パターンが合致す
るようになされている。図には、ボール・アラインメン
トのだめのくほみ、即ち基板６０上の６３ａ及びチップ
・キャリア６２上の６３ｂも示されており、ボールは６
４で示されている。コンタクト・パターンは典型的には
ハンダでつくられた一連の球、棒、帯あるいは同様のも
のよシなる。
第９Ａ図にはチップ・キャリアと基板の一部とを倉わせ
た時の図であり、両者は前述したボール・アラインメン
ト法を用いてアラインされている。
第６図に示したような基板を離した設計の場合にボール
を変形可能な材料でつくると、本発明によるボール・ア
ラインメント法が威力を発揮する。この処方は、基板と
チップ・キャリアをアライン−メント談にプレスして両
者を結合させる時に特に有用である。結合の機構は機械
的なものでよく、たとえば一方の基板上のピンを他方の
基板上のピン受入手段に固着させることもできるし、又
結合セメント等の粘着剤を用いてもよい。変形可能なボ
ールの有用な別の例としてボールを低融点材料でつくる
ことがあり、これによると所望の変形が加熱によって得
られる。この処方は、チップ・キャリアと基板の一部を
ハンダ結合する場合やハンダ接触をなす場合に推奨され
る。第７図から第９図までに示した応用は特にこの方法
に適している。アラインメントによって形成されたアセ
ンブリをその後で加熱してハンダが溶けると基板の間の
間隙がなくなりハンダ結合ができ上る。加熱後の最終ア
センブリが第９Ｂ図に示されている。
チップ・キャリアを基板に接合する場合、チップ・キャ
リアのくほみを低融点のボールの材料とのぬれ註のよい
ものでコートし、基板のくほみは逆にぬれ性の悪いもの
でコートすることが有用である。この場合、ボールの材
料は溶融後チップ・キャリアに付着することになる。し
たがって、欠陥や修理のためチップ・キャリアを取シ除
いても基板のくほみは残るので、新しいチップ・キャリ
アの装填に用いることができる。溶融したボールを構造
上の結合部材や電気的な接触部材として利用する応用も
あシ、この場合、両方のくほみは低融点のボールの材料
とのぬれ性のよい材料で形成しておかねばならない。又
、後者の場合はボールの材料は導体でなければならない
。
【図面の簡単な説明】
第１Ａ図及び第［８図は本発明の原理を示す概略図、 第２図は第１図とともに本発明の原理を示す一部を切り
取った斜視図、 第３図は本発明の実施例の利点を示す概略図、 第４図はボールの位置の選択を示す図、第５Ａ図及び第
５Ｂ図はくほみの寸法の選択を示す図、 第６図はボールとくほみの寸法を適当に選ぶことによっ
て得られる２つの基板を離した配置を示す図、 第７図は本発明の実施例であるチップ・キャリア・アセ
ンブリの斜視図、 第８Ａ図及び第８Ｂ図はそれぞれチップ・キャリアの基
板及びチップ・キャリアを示す図、 第９Ａ図及び第９Ｂ図は最後の結合前後に於る第８Ａ図
の一部の断面図である。 〔主要部分の符号の説明〕 基板・・・１、Ｉａ、６０ くほみ・・・４．４ａ、５３ａ’、６３ｂボール・・・
５．６４ （基板の）パッド・・・６５Ｂ （チップ・キャリアの）パッド・・・６５ｂ出　願　人
　：　アメリカン　テレフォン　アンドテレグラフ　カ
ムパニー ＦＩＧ、−／Ｂ Ｆ／Ｇ、−３ Ｆ／Ｇニー４ Ｆ／　Ｇ、−６ Ｆ／Ｇ、８Ａ

Claims (1)

  1. 【特許請求の範囲】 １、第１の平面状構造体の１つの表面を第２の平面状構
    造体の１つの表面上に位置せしめて側平面状構造体を向
    かい合わせ、平面状構造体の１つ又は両方を上記表面を
    含む面内の１つ又はそれ以上の方向に動かすことによつ
    °て側平面状構造体のアラインメントを行なう方法にお
    いて、 第１の平面状構造体の表面にくほみを形成する工程と、 第２の平面状構造体の表面にくほみを形成する工程と、 アラインメント用のボールを一方の平面状構造体のくほ
    みに配置する工程と、 ボールが他方の平面状構造体のくぼみにはまるまで平面
    状構造体の１つ又は両方を動かす工程 とからなることを特徴とする方法。 ２、ボールが側平面状構造体のくほみにはまった時に側
    平面状構造体が互いに離れているようにボールの直径が
    選ばれていることを特徴とする特許請求の範囲第１項に
    記載の方法。 ３、ボールは変形可能な材料からつくられていること、
    及び平面状構造体の１つ又は両方を動かすと同時に上記
    ボールを変形させる工程をさらに含むこと、を特徴とす
    る特許請求の範囲第２項に記載の方法。 ４、　ボールは加熱によって変形することを特徴とする
    特許請求の範囲第３項に記載の方法。 ５、ボールは溶融することを特徴とする特許請求の範囲
    第４項に記載の方法。 ６、ボールはハンダよりなることを特徴とする特許請求
    の範囲第４項に記載の方法。 ７、　少くとも一方の平面状構造体のくほみは、ボール
    の溶融した物質によってはぬれない材料からつくられて
    いることを特徴とする特許請求の範囲第５項に記載の方
    法。 ８、くぼみはセラミック材料からつくられていることを
    特徴とする特許請求の範囲第７項に記載の方法。 ９、第１の平面状構造体はチップ・キャリアよりなるこ
    と、第２の平面状構造体は基板からなること、チップ・
    キャリアと基板は各々パッドを有すること、及びチップ
    ・キャリアのパッドを基板のパッドに接触させてチップ
    ・キャリアと基板よりなるアセンブリを形成する工程を
    さらに含むこと、を特徴とする特許請求の範囲第１項に
    記載の方法。 １０、チップ・キャリアと基板のパッドはハンダよシな
    ること、及びアセンブリを加熱してチップ・キャリアの
    パッドと基板のパッドとをハンダ結合する工程をさらに
    含むこと、を特徴とする特許請求の範囲第９項に記載の
    方法。 １１、ボールは低融点の材料よシなることを特徴とする
    特許請求の範囲第１Ｏ項（Ｃ記載の方法。 １２、ハンダ結合の際にボールは溶融すること、　を特
    徴とする特許請求の範囲第１１項に記載の方法。 １３、ボールはハンダよりなることを特徴とする特許請
    求の範囲第１２項に記載の方法。 ｉａ、溶融しヘポールの材料は側平面状構造体（Ｄ　＜
    　＃Ｙみの表面に対してぬれることを特徴とする特許請
    求の範囲第５項に記載の方法。
JP59187858A 1983-09-09 1984-09-07 集積回路パツケージのアラインメントの方法 Pending JPS6076189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US530743 1983-09-09
US06/530,743 US4565314A (en) 1983-09-09 1983-09-09 Registration and assembly of integrated circuit packages

Publications (1)

Publication Number Publication Date
JPS6076189A true JPS6076189A (ja) 1985-04-30

Family

ID=24114782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59187858A Pending JPS6076189A (ja) 1983-09-09 1984-09-07 集積回路パツケージのアラインメントの方法

Country Status (2)

Country Link
US (1) US4565314A (ja)
JP (1) JPS6076189A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512563A (ja) * 2000-10-25 2004-04-22 コミツサリア　タ　レネルジー　アトミーク 特に光学部品を備えるプレートなどの支持部材のパッシブアライメント法および装置
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
JP2020113782A (ja) * 2015-05-08 2020-07-27 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスの組立て方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851966A (en) * 1986-11-10 1989-07-25 Motorola, Inc. Method and apparatus of printed circuit board assembly with optimal placement of components
JPS63169793A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 プリント基板へのチツプ部品の取付構造
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
US5127573A (en) * 1991-05-22 1992-07-07 Industrial Technology Research Institute Tape automated bonding apparatus with automatic leveling stage
WO1993007659A1 (en) * 1991-10-09 1993-04-15 Ifax Corporation Direct integrated circuit interconnection system
DE69331876T2 (de) * 1992-01-28 2002-11-28 British Telecomm Ausrichtung von integrierten optischen Komponenten
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
DE4242565C1 (de) * 1992-12-16 1994-03-17 Deutsche Aerospace Verfahren zur Justage von Halbleiterscheiben zueinander
EP0637070B1 (en) * 1993-07-28 1997-09-24 The Whitaker Corporation Perimeter independent precision locating member for a semiconductor chip and method of making said member
EP0647091A1 (en) * 1993-10-05 1995-04-05 AT&T Corp. Passive alignment of components with micromachined tool
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5456018A (en) * 1994-02-28 1995-10-10 The Whitaker Corporation Alignment system for planar electronic devices arranged in parallel fashion
US5574561A (en) * 1994-12-22 1996-11-12 The Whitaker Corporation Kinematic mounting of optical and optoelectronic elements on silicon waferboard
US5657207A (en) * 1995-03-24 1997-08-12 Packard Hughes Interconnect Company Alignment means for integrated circuit chips
US5598967A (en) * 1995-04-04 1997-02-04 Motorola, Inc. Method and structure for attaching a circuit module to a circuit board
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
US6274198B1 (en) * 1997-02-24 2001-08-14 Agere Systems Optoelectronics Guardian Corp. Shadow mask deposition
US6956963B2 (en) * 1998-07-08 2005-10-18 Ismeca Europe Semiconductor Sa Imaging for a machine-vision system
AU4975499A (en) 1998-07-08 2000-02-01 Bryan Maret Identifying and handling device tilt in a three-dimensional machine-vision image
US7353954B1 (en) 1998-07-08 2008-04-08 Charles A. Lemaire Tray flipper and method for parts inspection
US6272018B1 (en) * 1999-02-11 2001-08-07 Original Solutions Inc. Method for the verification of the polarity and presence of components on a printed circuit board
US7215131B1 (en) * 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6788411B1 (en) 1999-07-08 2004-09-07 Ppt Vision, Inc. Method and apparatus for adjusting illumination angle
DE602004015615D1 (de) * 2003-08-01 2008-09-18 Cummins Allison Corp Einrichtung und verfahren zum verarbeiten von banknoten
US20080006641A1 (en) * 2005-02-22 2008-01-10 Pratt & Whitney Canada Corp. Positioning arrangement for components of a pressure vessel and method
US7993969B2 (en) * 2006-08-10 2011-08-09 Infineon Technologies Ag Method for producing a module with components stacked one above another
KR100833209B1 (ko) * 2006-11-28 2008-05-28 삼성전자주식회사 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자
GB2454508B (en) * 2007-11-09 2010-04-28 Microsaic Systems Ltd Electrode structures
JP4880050B2 (ja) * 2009-09-24 2012-02-22 日本電波工業株式会社 圧電振動デバイス及び圧電振動デバイスの製造方法
US9921377B2 (en) * 2014-07-31 2018-03-20 Hewlett Packard Enterprise Department LP Interposer registration elements
JP6311642B2 (ja) * 2015-04-23 2018-04-18 三菱電機株式会社 波長多重光通信モジュールの製造方法
JP2018515941A (ja) * 2015-05-08 2018-06-14 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスおよび半導体パワーデバイスの組立て方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL270517A (ja) * 1960-11-16
NL292051A (ja) * 1962-04-27
US4032058A (en) * 1973-06-29 1977-06-28 Ibm Corporation Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
DE2537146C3 (de) * 1975-08-21 1980-05-14 Hubert Dipl.-Ing. 5820 Gevelsberg Bald Baueinheit aus zwei in eine Relativlage zu positionierenden Bauteilen
GB1553065A (en) * 1978-01-28 1979-09-19 Int Computers Ltd Circuit structures including integrated circuits
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4421266A (en) * 1981-07-29 1983-12-20 Western Electric Company, Inc. Handling bodies containing bonding material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
JP2004512563A (ja) * 2000-10-25 2004-04-22 コミツサリア　タ　レネルジー　アトミーク 特に光学部品を備えるプレートなどの支持部材のパッシブアライメント法および装置
JP2020113782A (ja) * 2015-05-08 2020-07-27 アジャイル・パワー・スイッチ・３・ディー−インテグレイション・エイ・ピー・エス・アイ・３・ディー 半導体パワーデバイスの組立て方法

Also Published As

Publication number Publication date
US4565314A (en) 1986-01-21

Similar Documents

Publication Publication Date Title
JPS6076189A (ja) 集積回路パツケージのアラインメントの方法
US3869787A (en) Method for precisely aligning circuit devices coarsely positioned on a substrate
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
JPH06103703B2 (ja) 半田付け方法
US6686222B2 (en) Stacked semiconductor device manufacturing method
JP2850901B2 (ja) ボール配列治具及びその製造方法
JP3246010B2 (ja) フリップチップ実装用基板の電極構造
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
KR20030001963A (ko) 볼 그리드 어레이 패키지의 실장방법
JP2527562Y2 (ja) 基板接続構造
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JPH02164045A (ja) 半田バンプ部品の実装方法
US5061822A (en) Radial solution to chip carrier pitch deviation
JP2019153643A (ja) 半導体装置
JPH09186162A (ja) 金属バンプの形成方法
JPS59118269A (ja) ピンろう接方法
JP3086125B2 (ja) 半導体チップへのバンプ形成方法および装置
JPH02122556A (ja) 半導体装置の実装方法
JPH09181208A (ja) 混成集積回路装置
JPH03218037A (ja) 半導体素子実装用基板
JP2000049182A (ja) はんだバンプの形成方法
KR100716868B1 (ko) 반도체패키지 및 그 제조 방법
JPH0642372Y2 (ja) 混成集積回路装置
JPH04370995A (ja) Ｐｇａ型電子部品の面実装方法
JPH07131141A (ja) フラックスの転写方法