DE4242565C1 - Verfahren zur Justage von Halbleiterscheiben zueinander - Google Patents

Verfahren zur Justage von Halbleiterscheiben zueinander

Info

Publication number
DE4242565C1
DE4242565C1 DE19924242565 DE4242565A DE4242565C1 DE 4242565 C1 DE4242565 C1 DE 4242565C1 DE 19924242565 DE19924242565 DE 19924242565 DE 4242565 A DE4242565 A DE 4242565A DE 4242565 C1 DE4242565 C1 DE 4242565C1
Authority
DE
Germany
Prior art keywords
semiconductor wafers
ball
another
diameter
indicates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19924242565
Other languages
English (en)
Inventor
Guenther Dr Schuster
Heribert Dipl Ing Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Deutsche Aerospace AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Aerospace AG filed Critical Deutsche Aerospace AG
Priority to DE19924242565 priority Critical patent/DE4242565C1/de
Priority to JP31080693A priority patent/JPH06283663A/ja
Priority to FR9314927A priority patent/FR2699329A1/fr
Priority to GB9325639A priority patent/GB2274201A/en
Application granted granted Critical
Publication of DE4242565C1 publication Critical patent/DE4242565C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Sensors (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Justage von zwei Halb­ leiterscheiben zueinander.
Ein derartiges Verfahren ist beispielsweise aus der japanischen Offenlegungsschrift 3-106012 vom 2.5.1991 bekannt.
Bei der Herstellung von Sensoren, insbesondere bei der Herstellung von mikromechanischen Sensoren, tritt die Problemstellung auf, daß zwei oder mehrere Halbleiterscheiben (Wafer) zunächst zueinander justiert und dann mit geeigneten technischen Verfahren (z. B. Anodic-Bonding, Wafer-Bon­ ding) verbunden werden müssen. Es sind verschiedene Verfahren bekannt, mit denen eine solche Justage möglich ist.
Beim Infrarot-Durchlichtverfahren werden die beiden Halbleiterscheiben mit langwelligem Licht durchstrahlt. Mit Hilfe eines Mikroskopes, einer Infrarotkamera und einer Positioniereinrichtung können geeignete Struk­ turen, die zwischen den Halbleiterscheiben liegen, erkannt und einander zugeordnet justiert werden. Von Nachteil bei diesem Verfahren ist, daß mit langwelligem Infrarotlicht eine nur ungenügende Justiergenauigkeit erzielt werden kann, und daß hochdotierte oder metallisierte Gebiete nicht mit Infrarotlicht durchstrahlt werden können.
Beim Verfahren der doppelseitigen Justage kommen zwei Mikroskope zum Einsatz, wobei das erste Mikroskop auf die Oberseite der ersten Halblei­ terscheibe und das zweite Mikroskop auf die Unterseite der zweiten Halb­ leiterscheibe ausgerichtet ist. In einem ersten Schritt werden die Mi­ kroskope mit Hilfe einer durchsichtigen Maske zueinander ausgerichtet. Danach werden die beiden Halbleiterscheiben in die Apparatur eingebracht und mittels Positioniereinrichtung die obere Scheibe mit ihren Marken zum Fadenkreuz des oberen Mikroskopes ausgerichtet. Entsprechend wird mit der unteren Scheibe verfahren. Von Nachteil bei diesem Verfahren ist insbesondere der hohe apparative Aufwand.
Beide Verfahren haben des weiteren den Nachteil, daß unmittelbar nach der Justage das eigentliche Verbindungsverfahren (das Bonding) erfolgen muß, das bei Temperaturen von einigen 100°C wirksam wird. Die apparati­ ve Kombination von Temperiereinrichtungen und hochpräzisen mechanischen und optischen Einrichtungen ist außerordentlich problematisch und auf­ wendig.
Bei dem aus der japanischen Offenlegungsschrift 3-106012 vom 02.05.1991 bekannten Verfahren zum optischen Ausrichten von Halbleitersubstraten ist vor dem Justiervorgang die Aufbringung von Schichten vorbestimmter Lichtdurchlässigkeit auf den Substraten erforderlich.
Aufgabe der vorliegenden Erfindung ist es, ein gattungsge­ mäßes Verfahren zu schaffen, das es ermöglicht, zwei Halbleiterscheiben mit einer Genauigkeit im Mikrometer-Bereich ohne teure apparative Anlagen automatisch zu justieren. Diese Aufgabe wird bei einem gattungsgemäßen Verfahren durch die Merkmale des Patentanspruchs 1 gelöst.
Das erfindungsgemäße Verfahren soll am Beispiel eines Strömungssensors (Fig. 1) beschrieben werden. Der Strömungssensor besteht aus den Halb­ leiterscheiben 1 und 2, zwischen denen der Strömungskanal 3 und das Sen­ sorelement 4 liegen. Mit Hilfe eines fotolithografischen Verfahrens wer­ den auf jeder zu verbindenden Oberfläche mindestens zwei Öffnungen ge­ schaffen. Danach werden mit chemischen oder physikalischen Verfahren am Ort der Öffnungen Vertiefungen 5 in den Halbleiterscheiben 1 und 2 er­ zeugt (Fig. 2). Die Form der sich ergebenden Vertiefung muß dabei be­ kannt und so gestaltet sein, daß eine Kugel 6 mit wohldefiniertem Durch­ messer genau bis zu ihrer Äquatorlinie in der Vertiefung plaziert werden kann. Wird nun die erste Halbleiterscheibe 1 mit den Vertiefungen nach oben plaziert und die Vertiefungen 5 mit Kugeln 6 beschickt, so kann da­ nach die zweite Halbleiterscheibe 2 mit ebensolchen Vertiefungen 5 auf die erste Scheibe gelegt werden, wobei eine Positionierung nur in grober Weise zu erfolgen braucht. Verursacht durch das Eigengewicht der oberen Scheibe plazieren sich die Vertiefungen über die herausragenden Kugel­ hälften so, daß es zu einer exakten Ausrichtung der Scheiben zueinander kommt. Das Sensorelement liefert über Kontakte 7 elektrische Signale nach außen. Dieses Verfahren hat eine Reihe weiterer Vorteile:
  • - Fotolithografische Prozeßschritte und chemische oder physikalische Ätz­ schritte gehören zu den Standardprozeßschritten bei der Herstellung von Halbleitern, und dementsprechend lassen sich die Vertiefungen in­ nerhalb einer standardisierten Prozeßabfolge einfach herstellen.
  • - Die durch das Eigengewicht bedingte automatische Justierung der Halb­ leiterscheiben erfolgt mit einer Genauigkeit im Mikrometer-Bereich.
  • - Die Halbleiterscheiben sind, mit einem geringen Anpreßdruck beauf­ schlagt, in justiertem Zustand problemlos transportierbar.
  • - Es werden keine teuren apparativen Anlagen, wie Infrarotmikroskop, doppelseitige Justiereinrichtung und Positioniereinrichtung (Manipula­ toren) benötigt.
  • - Die Justage der Scheiben kann unmittelbar und mit nur wenigen Hilfs­ mitteln, an der Bondeinrichtung erfolgen.
Das Verfahren kann nicht nur zur Herstellung von mikromechanischen Sili­ ziumsensoren, sondern überall dort in der Mikroelektronik und Mikrome­ chanik eingesetzt werden, wo hochgenaue Justierungen zu erfolgen haben und mechanische Anschläge an den Außenkanten der Substrate nicht verwen­ det werden können.

Claims (5)

1. Verfahren zur Justage von zwei Halbleiterscheiben zueinander, dadurch gekennzeichnet, daß eine Kugel mit der Hälfte ihres definier­ ten Durchmessers in eine Vertiefung der ersten Halbleiterscheibe ge­ bracht wird und mit der anderen Hälfte ihres Durchmessers mit einer kor­ respondierenden Vertiefung der zweiten Halbleiterscheibe in Verbindung gebracht wird, so daß mit Hilfe der Kugel eine Ausrichtung der beiden Halbleiterscheiben zueinander erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ver­ tiefungen durch anisotrope oder Isotrope, chemische oder physikalische Verfahren erzeugt werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Vertiefungen definierte Abmessungen haben und an sich gegenüberliegenden Orten auf den Halbleiterscheiben angeordnet wer­ den.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Kugel in einem jeweils technisch sinnvollen Ver­ hältnis ihres Durchmessers in die korrespondierenden Vertiefungen der zu justierenden Halbleiterscheiben hineinragt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß sich auf jeder der zu justierenden Halbleiterscheiben mehrere Vertiefungen befinden und jeweils zwei korrespondierenden Ver­ tiefungen eine Kugel zugeordnet wird.
DE19924242565 1992-12-16 1992-12-16 Verfahren zur Justage von Halbleiterscheiben zueinander Expired - Fee Related DE4242565C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19924242565 DE4242565C1 (de) 1992-12-16 1992-12-16 Verfahren zur Justage von Halbleiterscheiben zueinander
JP31080693A JPH06283663A (ja) 1992-12-16 1993-12-10 半導体チップどうしを整合するための方法
FR9314927A FR2699329A1 (fr) 1992-12-16 1993-12-13 Procédé de positionnement l'une par rapport à l'autre de plaquettes de semi-conducteurs.
GB9325639A GB2274201A (en) 1992-12-16 1993-12-15 A Method of alignment of semi-conductor plates relative to one another

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924242565 DE4242565C1 (de) 1992-12-16 1992-12-16 Verfahren zur Justage von Halbleiterscheiben zueinander

Publications (1)

Publication Number Publication Date
DE4242565C1 true DE4242565C1 (de) 1994-03-17

Family

ID=6475503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924242565 Expired - Fee Related DE4242565C1 (de) 1992-12-16 1992-12-16 Verfahren zur Justage von Halbleiterscheiben zueinander

Country Status (4)

Country Link
JP (1) JPH06283663A (de)
DE (1) DE4242565C1 (de)
FR (1) FR2699329A1 (de)
GB (1) GB2274201A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT406100B (de) * 1996-08-08 2000-02-25 Thallner Erich Kontaktbelichtungsverfahren zur herstellung von halbleiterbausteinen
DE10133566A1 (de) * 2001-07-13 2003-01-30 Ulrich Krackhardt Vorrichtung und Verfahren zur selbstjustierenden Justage von Bauteilen mit Genauigkeiten im 1/1000 mm-Bereich

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433343C2 (de) * 1994-09-19 1998-01-22 Suess Kg Karl Verfahren und Vorrichtung zum Ausrichten und Verbinden von mehreren, zueinander ausgerichteten, übereinander angeordneten Scheiben
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
WO2007024774A2 (en) * 2005-08-22 2007-03-01 Vora Madhukar B Apparatus and methods for high-density chip connectivity
US8742576B2 (en) * 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565314A (en) * 1983-09-09 1986-01-21 At&T Bell Laboratories Registration and assembly of integrated circuit packages
US4534047A (en) * 1984-01-06 1985-08-06 The Perkin-Elmer Corporation Mask ring assembly for X-ray lithography
EP0312217A1 (de) * 1987-09-30 1989-04-19 AT&T Corp. Zusammenbau von integrierten Schaltungschips
US5132772A (en) * 1991-05-31 1992-07-21 Motorola, Inc. Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 3-106012 A. In: Patents Abstr. of Japan, Sect. E, Vol. 15, 1991, Nr. 295, E-1094 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT406100B (de) * 1996-08-08 2000-02-25 Thallner Erich Kontaktbelichtungsverfahren zur herstellung von halbleiterbausteinen
DE10133566A1 (de) * 2001-07-13 2003-01-30 Ulrich Krackhardt Vorrichtung und Verfahren zur selbstjustierenden Justage von Bauteilen mit Genauigkeiten im 1/1000 mm-Bereich

Also Published As

Publication number Publication date
GB2274201A (en) 1994-07-13
GB9325639D0 (en) 1994-02-16
JPH06283663A (ja) 1994-10-07
FR2699329A1 (fr) 1994-06-17

Similar Documents

Publication Publication Date Title
AT500075B1 (de) Vorrichtung und verfahren zum verbinden von wafern
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE102011102861A1 (de) Verwendung von Vorrichtungszusammenbau zur Verallgemeinerung von dreidimensionalen Metallverbindungstechnologien
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE4008624A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
DE4242565C1 (de) Verfahren zur Justage von Halbleiterscheiben zueinander
DE69736488T2 (de) Elektrische verbinder mit hoher dichte
DE102013202484B4 (de) SOI-Wafer und Verfahren zu seiner Herstellung
DE4418163B4 (de) Verfahren zur Herstellung von mikromechanischen Strukturen
US4959749A (en) Layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets
DE1766879B1 (de) Elektronischer baustein
US4980002A (en) Method of fabricating a layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets
DE2848684C3 (de) Vakuum Werkstückhalter
DE19616014B4 (de) Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
EP1122783A2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Silizium-Trägersubstrat
DE4329793C1 (de) Verfahren zur Justage der bei der Herstellung von mikromechanischen Sensoren verwendeten Halbleiterscheiben
DE4211247C2 (de) Mit Membran-Drucksensorelementen ausgestatteter Halbleiter-Wafer und Verfahren zum Herstellen desselben
DE102004013707B9 (de) Vorrichtung zum Testen von Substraten
DE1289187B (de) Verfahren zum Herstellen einer mikroelektronischen Schaltungsanordnung
DE112021005934B4 (de) Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
WO2003025679A2 (de) Belichtungsmaskeneinrichtung und verfahren zur ausrichtung einer vielzahl von substraten auf eine belichtungsmaske
DE4433343C2 (de) Verfahren und Vorrichtung zum Ausrichten und Verbinden von mehreren, zueinander ausgerichteten, übereinander angeordneten Scheiben

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

8339 Ceased/non-payment of the annual fee