DE112021005934B4 - Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke - Google Patents

Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke Download PDF

Info

Publication number
DE112021005934B4
DE112021005934B4 DE112021005934.3T DE112021005934T DE112021005934B4 DE 112021005934 B4 DE112021005934 B4 DE 112021005934B4 DE 112021005934 T DE112021005934 T DE 112021005934T DE 112021005934 B4 DE112021005934 B4 DE 112021005934B4
Authority
DE
Germany
Prior art keywords
pillar
layer
columns
column
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112021005934.3T
Other languages
English (en)
Other versions
DE112021005934T5 (de
Inventor
Joshua Rubin
Yang Liu
Steven Lorenz Wright
Paul Andry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112021005934T5 publication Critical patent/DE112021005934T5/de
Application granted granted Critical
Publication of DE112021005934B4 publication Critical patent/DE112021005934B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Of Non-Positive Displacement Pumps (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zum Bilden einer Säulenstruktur (450; 550), wobei das Verfahren umfasst:Bilden einer Mehrzahl von Säulen (152), wobei jede Säule gebildet wird durchBilden einer Deckmaterialschicht (106) in einer Grube (105), die in einen Schablonen-Wafer (100) geätzt ist,Bilden eines leitfähigen Stopfens (108) auf der Deckmaterialschicht,Bilden einer Basisschicht (110) auf dem leitfähigen Stopfen, undBilden einer Befestigungsmaterialschicht (114) auf der Basisschicht; undvertikales Verbinden der Säulen miteinander zum Bilden der Säulenstruktur.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft die Gebiete der Elektrik, der Elektronik und der Halbleitereinheiten. Insbesondere betrifft die vorliegende Erfindung übertragbare Säulenstrukturen und Verfahren zum Bilden von Säulenstrukturen für ein Fanout-Package oder eine Interconnect-Brücke für einen Gegenstand wie z.B. einen Halbleiter-Chip mit integrierten Schaltungen (IC-Halbleiter-Chip).
  • Typische Halbleiter-Chips mit integrierten Schaltungen (IC-Halbleiter-Chips) weisen Schichten auf, die so gestapelt sind, dass sich Schichtmerkmale übereinander lagern, um individuelle Einheiten zu bilden und Einheiten miteinander zu verbinden. ICs werden durch Bilden eines Arrays von Chips auf einem dünnen Halbleiter-Wafer massengefertigt. Jede Array-Position ist als ein Die bekannt, und jeder Die kann eine mehrschichtige Struktur beherbergen, z.B. einen IC-Chip oder eine Struktur zum Testen oder Ausrichten.
  • Mit der Entwicklung der Transistortechnologien sind Chipmerkmale und Einheiten immer kleiner geworden und weisen minimale Abmessungen auf, die typischerweise deutlich unter einem Mikrometer (1 µm) oder 1 Mikron liegen. Kleinere Chipmerkmale und Einheiten ermöglichen IC-Herstellern, mehr Funktion in dieselbe Chipfläche zu integrieren. Eine typische IC kann Milliarden von Transistoren umfassen, die miteinander zu Schaltungen verdrahtet sind, wodurch sie die Chipfunktion bereitstellen. IC-Schaltungen können auch Mikromaschinenstrukturen umfassen, wie z.B. Mikrosensoren oder andere Strukturen mikroelektromechanischer Systeme (MEMS-Strukturen). Eine typische MEMS-Struktur, z.B. eine Auskragungs- und Membran-Formation, ist durch Stapeln mehrerer Schichten von Durchkontaktierungen zwischen Ebenen unterhalb einer Oberflächen-Verdrahtungsstruktur und Hinterschneiden der Oberflächenverdrahtung ohne Beschädigen umgebender Merkmale gebildet worden.
  • Die Oberflächenschicht jedes fertiggestellten Chips oder Dies ist typischerweise mit sondierungsfähigen außerhalb des Chips angeordneten Kontaktflecken zum Verbinden mit einer Chipstromversorgung und Eingabe/Ausgabe-Signalen (E/A-Signalen) bestückt. Auf jeden Die mehr Funktion zu packen, bedeutet typischerweise Bereitstellen von immer mehr E/A-Signalen für jeden Die auf einer Seite (oben) oder für eine dreidimensionale Chipstruktur (3D-Chipstruktur) auf beiden Seiten (oben und unten). Jeder Die weist mindestens einen Oberflächen-Kontaktfleck für jedes E/A-Signal und eine Anzahl von Stromversorgungs-Verbindungs-Kontaktflecken (Versorgungsspannung und Masse) auf. Das Bereitstellen dieser E/A-Signale und der Stromversorgung, während die Dies kleiner werden, führt zu strengeren E/A-Verbindungsanforderungen außerhalb des Chips, d.h. immer dichteren E/A-Kontaktfleck-Arrays. Auf einem typischen IC-Wafer des Standes der Technik kann zum Beispiel die Oberflächenschicht jedes Dies mit mehreren Tausend Verbindungs-Kontaktflecken bestückt sein. Dies zu erreichen, macht Kontaktflecken mit einem ultrafeinem sehr engen Mittenabstand von weniger als 50 Mikrometern (< 50 µm) erforderlich.
  • Für eine heterogene Integration mehrerer Chips in einem Package ist es oft erwünscht, eine Silicium-Brückenstruktur über dem Laminat einzubauen, um eine Verdrahtung mit feinem Mittenabstand bereitzustellen, welche zwei oder mehr aktive Dies verbindet. Diese Struktur kann elektrische Verbindungen zwei verschiedener Höhen und möglicherweise verschiedener lateraler Größen erforderlich machen. Einige Verbindungen können Strukturen mit hohem Seitenverhältnis (d.h. einem hohen Verhältnis der Höhe zum Mittenabstand) erforderlich machen. Außerdem können zwischen zwei verschiedenen Mittenabständen Face-to-Face-Verbindungen benötigt werden.
  • Die Druckschrift US 2015 / 0 241 476 A1 betrifft ein Verfahren zur Herstellung von Oberflächenvorsprüngen auf einem Gegenstand und den Gegenstand mit den angebrachten Vorsprüngen. Bei dem Gegenstand kann es sich um einen Chip für eine integrierte Schaltung (IC), eine Testsonde für den IC-Chip oder ein beliebiges geeignetes Substrat oder eine Nanostruktur handeln. Die Oberflächenvorsprünge werden auf eine Schablone oder einen Formwafer galvanisiert, auf den Gegenstand übertragen und leicht von der Schablonenscheibe getrennt. Bei den angebrachten Vorsprüngen kann es sich z. B. um Mikroerhebungen oder Mikrosäulen auf einem IC-Chip oder Substrat, um eine Testsonde auf einem Sondenkopf oder um eine oder mehrere freitragende Membranen in einer Mikromaschine oder einem Mikrosensor oder anderen mikroelektromechanischen Systemen (MEMS) handeln, die ohne Unterschneidung der MEMS-Struktur gebildet werden.
  • Die Druckschrift DE 103 20 337 A1 betrifft einen Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung. Der Halbleiterwafer weist dabei in Zeilen und Spalten angeordnete Halbleiterchippositionen mit Kontaktflächen auf, auf denen die Kontaktsäulen angeordnet sind. Die Kontaktsäulen selbst weisen mindestens zwei Abschnitte aus unterschiedlichem Material auf. Der auf der Kontaktfläche angeordnete Abschnitt weist einen Podest mit höherschmelzendem ersten Lotmaterial auf, während der obere Abschnitt ein niedrigerschmelzendes zweites Lotmaterial aufweist.
  • KURZDARSTELLUNG
  • Ausführungsformen der vorliegenden Erfindung betreffen eine Säulenstruktur. Die Säulenstruktur umfasst eine Mehrzahl von Säulen. Jede der Säulen umfasst eine Deckmaterialschicht, die in einer Grube ausgebildet wurde, die in einen Schablonen-Wafer geätzt ist, einen leitfähigen Stopfen, der auf der Deckmaterialschicht ausgebildet ist, eine Basisschicht, die auf dem leitfähigen Stopfen ausgebildet ist, und eine Befestigungsmaterialschicht, die auf der Basisschicht ausgebildet ist. Die Säulen sind vertikal miteinander verbunden, um die Säulenstruktur zu bilden.
  • Andere Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Bilden einer Säulenstruktur. Das Verfahren umfasst: Bilden einer Mehrzahl von Säulen, wobei jede Säule durch Bilden einer Deckmaterialschicht in einer Grube, die in einen Schablonen-Wafer geätzt ist, Bilden eines leitfähigen Stopfens auf der Deckmaterialschicht, Bilden einer Basisschicht auf dem leitfähigen Stopfen und Bilden einer Befestigungsmaterialschicht auf der Basisschicht gebildet wird; und Verbinden der Säulen vertikal miteinander, um die Säulenstruktur zu bilden.
  • Andere Ausführungsformen betreffen eine Brückenstruktur. Die Brückenstruktur umfasst ein Substrat; eine Brücke, die auf dem Substrat ausgebildet ist; eine Mehrzahl von Säulenstapeln, die auf dem Substrat ausgebildet sind, wobei jeder Säulenstapel eine Mehrzahl von Säulen umfasst, die aufeinander ausgebildet sind, wobei jede Säule eine Deckmaterialschicht, einen leitfähigen Stopfen, der auf der Deckmaterialschicht ausgebildet ist, eine Basisschicht, die auf dem leitfähigen Stopfen ausgebildet ist, und eine Befestigungsmaterialschicht umfasst, die auf der Basisschicht ausgebildet ist; und eine Mehrzahl von Chips, die oben auf den Säulenstapeln ausgebildet sind.
  • Die obige Kurzdarstellung soll nicht jede veranschaulichte Ausführungsform oder jede Realisierung der vorliegenden Erfindung beschreiben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die in der vorliegenden Anmeldung enthaltenen Zeichnungen werden in die Patentschrift einbezogen und bilden einen Teil davon. Sie veranschaulichen Ausführungsformen der vorliegenden Erfindung und erläutern zusammen mit der Beschreibung die Prinzipien der Erfindung. Die Zeichnungen veranschaulichen lediglich bestimmte Ausführungsformen und beschränken die Erfindung nicht.
    • 1A ist eine Querschnittsansicht eines Beispiels für einen Schablonen-Wafer, der an Vorsprungstellen ausgespart ist, in einer Zwischenstufe des Herstellungsverfahrens gemäß Ausführungsformen.
    • 1B ist eine Querschnittsansicht eines Beispiels für ein Bilden einer Übertragung in dem Schablonen-Wafer der 1A in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen.
    • 1C ist eine Querschnittsansicht eines Beispiels für ein Bilden einer übertragbaren Säule in dem Schablonen-Wafer der 1B in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen.
    • 1D ist eine Querschnittsansicht eines Beispiels für ein Bilden einer Spitze der übertragbaren Säule in dem Schablonen-Wafer der 1C in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen.
    • 1E ist eine Querschnittsansicht eines Beispiels für das Bilden der Spitze der übertragbaren Säule in dem Schablonen-Wafer der 1D in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen.
    • 1F ist eine Querschnittsansicht eines Beispiels für die übertragbare Säule, nachdem sie an dem Gegenstand befestigt worden ist und nachdem die übertragbare Säule von dem Schablonen-Wafer gelöst worden ist, gemäß Ausführungsformen.
    • 1G ist eine Querschnittsansicht eines Beispiels für die übertragbare Säule der 1F, nachdem sie von dem Schablonen-Wafer gelöst worden ist und nachdem die Spitze der übertragbaren Säule in eine Lötkugel gestochen worden ist, gemäß Ausführungsformen.
    • 1H ist eine Querschnittsansicht eines Beispiels für die übertragbare Säule der 1F, nachdem sie von dem Schablonen-Wafer gelöst worden ist und nachdem die Spitze der übertragbaren Säule einem Prägeverfahren unterzogen worden ist, um eine abgeflachte Spitzenform oder eine hakenförmige Spitzenform zu bilden, gemäß Ausführungsformen.
    • 2A ist eine Querschnittsansicht eines Beispiels für die erste fertiggestellte Struktur der 1G, nachdem die Spitze der übertragbaren Säule in die Lötkugel eingeführt ist und bevor der Gegenstand entfernt wird, gemäß Ausführungsformen.
    • 2B ist eine Querschnittsansicht der in 2A dargestellten ersten fertiggestellten Struktur, nachdem der Gegenstand entfernt worden ist, gemäß Ausführungsformen.
    • 2C ist eine Querschnittsansicht der in 2B dargestellten ersten fertiggestellten Struktur, bevor sie auf ein übertragenes Substrat übertragen wird, gemäß Ausführungsformen.
    • 2D ist eine Querschnittsansicht einer Säulenstruktur, welche die in 2C dargestellte erste fertiggestellte Struktur umfasst, nachdem sie auf ein übertragenes Substrat übertragen worden ist, gemäß Ausführungsformen.
    • 2E ist eine Querschnittsansicht der in 2D dargestellten Säulenstruktur, welche eine zweite fertiggestellte Struktur umfasst, bevor sie auf das übertragene Substrat übertragen wird, gemäß Ausführungsformen.
    • 2F ist eine Querschnittsansicht der in 2E dargestellten Säulenstruktur, welche die zweite fertiggestellte Struktur umfasst, nachdem sie auf das übertragene Substrat übertragen worden ist, gemäß Ausführungsformen.
    • 2G ist eine Querschnittsansicht der in 2F dargestellten Säulenstruktur, welche eine dritte fertiggestellte Struktur umfasst, nachdem sie auf das übertragene Substrat übertragen worden ist, gemäß Ausführungsformen.
    • 3 ist eine Querschnittsansicht eines Beispiels für die in 2G dargestellte Säulenstruktur, die an einer anderen Substratschichtkonfiguration befestigt ist, gemäß Ausführungsformen.
    • 4A ist eine Querschnittsansicht eines Beispiels für eine Säulenstruktur, welche eine dicke abschließende Lötmittelschicht aufweist, vor dem Aufschmelzen des Lötmittels gemäß Ausführungsformen.
    • 4B ist eine Querschnittsansicht eines Beispiels für eine Säulenstruktur, welche eine dicke abschließende Lötmittelschicht aufweist, nach dem Aufschmelzen des Lötmittels gemäß Ausführungsformen.
    • 5A ist eine Querschnittsansicht eines Beispiels für einen vorgeformten Säulenchip, welcher eine Mehrzahl von verschiedenen Säulenstrukturen aufweist, gemäß Ausführungsformen.
    • 5B ist eine Querschnittsansicht des Beispiels für den in 5A dargestellten vorgeformten Säulenchip, nachdem die Säulenstrukturen auf das temporäre Handling-Substrat übertragen worden sind, gemäß Ausführungsformen.
    • 5C ist eine Querschnittsansicht des Beispiels für den in 5B dargestellten vorgeformten Chip, nachdem die Säulenstrukturen auf das temporäre Handling-Substrat übertragen worden sind und nachdem die Freigabeschicht und das temporäre Handling-Substrat entfernt worden sind, gemäß Ausführungsformen.
    • 6A ist eine Querschnittsansicht eines Beispiels für eine Übertragungs-Säulenstruktur für eine Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder eine Brückenstruktur, welche die in 5C dargestellten vorgeformten Säulenchips umfasst, gemäß Ausführungsformen.
    • 6B ist eine Querschnittsansicht der Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6A, welche die vorgeformten Säulenchips umfasst, nachdem die Brücke an dem Laminatsubstrat befestigt worden ist, gemäß Ausführungsformen.
    • 6C ist eine Querschnittsansicht der Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6B, welche die vorgeformten Säulenchips umfasst, wobei die vorgeformten Säulenchips in die Nähe der Fläche des Laminatsubstrats gebracht werden, gemäß Ausführungsformen.
    • 6D ist eine Querschnittsansicht der Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6C, welche die vorgeformten Säulenchips umfasst, nachdem die vorgeformten Säulenchips an dem Laminatsubstrat befestigt worden sind, gemäß Ausführungsformen.
    • 6E ist eine Querschnittsansicht der Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6D, welche die vorgeformten Säulenchips umfasst, nach einem Planarisierungsverfahren und nach dem Hinzufügen von Chips gemäß Ausführungsformen.
    • 7A ist eine Querschnittsansicht eines Beispiels für eine Übertragungs-Säulenstruktur für eine Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder eine Brückenstruktur, welche Säulenstrukturen umfasst, die nach dem Einfügen geformt werden, gemäß Ausführungsformen.
    • 7B ist eine Querschnittsansicht der Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder einer Brückenstruktur der 7A, welche eine Formungsschicht umfasst, die in den Zwischenräumen zwischen den vertikalen Säulenstrukturen ausgebildet ist.
    • 7C ist eine Querschnittsansicht der Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder einer Brückenstruktur der 7B, wobei die Säulenstrukturen durch ein CMP-Verfahren planarisiert sind.
    • 7D ist eine Querschnittsansicht eines Beispiels für die Übertragungs-Säulenstruktur der 7C nach dem Entfernen des Laminatsubstrats gemäß Ausführungsformen.
    • 8A ist eine Querschnittsansicht eines Beispiels für eine Übertragungs-Säulenstruktur für eine Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder eine Brückenstruktur, welche Säulenstrukturen umfasst, die in eine vorgeformte B-Stage-Hinterfüllung/thermoplastische Formmischung eingefügt werden, gemäß Ausführungsformen.
    • 8B ist eine Querschnittsansicht der Säulenstrukturen der Einheit der 8A, die in eine Formmischungsschicht eingefügt sind, gemäß Ausführungsformen.
    • 8C ist eine Querschnittsansicht der Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder einer Brückenstruktur der 8B, wobei die Säulenstrukturen durch ein CMP-Verfahren planarisiert sind.
  • Es sei angemerkt, dass Elemente in den Figuren zur Vereinfachung und zugunsten einer klaren Darstellung veranschaulicht sind. Wohlbekannte Elemente, welche in einer kommerziell realisierbaren Ausführungsform nützlich oder notwendig sein können, sind möglicherweise zur Vereinfachung, und um das Verständnis der veranschaulichten Ausführungsformen zu fördern, nicht dargestellt.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung beschreibt Säulenstrukturen, welche in Verbindung mit einer Fanout-Struktur oder Interconnect-Brücke verwendbar sind. Insbesondere beschreibt die vorliegende Offenbarung eine Säulenstruktur, welche eine Mehrzahl von Säulen umfasst. Jede der Säulen umfasst eine Deckmaterialschicht, welche in einer Grube ausgebildet ist, die in einen Schablonen-Wafer geätzt ist, einen leitfähigen Stopfen, welcher auf der Deckmaterialschicht ausgebildet ist, eine Basisschicht, welche auf dem leitfähigen Stopfen ausgebildet ist, und eine Befestigungsmaterialschicht, welche auf der Basisschicht ausgebildet ist. Die Säulen sind vertikal miteinander verbunden, um die Säulenstruktur zu bilden. Die Säulen können aufeinandergestapelt sein, um eine gewünschte Gesamthöhe der Säulenstruktur zu bilden, und die Säulenstrukturen können in der Fanout-Struktur oder der Interconnect-Brücke verwendet werden.
  • Hierin werden verschiedene Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben. Es können alternative Ausführungsformen entwickelt werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es sei angemerkt, dass in der folgenden Beschreibung und in den Zeichnungen verschiedene Verbindungen und Positionsbeziehungen (z.B. über, unter, in Nachbarschaft zu usw.) zwischen Elementen ausgeführt werden. Diese Verbindungen und/oder Positionsbeziehungen können, sofern nicht anders angegeben, direkte oder indirekte sein und die vorliegende Offenbarung soll diesbezüglich nicht beschränkend sein. Entsprechend kann sich eine Verbindung von Einheiten entweder auf eine direkte oder auf eine indirekte Verbindung beziehen und eine Positionsbeziehung zwischen Einheiten kann eine direkte oder eine indirekte Positionsbeziehung sein. Als ein Beispiel für eine indirekte Positionsbeziehung umfassen Bezugnahmen in der vorliegenden Beschreibung auf ein Bilden einer Schicht „A“ über einer Schicht „B“ Situationen, in welchen sich zwischen der Schicht „A“ und der Schicht „B“ eine oder mehrere Zwischenschichten (z.B. eine Schicht „C“) befinden, solange nicht durch die Zwischenschicht(en) die relevanten Eigenschaften und Funktionalitäten der Schicht „A“ und der Schicht „B“ wesentlich verändert werden.
  • Für die Interpretation der Ansprüche und der Patentschrift sind die folgenden Definitionen und Abkürzungen zu verwenden. Wie hierin verwendet, sollen die Begriffe „weist auf“, aufweisend", „umfasst“, „umfassend“, „enthält“ oder „enthaltend“ oder beliebige andere Variationen davon ein nicht-ausschließendes Umfassen abdecken. Beispielsweise ist eine Zusammensetzung, eine Mischung, ein Prozess, ein Verfahren, ein Gegenstand oder eine Vorrichtung, welche/welcher/welches eine Liste von Elementen umfasst, nicht notwendigerweise nur auf diese Elemente beschränkt, sondern kann andere Elemente umfassen, die nicht ausdrücklich aufgelistet sind oder einer/einem solchen Zusammensetzung, Mischung, Prozess, Verfahren, Gegenstand oder Vorrichtung eigen sind.
  • Zu Zwecken der Beschreibung sollen sich hierin im Folgenden die Begriffe „obere“, „untere“, „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“ und Ableitungen davon auf die beschriebenen Strukturen und Verfahren beziehen, wie in den Zeichnungsfiguren orientiert. Die Begriffe „überlagernd“, „oben auf“, „auf“, „positioniert auf“ oder „positioniert oben auf“ bedeuten, dass ein erstes Element, z.B. eine erste Struktur, auf einem zweiten Element, z.B. einer zweiten Struktur, vorhanden ist, wobei zwischen dem ersten Element und dem zweiten Element dazwischen angeordnete Elemente vorhanden sein können, z.B. eine Grenzflächenstruktur. Der Begriff „direkter Kontakt“ bedeutet, dass ein erstes Element, z.B. eine erste Struktur, und ein zweites Element, z.B. eine zweite Struktur, ohne leitende, isolierende oder Halbleiter-Zwischenschichten an der Grenzfläche der zwei Elemente verbunden sind. Es sei angemerkt, dass der Begriff „selektiv zu“, wie zum Beispiel „ein erstes Element selektiv zu einem zweiten Element“ bedeutet, dass ein erstes Element geätzt werden kann und das zweite Element als ein Ätzstopp fungieren kann.
  • Zugunsten einer kurzen Darstellung können herkömmliche Techniken, die auf die Herstellung von Halbleitereinheiten und integrierten Schaltungen (IC) bezogen sind, hierin detailliert beschrieben sein oder nicht. Außerdem können die hierin beschriebenen verschiedenen Aufgaben und Verfahrensschritte in eine umfassendere Prozedur oder einen umfassenderen Prozess einbezogen sein, welche(r) weitere Schritte oder Funktionalitäten aufweist, die hierin nicht detailliert beschrieben werden. Insbesondere sind verschiedene Schritte bei der Herstellung von Halbleitereinheiten und ICs auf Halbleiterbasis wohlbekannt und daher werden im Interesse einer kurzen Darstellung viele herkömmliche Schritte hierin nur kurz erwähnt oder vollständig weggelassen, ohne die wohlbekannten Verfahrensdetails bereitzustellen.
  • Im Allgemeinen fallen die verschiedenen Verfahren, die angewendet werden, um einen Mikrochip zu bilden, der zu einer IC verkapselt wird, unter vier allgemeine Kategorien, nämlich Dünnschichtabscheidung, Entfernung/Ätzen, Halbleiterdotierung und Strukturierung/Lithographie.
  • Abscheidung ist ein beliebiges Verfahren, mit welchem ein Material auf dem Wafer anwächst, auf diesen geschichtet oder auf andere Weise übertragen wird. Verfügbare Technologien umfassen neben anderen physikalische Abscheidung aus der Gasphase (Physical Vapor Deposition, PVD), chemische Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD), elektrochemische Abscheidung (Electrochemical Deposition, ECD) Molekularstrahlepitaxie (Molecular Beam Epitaxy, MBE) und neuerdings Atomschichtabscheidung (ALD). Eine weitere Abscheidungstechnologie ist plasmaunterstützte chemische Abscheidung aus der Gasphase (Plasma Enhanced CVD, PECVD), welches ein Verfahren ist, wobei die Energie innerhalb des Plasmas genutzt wird, um Reaktionen an der Wafer-Oberfläche auszulösen, die ansonsten in Verbindung mit einer herkömmlichen CVD höhere Temperaturen erfordern würden. Die elektrischen und mechanischen Eigenschaften der Dünnschicht können auch durch energiereichen lonenbeschuss während der PECVD-Abscheidung verbessert werden.
  • Entfernung/Ätzen ist ein beliebiges Verfahren, mit welchem Material von dem Wafer entfernt wird. Beispiele umfassen Ätzverfahren (entweder nass oder trocken), chemisch-mechanisches Planarisieren (CMP) und Ähnliches. Ein Beispiel für ein Entfernungsverfahren ist lonenstrahlätzen (Ion Beam Etching, IBE). Im Allgemeinen bezieht sich IBE (oder Fräsen) auf ein trockenes Plasmaätzverfahren, wobei eine entfernt angeordnete Ionen-/Plasmaquelle mit breitem Strahl verwendet wird, um Substratmaterial physikalisch mittels eines Inertgases und/oder mittels eines chemisch reaktiven Gases zu entfernen. Wie andere trockene Plasmaätztechniken weist IBE Vorteile wie Ätzgeschwindigkeit, Anisotropie, Selektivität, Gleichmäßigkeit, Seitenverhältnis und Beschränkung der Substratbeschädigung auf ein Mindestmaß auf. Ein anderes Beispiel für ein trockenes Entfernungsverfahren ist reaktives lonenätzen (Reactive Ion Etching, RIE). Im Allgemeinen wird beim RIE chemisch reaktives Plasma verwendet, um Material zu entfernen, das auf Wafern abgeschieden ist. Beim RIE wird das Plasma unter niedrigem Druck (Vakuum) durch ein elektromagnetisches Feld erzeugt. Energiereiche Ionen aus dem RIE-Plasma greifen die Wafer-Oberfläche an und reagieren mit ihr, um Material zu entfernen.
  • Halbleiterdotierung ist die Modifikation elektrischer Eigenschaften durch Dotieren, beispielsweise von Transistor-Sources und -Drains, im Allgemeinen durch Diffusion und/oder durch Ionenimplantation. Diesen Dotierungsverfahren folgt ein Ofen-Tempern oder ein Kurzzeit-Tempern (Rapid Thermal Anneal, „RTA“). Tempern dient dazu, die implantierten Dotierstoffe zu aktivieren. Dünnschichten sowohl von Leitern (z.B. Polysilicium, Aluminium, Kupfer usw.) als auch von Isolatoren (z.B. verschiedenen Formen von Siliciumdioxid, Siliciumnitrid usw.) werden verwendet, um Transistoren und deren Komponenten zu verbinden und zu isolieren. Ein selektives Dotieren verschiedener Zonen des Halbleitersubstrats ermöglicht, dass die Leitfähigkeit des Substrats mit dem Anlegen von Spannung verändert wird. Durch Erzeugen von Strukturen dieser verschiedenen Komponenten können Millionen von Transistoren gebildet und miteinander verdrahtet werden, um das komplexe Schaltungssystem einer modernen mikroelektronischen Einheit zu bilden.
  • Halbleiter-Lithographie ist das Bilden dreidimensionaler Reliefbilder oder Strukturen auf dem Halbleitersubstrat zum anschließenden Übertragen der Struktur auf das Substrat. Bei der Halbleiter-Lithographie werden die Strukturen durch ein lichtempfindliches Polymer gebildet, das als ein Photoresist bezeichnet wird. Um die komplexen Strukturen, aus denen ein Transistor aufgebaut ist, und die vielen Drähte zu bilden, welche die Millionen von Transistoren einer Schaltung verbinden, werden Lithographie- und Ätzstruktur-Übertragungsschritte mehrfach wiederholt. Jede Struktur, die auf den Wafer gedruckt wird, wird an den zuvor gebildeten Strukturen ausgerichtet und nach und nach werden die Leiter, die Isolatoren und die selektiv dotierten Zonen aufgebaut, um die fertige Einheit zu bilden.
  • Nun übergehend zu einem Überblick über Technologien, die für Aspekte der vorliegenden Erfindung spezieller relevant sind, gibt es zwei Verfahren zum Erzeugen hoher Verbindungen (d.h. Verbindungen mit hohem Seitenverhältnis), wobei jedes der Verfahren bestimmte Nachteile aufweist. Eines dieser Verfahren ist es, Cu-Kugeln, die durch ein Sieb getropft und gelötet werden, mit einem Höhe-zu-Breite-Verhältnis = 1 für eine Kugel zu verwenden. Ein anderes dieser Verfahren ist es, plattierte Cu-Säulen zu verwenden, die typischerweise auf den Die plattiert werden. Bei diesem zweiten Verfahren beträgt ein Höhe-zu-Breite-Seitenverhältnis der Säulen höchstens 2:1 bis 3:1. Bei diesem zweiten Verfahren besteht eine grundlegende Beschränkung der Plattierung durch eine strukturierte nasse oder trockene Dünnschichtmaske.
  • Die vorliegenden Ausführungsformen sorgen für die Übertragung einer plattierten Säulenstruktur von einem anderen Substrat auf den Die über ein Trennverfahren. Bei der ausgewählten Flächenübertragung werden Säulen nur in den erforderlichen Zonen angeordnet. Außerdem sind in bestimmten Ausführungsformen die erforderlichen Zonen für eine selektive Übertragung jene, die ein Einfangfeld enthalten. Mit anderen Worten, die Säulen werden nur übertragen, wenn es ein entsprechendes Einfangfeld gibt. Es können auch mehrere Übertragungen vorgenommen werden, wobei ein Flip-Chip-Bond-Verfahren angewendet wird, um eine Struktur mit hohem Seitenverhältnis mit durch Lithographie gesteuerter präziser Höhe zu erzeugen. Die Höhe kann durch Verwendung eines Flip-Chip-Bonders im Positionsmodus gesteuert werden. Außerdem kann die Höhe dadurch gesteuert werden, dass mehrere Spitzen als ein „Stopp“ fungieren, mit durchsetzten Lötmittelschichten.
  • Für eine heterogene Integration mehrerer Chips in einem Package ist es oft erwünscht, über dem Laminat eine Silicium-Brückenstruktur einzubeziehen, um eine Verdrahtung mit feinem Mittenabstand bereitzustellen, welche zwei oder mehr aktive Dies verbindet. Diese Struktur kann elektrische Verbindungen mit zwei verschiedenen Höhen und möglicherweise verschiedenen lateralen Größen erfordern. Einige Verbindungen können Strukturen mit hohem Seitenverhältnis erfordern, d.h. mit einem hohen Verhältnis der Höhe zum Mittenabstand. Zwischen zwei verschiedenen Mittenabständen können Face-to-Face-Verbindungen erforderlich sein. Mit diesen Herausforderungen beim Konstruieren eines Package mit einer Interconnect-Brücke, welche die Berücksichtigung verschiedener Mittenabstände und Höhen für jeden Chip erfordern kann, werden bei den Ausführungsformen der vorliegenden Erfindung übertragbare Säulenstrukturen verwendet, um eine genaue Einstellung von Säulen-Merkmalsgrößen zu ermöglichen, um Versätze für die Brückenstruktur zu erzeugen.
  • Bei den vorliegenden Ausführungsformen wird ein Verfahren mit übertragbaren Säulen angewendet, um eine Säulenstruktur auf einem separaten Substrat zu erzeugen und die Strukturen selektiv auf das gewünschte Package zu übertragen, um Versätze für einen Chip in einem Fanout-Package oder einer Brückenstruktur zu bilden. Dieses Verfahren kann wiederholt durchgeführt werden, um die Gesamt-Strukturhöhe der Säulen weiter zu vergrößern, ohne durch ein Seitenverhältnis beschränkt zu sein.
  • Nun Bezug nehmend auf die Zeichnungen und zunächst auf 1A, ist diese Figur eine Querschnittsansicht eines Beispiels für einen Schablonen-Wafer, der an Vorsprungstellen ausgespart ist, in einer Zwischenstufe des Herstellungsverfahrens gemäß Ausführungsformen. Bestimmte der nachfolgenden Schritte umfassen einen Schritt eines elektrochemischen Plattierens in dem Herstellungsverfahren. Wie in 1A dargestellt, ist ein Schablonen-Wafer 100 an mindestens einer Vorsprungstelle 103 (siehe auch 1B) ausgespart 105 und mit einer wenig haftenden Oberflächenschicht oder Keimschicht 102 bedeckt, welche jede Grube 105 beschichtet. Es versteht sich, dass, obwohl in 1A eine einzelne Grube 105 dargestellt ist, der Schablonen-Wafer 100 eine Mehrzahl der Gruben 105 aufweisen kann. Die beschichtete Grube 105 stellt eine nicht-planare Fläche bereit, welche eine lokale Stromverdichtung in jeder Grube 105 verursacht, welche eine Keimbildung in der Grube 105 unterstützt, ohne ein Risiko für die Stromstabilität darzustellen, da der Ankereffekt eine kontinuierliche Stromversorgung ermöglicht. Ferner stellen die Vertiefungen der Grube 105 eine Fluid-Grenzschicht bereit, welche für eine Massenübertragung durch Diffusion statt durch Massenfluss sorgt und welche verhindert, dass Keime durch Bewegung im Bad unbeabsichtigt abgelöst werden. Außerdem verankert, wenn durch Elektroplatttieren eine kontinuierliche Dünnschicht auf den Schablonen-Wafer 100 aufgebracht wird, die Keimschicht 102 im Zusammenwirken mit der darunter liegenden Struktur (Grube 105) die Dünnschicht, um ein Delaminieren zu verhindern, während für eine kontinuierliche Abscheidung die Stromversorgung stabil und einheitlich ist. Da der Keim an der Keimschicht 102 haftet und die Keimschicht 102 an der Grube 105 und horizontalen Flächen dazwischen haftet, bleibt die Elektroplattierungslösung relativ frei von Verunreinigungen durch Teilchen. Die Grube 105 ermöglicht eine Ausdehnung einer anschließend plattierten horizontalen Dünnschicht, um Spannung abzubauen. Schließlich ermöglicht das unter Spannung stehende Material, welches den Schablonen-Wafer 100 bildet, ein dickeres rissfreies Plattieren, wobei Spannung sowohl in Metall, mit dem die Vertiefungen plattiert sind, als auch durch Dünnschicht-Delaminierung auf flachen Abschnitten zwischen benachbarten Gruben 105 abgebaut wird. Ferner kann der Schablonen-Wafer 100 aufbereitet und zum Herstellen und zum Befestigen von Vorsprüngen an weiteren Gegenständen wiederverwendet werden.
  • In bestimmten Ausführungsformen ist der Schablonen-Wafer 100 ein Silicium-Wafer mit prismenförmigen, kegelförmigen, zylindrischen oder pyramidenförmigen Gruben 105. In diesem Beispiel weist die Grube 105 eine umgekehrte Pyramidenform mit einer quadratischen Grundfläche und Seiten in der Form eines gleichseitigen Dreiecks 101 auf. Zum Bumping eines IC-Chips mit einem Array von Mikrosäulen oder einem Ball-Grid-Array (BGA) von Mikro-C4s mit 50 Mikrometern oder Mikronen (50 µm) und weniger oder zum Bilden einer Testsonde für einen solchen Wafer ist die Grube 105 1 µm bis 25 µm tief, vorzugsweise 8 µm tief, mit einer Oberflächendiagonalen/einem Durchmesser von 1 µm bis 50 µm, zum Beispiel 14 µm. Die Grube 105 kann durch ein beliebiges wohlbekanntes Halbleiter-Strukturierungs- und Ätzverfahren gebildet werden, wie es zum Beispiel für die Grabenbildung in einer tiefen oder einer flachen Grabenisolierung (Shallow Trench Isolation, STI) angewendet wird. Es kann ein beliebiges geeignetes Nass- oder Trockenätzen angewendet werden. Beispielsweise wird die pyramidenförmige Grube 105 in der Oberfläche des Schablonen-Wafers 100 durch ein anisotropes Nassätzen unter Verwendung von Tetramethylammoniumhydroxid (TMAH oder TMAOH) geätzt. In einem anderen Beispiel kann für das Nassätzen KOH verwendet werden. Ferner ist die Grube 105 in Abhängigkeit von den speziellen ausgewählten Technologiemerkmalen auf eine beliebige Größe und einen beliebigen Mittenabstand verkleinerbar, da die Grube 105 durch ein wohlbekanntes Strukturieren und Ätzen gebildet werden kann.
  • Die Keimschicht 102 beschichtet jede Grube 105 und in bestimmten Ausführungsformen weist die Keimschicht 102 eine Mehrzahl von Teilschichten (in 1A nicht dargestellt) auf, die Metallschichten sind. In einem Beispiel umfasst die Keimschicht 102 als eine erste Teilschicht eine Basisschicht, z.B. Titan, die direkt auf dem Silicium-Schablonen-Wafer 100 ausgebildet ist, um eine gute Haftung an dem Schablonen-Wafer 100 (z.B. einem Silicium-Substrat) sicherzustellen. In diesem Beispiel umfasst die Keimschicht 102 als eine zweite Teilschicht eine stark leitfähige Schicht (nicht dargestellt), z.B. Kupfer (Cu), Silber (Ag) oder Gold (Au), die auf der Basisschicht ausgebildet ist, um eine gleichmäßige Stromverteilung sicherzustellen und um während des Elektroplattierens Stromstabilität zu bewahren. In diesem Beispiel umfasst die Keimschicht 102 als eine dritte Teilschicht eine Oberflächenschicht (nicht dargestellt) von Keimmaterial, z.B. Ti, die auf der stark leitfähigen Schicht ausgebildet ist. Natives Oxid (nicht dargestellt), welches auf der Ti-Oberflächenschicht ausgebildet ist, stellt eine ausreichend geringe Haftung an der Ti-Oberflächenschicht sicher, um ein anschließendes Abtrennen des elektroplattierten Materials mit relativ geringer Kraft zu ermöglichen.
  • Die Oberflächen-Nichtlinearität oder eine andere Oberflächenrauheit, in diesem Beispiel Gruben, ermöglicht eine Plattierungskeimbildung, bewahrt die Haftung anschließend plattierten Metalls an dem Schablonen-Wafer während des Plattierens, mit ausreichend geringer Haftung Abtrennen des plattierten mit relativ geringer Kraft. Andere geeignete Keimmaterialien können zum Beispiel Edelstahl und Chrom (Cr) umfassen. Außerdem kann die Keimschicht 102 eine Einzelmetallschicht (z.B. wie in 1A dargestellt) sein, wenn diese Schicht in ausreichendem Maß an dem Schablonen-Wafer 100 haftet und für eine ausreichend gleichmäßige Stromverteilung sorgt.
  • Nun Bezug nehmend auf 1B, ist diese Figur eine Querschnittsansicht eines Beispiels für ein Bilden einer übertragbaren Säule in dem Schablonen-Wafer 100 der 1A in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen. In bestimmten Ausführungsformen, wie in 1B dargestellt, umfasst jede übertragbare Säule eine Deckmaterialschicht (oder Hartkappenschicht 106), welche eine harte Spitzenabdeckung bildet, elektroplattiert auf die Keimschicht 102 nach dem Bilden und Strukturieren einer Opferschicht 104 auf dem Schablonen-Wafer 100. Die strukturierte Opferschicht 104 definiert eine Vorsprungstelle 103 über jeder Grube 105, die mit der Keimschicht 102 beschichtet ist. Alternativ ist in einer Ausführungsform mit Mehrfachspitzen jede übertragbare Säule über mehreren Gruben 105 ausgebildet, wobei die Oberfläche zwischen den Gruben 105 nicht durch die strukturierte Opferschicht 104 unterbrochen ist und ein anschließendes Plattieren gleichmäßig an den Gruben 105 und dazwischen erfolgt. In diesem Beispiel mit Einzelspitzen bedeckt die Hartkappenschicht 106 die Keimschicht 102 nur an den Vorsprungstellen 103 und kleidet die Gruben 105 vollständig aus. In bestimmten Ausführungsformen ist das Deckmaterial der Hartkappenschicht 106 Nickel (Ni), Kobalt (Co), Eisen (Fe), Gold (Au) oder ein geeignetes hochschmelzendes Metall oder eine Legierung davon, elektroplattiert auf eine Dicke von beispielsweise 1 µm bis 30 µm, vorzugsweise 5 µm.
  • Nun Bezug nehmend auf 1C, ist diese Figur eine Querschnittsansicht eines Beispiels für ein Bilden der übertragbaren Säule 150 in dem Schablonen-Wafer 100 der 1B in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen. Wie in 1C dargestellt, wird ein leitfähiger Stopfen 108, z.B. Kupfer, derart auf die Hartkappenschicht 120 plattiert, dass der plattierte leitfähige Kupferstopfen 108 eine minimale Dicke von beispielsweise 1 µm bis 100 µm, vorzugsweise 10 µm aufweist. Als Nächstes wird eine Basisschicht 110, vorzugsweise Nickel, auf den leitfähigen Stopfen 108 elektroplattiert. Als Nächstes wird eine Zwischenschicht 112, zum Beispiel Gold, auf die Basisschicht 110 aufgebracht. In bestimmten Ausführungsformen kann die Zwischenschicht 112 weggelassen werden. Dann wird ein Befestigungsmaterial 114, vorzugsweise ein bleifreies Lötmittel, z.B. ein Zinn/Silber-Lötmittel (Sn/Ag-Lötmittel), auf die Basisschicht-Zwischenschicht 112 elektroplattiert. In diesem Beispiel ist die Basisschicht 110 0,5 µm bis 3 µm, vorzugsweise 2 µm dick; und das Befestigungsmaterial 114 ist 1 µm bis 100 µm, vorzugsweise 10 µm dick. Außerdem füllen in diesem Beispiel die umgekehrten Metallvorsprünge oder die übertragbare Säule 150 (d.h. die Deckschicht 106, der leitfähige Stopfen 108, die Basisschicht 110, die Zwischenschicht 112 und das Befestigungsmaterial 114) jede Grube 105 vollständig (siehe 1B). In dem Beispiel, das in 1B dargestellt ist, ist der leitfähige Stopfen 108 so dargestellt, dass er die Grube 105 nur teilweise füllt (oder planarisiert) (d.h., es gibt einen kleinen Abschnitt auf der Oberseite des leitfähigen Stopfens 108, der immer noch die Form der Grube 105 aufweist). Es versteht sich jedoch, dass in anderen Beispielen ausreichend Material des leitfähigen Stopfens 108 verwendet wird, um die Grube 105 vollständig zu füllen.
  • Nun Bezug nehmend auf 1D, ist diese Figur eine Querschnittsansicht eines Beispiels für ein Bilden der übertragbaren Säule 150 in dem Schablonen-Wafer 100 der 1C in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen. Wie in 1D dargestellt, wird die strukturierte Opferschicht 104 durch ein beliebiges typisches Nassabhebe-, Spül- und Trocknungsverfahren entfernt. Durch diesen Entfernungsschritt wird die umgekehrte übertragbare Säule 150 in 1D freigelegt. Obwohl die Haftung relativ gering ist, besteht immer noch ausreichend Haftung, um die Merkmale (d.h. die umgekehrte übertragbare Säule 150) in Position zu halten, wenn das Resistmaterial der strukturierten Opferschicht 104 abgehoben wird.
  • Nun Bezug nehmend auf 1E, ist diese Figur eine Querschnittsansicht eines Beispiels für ein Bilden der übertragbaren Säule 150 in dem Schablonen-Wafer 100 der 1D in einer anschließenden Stufe des Herstellungsverfahrens gemäß Ausführungsformen. Wie in 1E dargestellt, wird die übertragbare Säule 150 relativ zu der Perspektive, die in 1 dargestellt ist, umgedreht und wird in Position gebracht, um an einem Gegenstand 116 befestigt zu werden. In bestimmten Ausführungsformen kann der Gegenstand 116 (oder das Übertragungssubstrat) ein Keramik-, ein Silicium- oder ein organisches Substrat sein, wie in 1E dargestellt. In anderen Ausführungsformen kann der Gegenstand 116 Glas sein, wenn er ein vorübergehender Träger ist. In diesem Beispiel ist ein Feld 151 ein geschichtetes Feld, welches eine Basisschicht 118, vorzugsweise Kupfer, ausgebildet auf dem Gegenstand 116, eine Grenzflächenschicht 120, vorzugsweise Nickel, ausgebildet auf der Basisschicht 118, und eine Antioxidationsschicht 122, vorzugsweise Gold, ausgebildet auf der Grenzflächenschicht 120, umfasst. Wenngleich in Bezug auf Löten beschrieben, kann zum Befestigen der übertragbaren Säule 150 an dem Feld 151 ein beliebiges geeignetes Befestigungsverfahren angewendet werden, z.B. Kleben.
  • Nun Bezug nehmend auf 1F, ist diese Figur eine Querschnittsansicht eines Beispiels für die übertragbare Säule 150, nachdem sie an dem Gegenstand 116 befestigt worden ist und nachdem die übertragbare Säule 150 von dem Schablonen-Wafer 100 gelöst worden ist, gemäß Ausführungsformen. Wie in 1F dargestellt, werden die freigelegten Metallvorsprünge (d.h. die übertragbare Säule 150) an dem Gegenstand 116 befestigt, z.B. durch Aufschmelzen des Befestigungsmaterials auf Lötmittelbasis 114 an das Feld 151 auf dem Gegenstand 116 gelötet. Sobald die übertragbare Säule 150 an dem Feld 151 befestigt ist, wird der Schablonen-Wafer 100 von der fertiggestellten übertragenen Säule 152 (d.h. der übertragbaren Säule 150 und dem Feld 151) (welche auch als eine übertragene Säule bezeichnet werden kann) getrennt, wobei wenig Kraft aufgewendet wird, um den Schablonen-Wafer 100 abzuhebeln oder abzuziehen. Überdies kann, da die übertragene Säule 152 lithographisch definiert werden kann, eine Mehrzahl der übertragenen Säulen 152 einen sehr feinen Mittenabstand aufweisen und sie können mit einer sehr gleichmäßigen Höhe gebildet werden.
  • Nun Bezug nehmend auf 1G, ist diese Figur eine Querschnittsansicht eines Beispiels für die übertragene Säule 152 der 1F, nachdem sie von dem Schablonen-Wafer 100 gelöst worden ist und nachdem die Spitze der übertragenen Säule 152 in eine Lötkugel 126 gestochen worden ist, gemäß Ausführungsformen. Es versteht sich, dass in mehreren der hierin beschriebenen Ausführungsformen die Spitze der übertragenen Säule 152 spitz oder scharf ist. In anderen Ausführungsformen muss die Spitze der übertragenen Säule 152 jedoch nicht notwendigerweise ein scharfes spitzes Profil aufweisen. Außerdem können, obwohl die Spitze der übertragenen Säule 152 in den beispielhaften Ausführungsformen der 1A bis 1G eine vierseitige Pyramidenform aufweist, auch andere geeignete Formen verwendet werden (z.B. eine Kegelform oder eine flache Form). Wie in 1G dargestellt, wird ein Lötmittelsubstrat 124 mit einer darauf ausgebildeten Lötkugel 126 bereitgestellt. Wenn der Gegenstand 116 näher an das Lötmittelsubstrat 124 bewegt wird, wird die Spitze der übertragenen Säule 152 teilweise (oder vollständig) in die Lötkugel eingebettet. In bestimmten Ausführungsformen kann die Lötkugel erwärmt werden, um die Kugel weicher zu machen (d.h., ohne das Lötmittel vollständig zu schmelzen oder fließen zu lassen), wodurch ein weiteres Eindringen der Spitze der übertragenen Säule 152 in die Lötkugel 126 ermöglicht werden kann. In bestimmten Ausführungsformen besteht nach dem Einfügen der Spitze der übertragenen Säule 152 eine mechanische Verrastung zwischen der Lötkugel 126 und der übertragenen Säule 152, welche dabei helfen kann, einer anschließenden Trennung der übertragenen Säule 152 von der Lötkugel 126 zu widerstehen. In bestimmten Ausführungsformen wird der Gegenstand 116 (d.h. das obere Substrat in 1G) entfernt, nachdem die Spitze der übertragenen Säule 152 in die Lötkugel 126 eingefügt worden ist, wobei eine fertiggestellte Struktur 153 (d.h. die übertragene Säule 152 und die Lötkugel 126) auf dem Lötmittelsubstrat 124 zurückbleibt. Wie nachstehend detaillierter beschrieben, kann eine Mehrzahl dieser fertiggestellten Strukturen 153 aufeinandergestapelt werden, um eine Säule einer gewünschten Gesamthöhe zu bilden. Außerdem kann eine Mehrzahl verschiedener Säulen mit verschiedenen Anzahlen gestapelter fertiggestellter Strukturen 153 gebildet werden, was zu Säulen verschiedener Gesamthöhen führt. Somit können Säulen mit verschiedenen Höhen elektrische Verbindungen mit zwei oder mehr verschiedenen Höhen ermöglichen. Wie oben erwähnt, ist es oft erwünscht, eine Silicium-Brückenstruktur über einem Laminat einzubeziehen, um für eine Verdrahtung mit feinem Mittenabstand zu sorgen, welche zwei oder mehr aktive Dies verbindet, und diese Struktur kann elektrische Verbindungen mit verschiedenen Höhen erfordern. Die Säulen, welche eine oder mehrere der fertiggestellten Strukturen 153 der vorliegenden Ausführungsformen aufweisen, können diese verschiedenen Höhen unterbringen.
  • Nun Bezug nehmend auf 1H, ist diese Figur eine Querschnittsansicht eines Beispiels für die übertragene Säule 152 der 1F, nachdem sie von dem Schablonen-Wafer 100 gelöst worden ist und nachdem die Spitze der übertragenen Säule 152 geprägt (oder verformt) worden ist, um eine Hakenform zu bilden, gemäß Ausführungsformen. Wie in 1H dargestellt, wird die übertragene Säule 152 auf ein Verformungssubstrat 180 geschoben, bis die Spitze der übertragenen Säule 152 etwas verformt (d.h. eine Prägeoperation) oder abgeflacht ist. In bestimmten Beispielen führt dieses Prägeverfahren zu einer in gewisser Weise hakenförmigen Form der Spitze der übertragenen Säule 152 und dies hilft bei der mechanischen Verrastung zwischen der Lötkugel 126 und der übertragenen Säule 152.
  • In den hierin beschriebenen verschiedenen Ausführungsformen wird die fertiggestellte übertragene Säule 152 in vielen verschiedenen Stapelkonfigurationen verwendet (d.h. wobei eine Mehrzahl von fertiggestellten Strukturen 153, welche die übertragenen Säulen 152 und die Lötkugeln 126 umfassen, aufeinandergestapelt sind), um viele verschiedene Fanout-Möglichkeiten und Konfigurationen zu ermöglichen. Das heißt, die fertiggestellte Struktur der übertragenen Säule 152 (oder Stapel einer Mehrzahl von fertiggestellten Strukturen 153) kann als ein Abstandhalter fungieren, welcher diese verschiedenen Fanout-Konfigurationen ermöglicht. Mit anderen Worten, die fertiggestellten Strukturen 153 können zu verschiedenen Höhen aufgebaut werden, um verschiedene Fanouts unterzubringen. Obwohl das Beispiel der 1A bis 1H eine einzelne Spitze auf der übertragenen Säule 152 zeigt, versteht es sich, dass die übertragene Säule 152 eine Mehrzahl verschiedener Spitzen umfassen kann (z.B. zwei Spitzen, wie in 2A dargestellt), um ein Kippen der Säule zu verhindern oder auf ein Mindestmaß zu beschränken. Mit anderen Worten, eine übertragene Säule 152 mit zwei oder mehr Spitzen weist eine Mehrzahl von Kontaktpunkten auf, mit welcher Fläche auch immer die Spitzen in Kontakt kommen, und diese Mehrzahl von Spitzen bieten ein bestimmtes Maß an vertikaler Stabilität für die Säule mit hohem Seitenverhältnis. Es versteht sich, dass eine übertragene Säule 152 allein die Fähigkeit aufweisen kann, als eine Sonde zu fungieren, aber in den vorliegenden Ausführungsformen fungieren die fertiggestellten Strukturen 153 als ein Abstandhalter (oder eine Interconnect-Säule) oder eine leitfähige Struktur, welche einem lithographisch gebildeten Pin-Grid-Array mit sehr feinem Mittenabstand ähnelt.
  • Nun Bezug nehmend auf 2A bis 2G und zunächst auf 2A, ist diese Figur eine Querschnittsansicht eines Beispiels für die erste fertiggestellte Struktur 153-1 der 1G (d.h. der übertragenen Säule 152 und der Lötkugel 126), nachdem die Spitze der übertragenen Säule 152 in die Lötkugel 126 eingeführt ist und bevor der Gegenstand 116 entfernt wird, gemäß Ausführungsformen. Zur Vereinfachung der Darstellung ist die übertragene Säule 152 nicht mit allen Schichtkomponenten abgebildet, die oben in Bezug auf 1A bis 1G beschrieben werden. Wie in 2B dargestellt, wird der Gegenstand 116 entfernt, wobei die erste fertiggestellte Struktur 153-1 auf dem Lötmittelsubstrat 124 zurückbleibt.
  • Nun Bezug nehmend auf 2C, ist diese Figur eine Querschnittsansicht eines Beispiels für die in 2B dargestellte erste fertiggestellte Struktur 153-1, bevor sie auf ein übertragenes Substrat 200 (z.B. ein Substrat eines Einheiten-Die) übertragen wird. Wie in 2C dargestellt, ist ein übertragenes Substrat 200 zum Beispiel mit einer Kupferschicht 202 und einer Lötmittelschicht 204 versehen. Das Lötmittelsubstrat 124 wird so positioniert, dass die darauf ausgebildete erste fertiggestellte Struktur 153-1 in die Nähe der Lötmittelschicht 204 des übertragenen Substrats 200 gebracht wird.
  • Wie in 2D dargestellt, wird das Lötmittelsubstrat 124 näher an das übertragene Substrat 200 bewegt, so dass die übertragene Säule 152 mit der Lötmittelschicht 204 in Kontakt kommt. Dann wird die Lötmittelschicht 204 aufgeschmolzen, um die übertragene Säule 152 mit der Kupferschicht 202 des übertragenen Substrats 200 zu verbinden.
  • In bestimmten Ausführungsformen können als eine Alternative zu dem Verfahren des Übertragens der übertragbaren Säulen 150 von dem Schablonen-Wafer 100 auf den Gegenstand 116 (wobei der Gegenstand z.B. ein Keramik-, ein Silicium- oder ein organisches Substrat sein kann), wie in 1F dargestellt, und dann von dem Gegenstand 116 auf das Lötmittelsubstrat 124, wie in 2B dargestellt, und dann von dem Lötmittelsubstrat 124 auf das übertragene Substrat 200, wie in 2C dargestellt, die übertragbaren Säulen 150 direkt auf das übertragene Substrat 200 gebondet werden. Das heißt, die übertragbaren Säulen 150 könnten in bestimmten Ausführungsformen ohne die Verwendung des Lötmittelsubstrats übertragen werden. Mit anderen Worten, es kann eine beliebige geeignete Anzahl an anderen Arten von Wegen zum Übertragen der übertragbaren Säulen 150 auf das finale Zielsubstrat geben. Außerdem versteht es sich, dass in anderen Ausführungsformen die spitz zulaufenden Spitzen der übertragbaren Säulen 150 nach oben oder nach unten orientiert an ihrem finalen Zielsubstrat ankommen. Das heißt, die Spitzen könnten entweder nach oben oder nach unten gerichtet sein.
  • Nun Bezug nehmend auf 2E, ist diese Figur eine Querschnittsansicht eines Beispiels für eine zweite fertiggestellte Struktur 153-2, bevor sie auf das in 2D dargestellte übertragene Substrat 200 übertragen wird. Es versteht sich, dass die zweite fertiggestellte Struktur 153-2 genau auf dieselbe Weise (oder eine andere Weise) gebildet werden kann und genau dieselbe Struktur (oder eine andere Struktur) aufweisen kann wie (als) die erste fertiggestellte Struktur 153-1. Zum Beispiel kann, nachdem die in 1F dargestellte übertragene Säule 152 von dem Schablonen-Wafer 100 entfernt ist (z.B. für die erste fertiggestellte Struktur 153-1), der Schablonen-Wafer 100 auf dieselbe Weise wiederverwendet werden, wie oben in Bezug auf 1A bis 1F beschrieben, um die übertragene Säule 152 der zweiten fertiggestellten Struktur 153-2 zu bilden. Wie in 2E dargestellt, wird die übertragene Säule 152 der zweiten fertiggestellten Struktur 153-2 in die Nähe der Lötkugel 126 der zuvor übertragenen ersten fertiggestellten Struktur 153-1 gebracht.
  • Wie in 2F dargestellt, wird dann, nachdem die übertragene Säule 152 der zweiten fertiggestellten Struktur 153-2 mit der Lötkugel 126 der ersten fertiggestellten Struktur 153-1 in Kontakt kommt, die Lötkugel 126 der ersten fertiggestellten Struktur 153-1 aufgeschmolzen, um die übertragene Säule 152 der zweiten fertiggestellten Struktur 153-2 mit der übertragenen Säule 152 der ersten fertiggestellten Struktur 153-1 zu verbinden. In bestimmten Ausführungsformen werden die Spitzen (d.h. die Scheitelpunkte der pyramidenförmigen Spitzen) der übertragenen Säule 152 der ersten fertiggestellten Struktur 153-1 tief genug in der Lötkugel der ersten fertiggestellten Struktur 153-1 vergraben, so dass sie mit der übertragenen Säule 152 der zweiten fertiggestellten Struktur 153-2 in Kontakt kommen. Mit anderen Worten, eine Höhe H der Lötkugel 126 der ersten fertiggestellten Struktur 153-1 nach dem Aufschmelzen ist dieselbe wie die Höhe der kegelförmigen Spitzen der übertragenen Säule 152 der ersten fertiggestellten Struktur 153-1. Deswegen kann eine gut gesteuerte Höhe der Gesamt-Säulenstruktur erreicht werden, wenn die Spitzen in Kontakt gebracht werden. Es versteht sich jedoch, dass, auch wenn die Spitzen nicht in Kontakt gebracht werden, die Höhe durch einen Flip-Chip-Bonder gesteuert werden kann, wie es dem Fachmann bekannt ist.
  • Nun Bezug nehmend auf 2G, ist diese Figur eine Querschnittsansicht eines Beispiels für eine übertragene Säule einer dritten fertiggestellten Struktur 153-3, nachdem sie auf das in 2D dargestellte übertragene Substrat 200 übertragen worden ist. Es versteht sich, dass die zweite fertiggestellte Struktur 153-3 genau auf dieselbe Weise (oder eine andere Weise) gebildet werden kann und genau dieselbe Struktur (oder eine andere Struktur) aufweisen kann wie (als) die erste fertiggestellte Struktur 153-1 und die zweite fertiggestellte Struktur 153-2. Obwohl die in 2G dargestellte dritte fertiggestellte Struktur 153-3 ohne eine hinzugefügte Lötkugel 126 dargestellt ist, versteht es sich, dass sie in anderen Beispielen eine Lötkugel aufweisen kann. Somit wird, wie in 2G dargestellt, durch die Kombination von drei separaten fertiggestellten Strukturen eine sehr hohe Säulenstruktur (d.h. mit hohem Seitenverhältnis) 250 gebildet. Es versteht sich, dass dieses Verfahren des Kombinierens fertiggestellter Strukturen eine beliebige geeignete Anzahl von Malen wiederholt werden kann, um eine Säulenstruktur 250 der gewünschten Höhe für die spezielle Anwendung zu erhalten. Es versteht sich, dass die Lötmittel-Aufschmelzoperation nach jeder einzelnen Übertragung der Säulen durchgeführt werden kann (was also eine Lötmittelhierarchie erfordern kann, z.B. eine andere Lötmittelzusammensetzung für jede der aufeinanderfolgenden Säulenübertragungsstufen), oder nachdem die gesamte Mehr-SäulenStruktur gebildet worden ist. Diese kombinierte Aufschmelzoperation könnte auf einem temporären Trägersubstrat oder auf dem finalen Zielsubstrat durchgeführt werden.
  • Außerdem können in bestimmten Ausführungsformen die übertragbaren Säulen 150 gebildet werden, wie oben beschrieben, wobei die übertragbaren Säulen 150 auf einen temporären Träger übertragen werden, dann auf dem temporären Träger gestapelt werden, dann von dem temporären Träger auf einen Einheiten-Wafer übertragen werden und dann das Lötmittel aufgeschmolzen wird.
  • Nun Bezug nehmend auf 3, ist diese Figur eine Querschnittsansicht eines Beispiels für eine Säulenstruktur 250, die an einer anderen Substratschichtkonfiguration befestigt ist, gemäß Ausführungsformen. Wie in 3 dargestellt, ist die Säulenstruktur 250 über eine andere Kupferschicht- und Lötmittelschichtkonfiguration an dem übertragenen Substrat 200 befestigt. Im Gegensatz zu der Ausführungsform, die in 2C dargestellt ist, wobei für jede der Säulenstrukturen 250 eine einzelne Kupferschicht 202 und eine einzelne Lötmittelschicht 204 bereitgestellt wurden, werden in dieser Ausführungsform, die in 3 dargestellt ist, für jede der Säulenstrukturen 250 eine Mehrzahl von Kupferschichten 300 und Lötmittelschichten 302 bereitgestellt. Ansonsten weisen die Säulenstrukturen 250 dieselbe Konfiguration wie die oben in Bezug auf 2G beschriebenen auf.
  • In bestimmten Ausführungsformen könnte der Stapel von Säulen (d.h. die Säulenstruktur 250) bereits an einem Laminatsubstrat (z.B. dem in 6A dargestellten Laminatsubstrat 600) befestigt sein und dann könnte das übertragene Substrat 200 damit verbunden werden. Auf diese Weise wäre die Kombination des übertragenen Substrats 200 und der Säulenstruktur 250 niemals ohne das Laminat.
  • Nun Bezug nehmend auf 4A, ist diese Figur eine Querschnittsansicht eines Beispiels für eine Säulenstruktur 450, welche eine dicke abschließende Lötmittelschicht 400 aufweist, vor dem Aufschmelzen des Lötmittels gemäß Ausführungsformen.
  • Nun Bezug nehmend auf 4B, ist diese Figur eine Querschnittsansicht eines Beispiels für die Säulenstruktur 450 der 4A, welche die dicke abschließende Lötmittelschicht 400 aufweist, nach dem Aufschmelzen des Lötmittels gemäß Ausführungsformen.
  • Nun Bezug nehmend auf 5A bis 5C und zunächst auf 5A, ein Beispiel für einen vorgeformten Säulenchip 506, welcher eine Mehrzahl von verschiedenen Säulenstrukturen 550 aufweist, gemäß Ausführungsformen. Wie in 5A dargestellt, wird eine Mehrzahl der Säulenstrukturen 550 (z.B. die in 2G oder 3 dargestellten Säulenstrukturen 250 oder die in 4B dargestellten Säulenstrukturen 450) auf dem Schablonen-Wafer 100 bereitgestellt und ist auf ein temporäres Handler-Substrat 500 zu übertragen. Auf dem temporären Handler-Substrat 500 kann eine Freigabeschicht 502 ausgebildet sein, um ein anschließendes Lösen der Säulenstrukturen 550 von dem temporären Handler-Substrat 500 zu ermöglichen.
  • Nun Bezug nehmend auf 5B, ist dort ein Beispiel für den in 5A dargestellten vorgeformten Säulenchip 506, nachdem die Säulenstrukturen 550 auf das temporäre Handling-Substrat 500 übertragen worden sind, gemäß Ausführungsformen dargestellt. Wie in 5B dargestellt, ist der Schablonen-Wafer 100 entfernt worden und um die Säulenstrukturen 550 herum ist eine Formmischungsschicht 552 ausgebildet.
  • Nun Bezug nehmend auf 5C, ist dort ein Beispiel für den in 5B dargestellten vorgeformten Chip 506, nachdem die Säulenstrukturen 550 auf das temporäre Handling-Substrat 500 übertragen worden sind und nachdem die Freigabeschicht 502 und das temporäre Handling-Substrat 500 entfernt worden sind, gemäß Ausführungsformen dargestellt. In bestimmten Ausführungsformen kann das temporäre Handling-Substrat 500 während der Übertragung auf das Laminatsubstrat befestigt gelassen werden, um ein Wafer-Ebenen-Übertragungsverfahren der vorgeformten Säulen (z.B. des in 6A dargestellten Laminatsubstrats 600) zu ermöglichen. Wie in 5C dargestellt, sind die Freigabeschicht 502 und das temporäre Handling-Substrat 500 entfernt worden, wodurch der vorgeformte Chip 506 zurückgelassen wird, der die Mehrzahl von Säulenstrukturen 550 umfasst. In bestimmten Ausführungsformen können die Spitzen der obersten übertragenen Säule 152 durch ein Planarisierungsverfahren (z.B. CMP) entfernt werden (in 5C nicht dargestellt), so dass eine flache obere Fläche des vorgeformten Säulenchips 506 vorliegt. Das heißt, die scharfen pyramidenförmigen Spitzen der übertragenen Säulen 152 sind für die Übertragung und das Stapeln der Mehrzahl von verschiedenen übertragenen Säulen 152 nützlich, sind aber auf der obersten übertragenen Säule 152 nicht nützlich.
  • Nun Bezug nehmend auf 6A bis 6E und zunächst auf 6A, ist dort ein Beispiel für eine Übertragungssäulenstruktur für eine Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder eine Brückenstruktur, welche die in 5C dargestellten vorgeformten Säulenchips umfasst, die zunächst in 6C - 6E dargestellt sind, gemäß Ausführungsformen dargestellt. Wie in 6A dargestellt, wird ein Laminatsubstrat 600 bereitgestellt. An dem Laminatsubstrat 600 ist mit einer Die-Befestigungsdünnschicht (Die Attach Film, DAF) 604 eine Brücke 602 befestigt. Wie in 6A dargestellt, kann die Brücke 602 unter Verwendung eines Laminatsubstrats 600 (oder Brücken-Handler-Substrats) befestigt werden, welches an einer oberen Fläche der Brücke 602 befestigt ist und welches dann nach der Befestigung der Brücke 602 entfernt wird. So wird die Brücke 602 an der oberen Seite des Laminatsubstrats 600 befestigt, indem die Brücke 602 in Richtung des Pfeils bewegt wird, der in 6A dargestellt ist. Auf verschiedenen Abschnitten des Laminatsubstrats 600 werden Laminat-Kupferschichten 606 und Laminat-Löthöcker 608 gebildet. Die Positionen dieser Laminat-Kupferschichten 606 und Laminat-Löthöcker 608 entsprechen den Positionen der Säulenstrukturen 550 innerhalb des zu befestigenden vorgeformten Säulenchips 506, wie nachstehend detaillierter beschrieben.
  • Nun Bezug nehmend auf 6B, ist dort die Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6A, welche die vorgeformten Säulenchips 506 in darauffolgenden 6C - 6E umfasst, nachdem die Brücke 602 an dem Laminatsubstrat 600 befestigt worden ist, gemäß Ausführungsformen dargestellt. Wie in 6B dargestellt, wird, nachdem die Brücke 602 über die DAF 604 an dem Laminatsubstrat 600 befestigt worden ist, das Laminatsubstrat 600 (oder Brücken-Handler-Substrat) von der oberen Fläche der Brücke 602 entfernt.
  • Nun Bezug nehmend auf 6C, ist dort die Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6B, welche die vorgeformten Säulenchips 506 umfasst, wobei die vorgeformten Säulenchips 506 in die Nähe der Fläche des Laminatsubstrats 600 gebracht werden, gemäß Ausführungsformen dargestellt. Wie in 6C dargestellt, werden die vorgeformten Säulenchips 506 in die Nähe des Laminatsubstrats 600 gebracht. Wie oben beschrieben, können die vorgeformten Säulenchips 506 so ausgestaltet sein, dass die Positionen der einzelnen Säulenstrukturen 550 den Stellen der Laminat-Kupferschichten 606 und der Laminat-Löthöcker 608 entsprechen.
  • Nun Bezug nehmend auf 6D, ist dort die Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6C, welche die vorgeformten Säulenchips 506 umfasst, nachdem die vorgeformten Säulenchips 506 an dem Laminatsubstrat 600 befestigt worden sind, gemäß Ausführungsformen dargestellt. Wie in 6D dargestellt, werden die vorgeformten Säulenchips 506 derart mit den Laminat-Löthöckern 608 in Kontakt gebracht, dass die Positionen der Säulenstrukturen 550 die gleichen sind wie die Positionen der Laminat-Löthöcker 608. In bestimmten Ausführungsformen können die Laminat-Löthöcker 608 erwärmt oder aufgeschmolzen werden, um die vorgeformten Säulenchips 506 an dem Laminatsubstrat 600 zu befestigen. Wie oben beschrieben, versteht es sich, dass die vorgeformten Säulenchips 506 eine oder mehrere der fertiggestellten Strukturen 153 (siehe 2G) enthalten können, die derart aufeinandergestapelt sind, dass die Gesamthöhe der Säulenstrukturen 550 im Allgemeinen der oberen Fläche der Brücke 602 entspricht. Somit können insofern, als es mehrere Brücken 602 mit verschiedenen Höhen gibt, die verschiedenen vorgeformten Säulenchips 506 so zugeschnitten werden, dass sie eine geeignete Anzahl der fertiggestellten Strukturen 153 aufweisen, so dass die Höhe der jeweiligen Säulenstrukturen 550 den verschiedenen Höhen der Brücken 602 entsprechen. Dann wird eine Hinterfüllungsschicht 610 (oder Formmischung) hinzugegeben, um alle Lücken zwischen den benachbarten Laminat-Löthöckern 608 und zwischen der Brücke 602 und den vorgeformten Säulenchips 506 zu füllen. Wie in 6D dargestellt, kann in bestimmten Ausführungsformen eine bestimmte Menge der Hinterfüllungsschicht 610 auch oben auf die vorgeformten Säulenchips 506 und die Brücke 602 gegeben werden.
  • Nun Bezug nehmend auf 6E, ist dort die Übertragungs-Säulenstruktur für die Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder die Brückenstruktur der 6D, welche die vorgeformten Säulenchips 506 umfasst, nach einem Planarisierungsverfahren und nach dem Hinzufügen von Chips gemäß Ausführungsformen dargestellt. Wie in 6E dargestellt, wird die spitz zulaufende Fläche der Spitzen der Säulenstrukturen 550 durch ein CMP-Verfahren (oder ein anderes geeignetes Materialentfernungsverfahren) planarisiert. Somit liegt nach dem Planarisierungsschritt die obere Fläche des gesamten vorgeformten Säulenchips 506 auf der gleichen Höhe wie die obere Fläche der Brücke 602. In bestimmten Ausführungsformen kann die Brückenstruktur eine Art von Schutzdünnschicht umfassen, an der die Planarisierung stoppt und welche später weggeätzt werden kann usw. In diesen Ausführungsformen kann die Verwendung einer solchen Schutzdünnschicht davon abhängen, ob Umverteilungsschichten (Redistribution Layers, RDLs) oder Kontaktflecken gebildet werden usw. In bestimmten Ausführungsformen kann nach der Planarisierung der Struktur eine optionale Umverteilungsschicht (RDL), ein Kontaktfleck oder ein Bumping-Verfahren realisiert werden. In dem Beispiel, das in 6E dargestellt ist, werden Höcker 612 gebildet. Die Position der Höcker 612 kann bestimmten elektrischen Kontaktpunkten auf den Säulenstrukturen 550 und auf der Brücke 602 entsprechen. Ein erster Chip 616 und ein zweiter Chip 618 können durch ein beliebiges geeignetes Verfahren an der Gesamtstruktur befestigt werden. In bestimmten Beispielen kann eine Hinterfüllungsschicht 614 hinzugegeben werden, um Freiräume um die Höcker 612 herum zu füllen. In bestimmten Beispielen kann an Stellen zwischen den Chips 616, 618 eine Formungsschicht 620 hinzugefügt werden. In bestimmten Ausführungsformen können mehrere Hinterfüllungen verwendet werden, so dass es aufgrund von Unterschieden beim Höckerabstand usw. in der Brückenzone andere Hinterfüllungen geben kann als außerhalb der Brückenzone.
  • Nun Bezug nehmend auf 7A bis 7D und zunächst auf 7A, ist dort ein Beispiel für eine Übertragungs-Säulenstruktur für eine Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder eine Brückenstruktur, welche Säulenstrukturen 550 (z.B. die in 2G dargestellten Säulenstrukturen 250) umfasst, die nach dem Einfügen geformt werden, gemäß Ausführungsformen dargestellt. Wie in 7A dargestellt, werden die Säulenstrukturen 550 mit den Laminat-Löthöckern 608 in Kontakt gebracht, bis die frei liegenden Spitzen (z.B. die pyramidenförmigen Spitzen) der Säulenstrukturen in die Löthöcker 608 stechen, auf eine Weise, wie oben beschrieben. Im Gegensatz zu den oben in Bezug auf 6A bis 6E beschriebenen Ausführungsformen werden die Säulenstrukturen 550 in diesen Ausführungsformen nicht in eine geformte Chipstruktur eingebettet (oder in dieser vorgeformt). Daher sind in dieser Stufe, nachdem die Löthöcker 608 aufgeschmolzen sind, die Säulenstrukturen 550 mit hohem Seitenverhältnis nach dem Entfernen des Übertragungssubstrats (in 7A nicht dargestellt) frei stehende Strukturen. Es sei angemerkt, dass im Gegensatz zu den in Bezug auf 6A bis 6E beschriebenen Ausführungsformen, wobei die Spitzen der Säulenstrukturen 550 zur Oberseite der Säulenstruktur (d.h. vom darunter liegenden Substrat weg) orientiert sind, in 7C die Spitzen der Säulenstrukturen 550 zur Unterseite der Säulenstrukturen 550 orientiert sind. Diesbezüglich versteht es sich, dass es in Abhängigkeit von der Art der Übertragung oder des Herstellungsverfahrens der Säulenstrukturen nicht entscheidend für den Betrieb der Einheit ist, auf welcher Seite die Spitzen der Säulenstrukturen ausgebildet sind.
  • Nun Bezug nehmend auf 7B, zeigt diese Figur eine Formungsschicht 706, die in den Zwischenräumen zwischen den vertikalen Säulenstrukturen 550 ausgebildet ist.
  • Nun Bezug nehmend auf 7C, werden die Säulenstrukturen 550 durch ein CMP-Verfahren (oder ein anderes geeignetes Materialentfernungsverfahren) planarisiert. Somit liegt nach dem Planarisierungsschritt die obere Fläche der gesamten Säulenstrukturen 550 auf der gleichen Höhe wie die obere Fläche der Brücke 602. In bestimmten Ausführungsformen kann nach der Planarisierung der Struktur eine optionale Umverteilungsschicht (RDL), ein Kontaktfleck oder ein Bumping-Verfahren realisiert werden. In dem Beispiel, das in 7C dargestellt ist, werden Höcker 612 gebildet. Die Position der Höcker 612 kann bestimmten elektrischen Kontaktpunkten auf den Säulenstrukturen 550 und auf der Brücke 602 entsprechen. Ein erster Chip 616 und ein zweiter Chip 618 können durch ein beliebiges geeignetes Verfahren an der Gesamtstruktur befestigt werden. In bestimmten Beispielen kann eine Hinterfüllungsschicht 614 hinzugegeben werden, um Freiräume um die Höcker 612 herum zu füllen. In bestimmten Beispielen kann an Stellen zwischen den Chips 616, 618 eine Formungsschicht 620 hinzugefügt werden.
  • Nun Bezug nehmend auf 7D, ist dort ein Beispiel für die Übertragungs-Säulenstruktur der 7C nach dem Entfernen des Laminatsubstrats 600 gemäß Ausführungsformen dargestellt. Wie in 7D dargestellt, ist das Laminatsubstrat 600 (oder das Träger- oder das temporäre Substrat) entfernt worden und es sind verschiedene Interconnect-Höcker 750 hinzugefügt worden. Es versteht sich, dass (obwohl in 7D nicht dargestellt) eine beliebige geeignete Anzahl oder Vielfalt von Interconnect-Merkmalen hinzugefügt werden können, um die Interconnect-Höcker 750 elektrisch mit der Brücke 602 und den verschiedenen Säulenstrukturen 550 zu verbinden.
  • Nun Bezug nehmend auf 8A bis 8C und zunächst auf 8A, ist dort ein Beispiel für eine Übertragungs-Säulenstruktur für eine Fanout-Package-on-Package-Struktur (Fanout-PoP-Struktur) oder eine Brückenstruktur, welche Säulenstrukturen 550 (z.B. die in 2G dargestellten Säulenstrukturen 250) umfasst, die in eine vorgeformte B-Stage-Hinterfüllung/thermoplastische Formmischung eingefügt werden, gemäß Ausführungsformen dargestellt. Wie in 8A dargestellt, wird über dem Laminatsubstrat 600 oberhalb der Laminat-Kupferschicht 606, der Laminat-Löthöcker 608, der DAF 604 und der Brücke 602 und um diese herum eine Formmischungsschicht 806 (oder B-Stage-Hinterfüllung) gebildet. In bestimmten Ausführungsformen wird die Formmischungsschicht 806 bis zu einer Höhe gebildet, die über der oberen Fläche der Brücke 602 liegt.
  • Nun Bezug nehmend auf 8B, zeigt diese Figur die Säulenstrukturen 550 (welche an einem temporären Übertragungssubstrat 808 befestigt sind), die in Richtung der Pfeile in die Formmischungsschicht 806 eingefügt werden. Wie in den anderen oben beschriebenen Ausführungsformen können die hohen Säulen mit einzelnen oder mehrfach gestapelten übertragenen Säulen gebildet werden und in diese B-Stage-Hinterfüllung (oder Formmischungsschicht 806) mit hohen Füllstoffgehalten eingefügt werden.
  • Wie in 8C dargestellt, werden die Säulenstrukturen 550 durch ein CMP-Verfahren (oder ein anderes geeignetes Materialentfernungsverfahren) planarisiert. Somit liegt nach dem Planarisierungsschritt die obere Fläche der gesamten Säulenstrukturen 550 auf der gleichen Höhe wie die obere Fläche der Brücke 602. In bestimmten Ausführungsformen kann nach der Planarisierung der Struktur eine optionale Umverteilungsschicht (RDL), ein Kontaktfleck oder ein Bumping-Verfahren realisiert werden. In dem Beispiel, das in 7C dargestellt ist, werden Höcker 612 gebildet. Die Position der Höcker 612 kann bestimmten elektrischen Kontaktpunkten auf den Säulenstrukturen 550 und auf der Brücke 602 entsprechen. Ein erster Chip 616 und ein zweiter Chip 618 können durch ein beliebiges geeignetes Verfahren an der Gesamtstruktur befestigt werden. In bestimmten Beispielen kann eine Hinterfüllungsschicht 614 hinzugegeben werden, um Freiräume um die Höcker 612 herum zu füllen. In bestimmten Beispielen kann an Stellen zwischen den Chips 616, 618 eine Formungsschicht 620 hinzugefügt werden.
  • In bestimmten Ausführungsformen kann eine elektrische Prüfung an dem übertragbaren Säulenstapel durchgeführt werden, um sicherzustellen, dass die Lötmittel-Aufschmelzoperation erfolgreich war und dass die Säulenstapel leitfähig sind. In Abhängigkeit davon, wie die Säulenstrukturen hergestellt werden, kann die elektrische Prüfung einmal oder mehrere Male durchgeführt werden und diese Prüfung kann vor oder nach dem Aufschmelzen des Lötmittels durchgeführt werden.
  • Somit wird bei den vorliegenden Ausführungsformen ein Verfahren für übertragbare Säulen angewendet, um eine Säulenstruktur auf einem separaten Substrat zu bilden und die Strukturen selektiv auf das gewünschte Package zu übertragen, um Versätze für einen Chip in einem Fanout-Package oder einer Brückenstruktur zu bilden. Dieses Verfahren kann wiederholt durchgeführt werden, um die Gesamthöhe der Säulenstruktur weiter zu vergrößern, ohne durch ein Seitenverhältnis beschränkt zu sein.
  • Die Beschreibungen der verschiedenen Ausführungsformen dienen Zwecken der Veranschaulichung und sollen nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Dem Fachmann sind viele Modifikationen und Variationen ersichtlich, ohne vom Umfang der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber marktüblichen Technologien bestmöglich zu erläutern oder anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.
  • In einer Ausführungsform der vorliegenden Erfindung wird eine Brückenstruktur bereitgestellt, aufweisend: ein Substrat; eine Brücke, welche auf dem Substrat ausgebildet ist; mindestens eine Säule, wobei jede Säule eine Deckmaterialschicht, einen leitfähigen Stopfen, der auf der Deckmaterialschicht ausgebildet ist, eine Basisschicht, die auf dem leitfähigen Stopfen ausgebildet ist, und eine Befestigungsmaterialschicht umfasst, die auf der Basisschicht ausgebildet ist; und mindestens einen Chip, der oben auf der mindestens einen Säule ausgebildet ist. Die Säule kann eine spitz zulaufende Spitze aufweisen.

Claims (20)

  1. Verfahren zum Bilden einer Säulenstruktur (450; 550), wobei das Verfahren umfasst: Bilden einer Mehrzahl von Säulen (152), wobei jede Säule gebildet wird durch Bilden einer Deckmaterialschicht (106) in einer Grube (105), die in einen Schablonen-Wafer (100) geätzt ist, Bilden eines leitfähigen Stopfens (108) auf der Deckmaterialschicht, Bilden einer Basisschicht (110) auf dem leitfähigen Stopfen, und Bilden einer Befestigungsmaterialschicht (114) auf der Basisschicht; und vertikales Verbinden der Säulen miteinander zum Bilden der Säulenstruktur.
  2. Verfahren nach Anspruch 1, wobei die Befestigungsmaterialschicht ein Lötmaterial ist.
  3. Verfahren nach Anspruch 1, wobei das vertikale Verbinden der Säulen miteinander umfasst: Bereitstellen eines Übertragungssubstrats (116); Befestigen einer ersten der Säulen an dem Übertragungssubstrat; Entfernen eines ersten Schablonen-Wafers (102) von der ersten der Säulen; Befestigen einer zweiten der Säulen an der ersten der Säulen; und Entfernen eines zweiten Schablonen-Wafers von der zweiten der Säulen.
  4. Verfahren nach Anspruch 3, wobei das Verfahren ferner ein Aufschmelzen des Befestigungsmaterials für jede der Mehrzahl von Säulen umfasst.
  5. Verfahren nach Anspruch 1, ferner umfassend ein Einbetten der Säulenstruktur in einen vorgeformten Chip.
  6. Verfahren nach Anspruch 1, wobei jede der Säulen eine Spitze aufweist, welche einer Form der Grube entspricht, die in dem Schablonen-Wafer ausgebildet ist.
  7. Verfahren nach Anspruch 6, wobei die Spitze eine kegelförmige oder pyramidenförmige Form aufweist.
  8. Verfahren nach Anspruch 1, ferner umfassend: Befestigen einer Mehrzahl der Säulenstrukturen an einer Fanout-PoP-Struktur oder einer Brückenstruktur; und Bereitstellen einer Füllschicht zum Füllen von Räumen zwischen den Säulenstrukturen.
  9. Verfahren nach Anspruch 8, wobei eine erste der Säulenstrukturen eine erste Anzahl an Säulen umfasst und eine zweite der Säulenstrukturen eine zweite Anzahl an Säulen umfasst, die sich von der ersten Anzahl an Säulen unterscheidet.
  10. Verfahren nach Anspruch 1, wobei jede der Säulen eine spitz zulaufende Spitze aufweist, welche einer Form der Grube entspricht, wobei das Verfahren ferner ein Verformen der spitz zulaufenden Spitze umfasst.
  11. Säulenstruktur (450; 550), aufweisend: eine Mehrzahl von Säulen (152), jede Säule umfassend eine Deckmaterialschicht (106), welche in einer Grube (105) ausgebildet wurde, die in einen Schablonen-Wafer (100) geätzt ist, einen leitfähigen Stopfen (108), der auf der Deckmaterialschicht ausgebildet ist, eine Basisschicht (110), die auf dem leitfähigen Stopfen ausgebildet ist, und eine Befestigungsmaterialschicht (114), die auf der Basisschicht ausgebildet ist; und wobei die Säulen vertikal miteinander verbunden sind, um die Säulenstruktur zu bilden.
  12. Säulenstruktur nach Anspruch 11, wobei die Befestigungsmaterialschicht ein Lötmaterial ist.
  13. Säulenstruktur nach Anspruch 11, wobei die Säulenstruktur in einen vorgeformten Chip (506) eingebettet ist.
  14. Säulenstruktur nach Anspruch 11, wobei jede der Säulen eine Spitze aufweist, welche einer Form der Grube entspricht, die in dem Schablonen-Wafer ausgebildet ist.
  15. Säulenstruktur nach Anspruch 14, wobei die Spitze eine kegelförmige oder pyramidenförmige Form aufweist.
  16. Säulenstruktur nach Anspruch 11, wobei die Säulenstrukturen an einer Fanout-PoP-Struktur oder einer Brückenstruktur ausgebildet sind und wobei eine Formungsschicht ausgebildet ist, um Räume zwischen den Säulenstrukturen zu füllen.
  17. Säulenstruktur nach Anspruch 16, wobei eine erste der Säulenstrukturen eine erste Anzahl an Säulen umfasst und eine zweite der Säulenstrukturen eine zweite Anzahl an Säulen umfasst, die sich von der ersten Anzahl an Säulen unterscheidet.
  18. Säulenstruktur nach Anspruch 11, wobei jede der Säulen eine spitz zulaufende Spitze aufweist, welche einer Form der Grube entspricht, und wobei die spitz zulaufende Spitze verformt ist.
  19. Brückenstruktur, aufweisend: ein Substrat (600); eine Brücke (602), die auf dem Substrat ausgebildet ist; eine Mehrzahl von Säulen (125), jede Säule umfassend eine Deckmaterialschicht (106), einen leitfähigen Stopfen (108), der auf der Deckmaterialschicht ausgebildet ist, eine Basisschicht (110), die auf dem leitfähigen Stopfen ausgebildet ist, und eine Befestigungsmaterialschicht (114), die auf der Basisschicht ausgebildet ist; und mindestens einen Chip (616, 618), der oben auf mindestens einer Säule ausgebildet ist, wobei die Säulen vertikal miteinander verbunden sind, um eine Säulenstruktur (450; 550) zu bilden.
  20. Brückenstruktur nach Anspruch 19, wobei jede der Säulen eine spitz zulaufende Spitze aufweist.
DE112021005934.3T 2020-12-09 2021-11-12 Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke Active DE112021005934B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/115,882 US11587896B2 (en) 2020-12-09 2020-12-09 Transferrable pillar structure for fanout package or interconnect bridge
US17/115,882 2020-12-09
PCT/IB2021/060500 WO2022123356A1 (en) 2020-12-09 2021-11-12 Transferrable pillar structure for fanout package or interconnect bridge

Publications (2)

Publication Number Publication Date
DE112021005934T5 DE112021005934T5 (de) 2023-09-14
DE112021005934B4 true DE112021005934B4 (de) 2024-05-29

Family

ID=81849238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021005934.3T Active DE112021005934B4 (de) 2020-12-09 2021-11-12 Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke

Country Status (6)

Country Link
US (1) US11587896B2 (de)
JP (1) JP2024501399A (de)
CN (1) CN116583930A (de)
DE (1) DE112021005934B4 (de)
GB (1) GB2616769A (de)
WO (1) WO2022123356A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI842536B (zh) * 2023-05-22 2024-05-11 創新服務股份有限公司 銅柱之巨量轉移方法及裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320337A1 (de) 2003-05-06 2004-08-26 Infineon Technologies Ag Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung
US20150241476A1 (en) 2014-02-22 2015-08-27 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US9200883B2 (en) 2011-05-05 2015-12-01 International Business Machines Corporation Transferable probe tips
US9006031B2 (en) 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
US9786622B2 (en) 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US8803333B2 (en) 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US10330701B2 (en) 2014-02-22 2019-06-25 International Business Machines Corporation Test probe head for full wafer testing
US9391040B2 (en) 2014-10-17 2016-07-12 International Business Machines Corporation Planarity-tolerant reworkable interconnect with integrated testing
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10001508B2 (en) 2016-06-17 2018-06-19 International Business Machines Corporation Integrated self-coining probe
US10163798B1 (en) 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US11239167B2 (en) * 2019-12-04 2022-02-01 International Business Machines Corporation Cu—Cu bonding for interconnects on bridge chip attached to chips and packaging substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320337A1 (de) 2003-05-06 2004-08-26 Infineon Technologies Ag Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung
US20150241476A1 (en) 2014-02-22 2015-08-27 International Business Machines Corporation Method of forming surface protrusions on an article and the article with the protrusions attached

Also Published As

Publication number Publication date
US11587896B2 (en) 2023-02-21
WO2022123356A1 (en) 2022-06-16
US20220181286A1 (en) 2022-06-09
GB202309405D0 (en) 2023-08-09
DE112021005934T5 (de) 2023-09-14
GB2616769A (en) 2023-09-20
CN116583930A (zh) 2023-08-11
JP2024501399A (ja) 2024-01-12

Similar Documents

Publication Publication Date Title
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE69533336T2 (de) Testkarte und ihre anwendung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69937416T2 (de) Halbleiter-prüfvorrichtung, prüf-sockelvorrichtung und verfahren zur herstellung
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE102021100011B4 (de) Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE112020004228T5 (de) Bilden einer bump-struktur
DE102013106271A1 (de) Verfahren zur Herstellung einer Chipkapselung, Verfahren zur Herstellung einer Wafer-Level-Kapselung, Chipkapselung und Wafer-Level-Kapselung
DE112021005934B4 (de) Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke
DE102017215797B4 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102013111772B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102014019522B4 (de) Halbleiterstruktur und dazugehöriges Herstellungsverfahren
DE102006045094A1 (de) Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021762000

Ipc: H01L0023522000

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0021768000

R018 Grant decision by examination section/examining division