DE10320337A1 - Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung - Google Patents

Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10320337A1
DE10320337A1 DE10320337A DE10320337A DE10320337A1 DE 10320337 A1 DE10320337 A1 DE 10320337A1 DE 10320337 A DE10320337 A DE 10320337A DE 10320337 A DE10320337 A DE 10320337A DE 10320337 A1 DE10320337 A1 DE 10320337A1
Authority
DE
Germany
Prior art keywords
solder paste
solder
contact
template
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10320337A
Other languages
English (en)
Inventor
Gerald Ofner
Hermann Vilsmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10320337A priority Critical patent/DE10320337A1/de
Publication of DE10320337A1 publication Critical patent/DE10320337A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft einen Halbleiterwafer (1) mit Kontaktsäulen (2) für Flip-Chip-Kontakte (16) und Verfahren zu seiner Herstellung. Der Halbleiterwafer weist dabei in Zeilen und Spalten angeordnete Halbleiterchippositionen (11) mit Kontaktflächen (3) auf, aujf denen die Kontaktsäulen (2) angeordnet sind. Die Kontaktsäulen selbst weisen mindestens zwei Abschnitte (12, 13) aus unterschiedlichem Material auf. Der auf der Kontaktfläche (3) angeordnete Abschnitt (12) weist einen Podest mit höherschmelzendem ersten Lotmaterial (14) auf, während der obere Abschnitt (13) ein niedrigerschmelzendes zweites Lotmaterial (15) aufweist.

Description

  • Die Erfindung betrifft einen Halbleiterwafer für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung.
  • Flip-Chip-Kontakte werden als Außenanschlüsse auf Halbleiterchips angebracht. Die nackten Halbleiterchips mit derartigen Flip-Chip-Kontakten können einer weiteren Fertigung übergeordneter Schaltungsanordnungen aus mehreren Halbleiterchips auf einem gemeinsamen Substrat oder einer Stapelung von mehreren Halbleiterchips übereinander zugeführt werden. Die Fertigung von Flip-Chip-Kontakten ist kostenintensiv, zumal Flip-Chip-Kontaktflächen integrierter Schaltungen aus Platzmangel kleingehalten sind und die Anbringung derartiger Flip-Chip-Kontakte eine hohe Präzision bei geringen Toleranzen im Mikrometerbereich erfordert. Ein weiteres Problem ist die Abscheidezeit der Flip-Chip-Kontakte in einem selektiven galvanischen oder chemischen Abscheideverfahren, welche die Kosten in die Höhe treibt.
  • Aufgabe der Erfindung ist es, ein kostengünstiges Verfahren anzugeben, um Flip-Chip-Kontakte für Halbleiterchips herzustellen und insbesondere die Prozesskosten und Prozesszeiten zu reduzieren.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktsäulen angegeben, die für Flip-Chip-Kontakte auf Halbleiterchips geeignet sind. Dabei weist das Verfahren nachfolgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit Kontaktflächen integrierter Schaltungen bereitgestellt. Diese integrierten Schaltungen sind in Zeilen und Spalten an entsprechenden Halbleiterchippositionen des Halbleiterwafers angeordnet.
  • Anschließend wird eine Schablone mit Durchgangsöffnungen auf dem Halbleiterwafer derart angeordnet, dass die Durchgangsöffnungen der Schablone zu den Kontaktflächen der integrierten Schaltungen ausgerichtet sind. Anschließend werden die Durchgangsöffnungen mit einer ersten Lotpaste aufgefüllt. Dieses Auffüllen der Durchgangsöffnungen in der Schablone kann mittels eines Rakelstreichverfahrens, eines Rakeldruckverfahrens und/oder eines Rakeltiefdruckpressverfahrens eingebracht werden.
  • Nach dem Auffüllen der Durchgangsöffnungen mit dieser ersten Lotpaste wird der Halbleiterwafer mit aufgesetzter Schablone und aufgefüllten Durchgangsöffnungen in einem Brennofen eingeführt und ein erstes Umschmelzen der ersten Lotpaste innerhalb der Durchgangsöffnungen der Schablone wird durchgeführt. Dabei sintert die säulenförmige Auffüllung der Durchgangsöffnungen zu säulenförmigen Podesten auf den Kontaktflächen zusammen. Während des Brenn- oder Sintervogangs verdampfen die in der Lotpaste enthaltenen Lösungsmittel, Bindemittel, Flussmittel und andere flüchtige Substanzen, so dass der säulenförmige Podest aus einem Lotmaterial übrig bleibt.
  • Anschließend wird auf diesem Podest eine zweite Lotpaste durch Auffüllen der Durchgangsöffnungen der Schablone aufge bracht. Dazu wird die Schablone in ihrer Positionierung unverändert beibehalten und das durch den Brenn- oder Sinterprozess freiwerdende Volumen der Durchgangsöffnungen genutzt, um die zweite Lotpaste säulenförmig auf den Podest aufzubringen. Der Schmelzpunkt des Lotmaterials der zweiten Lotpaste ist dabei niedriger als der Schmelzpunkt des Lotmaterials der ersten Lotpaste. Folglich kann mit einer niedrigeren Temperatur in dem Brennofen gearbeitet werden und ein Aufschmelzen des säulenförmigen Podestes wird damit verhindert.
  • Bei der nun niedrigeren Brenntemperatur wird ein zweites Umschmelzen mit der zweiten Lotpaste innerhalb der Durchgangsöffnungen der Schablone zu Verlängerungen der Podeste durchgeführt. Nach Fertigstellung der Kontaktsäulen auf dem Halbleiterwafer kann die Schablone entfernt werden.
  • Der Vorteil eines derartigen Verfahrens liegt darin, dass der Sinter- oder Brennvorgang zum Umschmelzen der beiden Lotpasten zu Lotmaterialien kürzer durchgeführt werden kann als ein galvanisches oder chemisches Abscheiden von entsprechenden Materialien. Darüberhinaus sind Lotpasten preiswerter als Kupferelektroden eines galvanischen Abscheidungsbades zur Herstellung der hochschmelzenden Podeste. Schließlich wird bei dem erfindungsgemäßen Verfahren kein Strom verbraucht, wie bei einem Galvanikverfahren.
  • Die Schablone selbst kann aus hochschmelzendem Metall, wie Edelstahl, Wolfram oder Bronzen hergestellt sein, die beim Umschmelzen der Lotpasten von dem Lotpastenmaterial nicht benetzt werden. Auch temperaturfeste Scheiben aus Glas haben sich als Schablonenmaterial bewährt, wie Pyrex-Glas, das den Umschmelztemperaturen ohne Beschädigung standhält. Derartig Glaswafer haben als Schablonen den Vorteil, dass die optische Ausrichtung von Durchgangsöffnungen der Schablone zu Kontaktflächen von integrierten Schaltungen auf dem Halbleiterwafer erleichtert wird. Als Schablone können auch selbsttragende Folien der obenerwähnten Materialien eingesetzt werden.
  • Die Durchgangsöffnungen in den Schablonen können äußerst präzise durch Laserabtrag in das Schablonenmaterial eingebracht werden. Das Verfahren des Laserabtrags hat den Vorteil, dass keinerlei vorbereitende und/oder strukturierte Schichten zum Schutz des Halbleiterwafers an den Stellen, an denen kein Abtrag vorgesehen ist, auf dem Wafer aufzubringen sind. Darüber hinaus können die Schablonen beliebig oft eingesetzt werden, solange das Schablonenmaterial von dem Lotmaterial der Lotpasten nicht benetzt wird. Außerdem ist nur eine Schablone erforderlich, um Kontaktsäulen mit zwei oder mehr Abschnitten unterschiedlicher Materialien herzustellen.
  • Neben der obenerwähnten Abtragstechnik des Laserabtrags werden auch photolithographische Techniken eingesetzt, um die Durchgangsöffnungen in der Schablone zu verwirklichen. Dazu wird eine photosensitive Schicht auf das Schablonenmaterial aufgebracht und diese photosensitive Schicht durch Belichten, Entwickeln und Fixieren strukturiert, so dass an den schichtfreien Stellen Ionenstrahlen in Form eines Trockenätzprozesses oder Ätzlösungen bei einem Nassätzprozess die Durchgangsöffnungen in der Schablone verwirklichen können.
  • Während bei der Trockenätztechnik mit Hilfe von Plasmaätzverfahren präzise Durchgangsöffnungen mit nahezu vertikalen Wänden entstehen, besteht bei der Nassätztechnik die Gefahr des Unterätzens und damit der Bildung von Durchgangsöffnungen, die gekrümmte Durchgangswandungen aufweisen. Bei dem Plasmaätzverfahren werden ausgerichtete Ionenstrahlen auf das Schablonenmaterial gerichtet. Damit wird das Material der Schablone präzise und senkrecht zu den Oberseiten der Schablone abgetragen. Das Plasmaätzverfahren eignet sich zur Darstellung von Durchgangsöffnungen mit Toleranzen im Mikrometerbereich.
  • Die Prozesstemperaturen für das Einbrennen bzw. Sintern oder Umschmelzen der ersten Lotpaste liegen zwischen 300 und 320°C. Die Prozesstemperaturen für Lotpasten mit niedrigschmelzendem Lotmaterial liegen zwischen 180 und 220°C. Dieser hohe Temperaturunterschied zwischen dem hochschmelzendem Lotmaterial und dem niedrigschmelzendem Lotmaterial hat den Vorteil, dass der zuerst gebildete Podest aus hochschmelzendem Lotmaterial bei der Herstellung der Verlängerung der Kontaktsäule durch niedrigschmelzendes Lotmaterial nicht beschädigt wird.
  • Für den Podest kann relativ preiswertes Lotmaterial eingesetzt werden, das zwischen 92 Gew.% und 97 Gew.% Pb und Rest Ag aufweist. Vorzugsweise wird ein Lotmaterial für die erste Lotpaste von 95 Gew.% Pb und 5 Gew.% Ag eingesetzt. Dabei wird durch das bleihaltige Lot mit einem Silberzusatz gewährleistet, dass die Prozesstemperatur zum Umschmelzen der Lotpaste zu einem Lotmaterial zwischen 300 und 320°C liegt. Für die zweite Lotpaste kann als Lotmaterial ein herkömmliches bleihaltiges, niedrigschmelzendes Lot mit 60 bis 65 Gew.% Sn, Rest Pb, vorzugsweise 63 Gew.% Sn und 37 Gew.% Pb eingesetzt werden. Als niedrigschmelzendes Lot werden auch bleifreie Lotmaterialien für die zweite Lotpaste eingesetzt, die zwischen 95 und 98 Gew.% Sn und 2 bis 5 Gew.% Rg aufweisen. Vorzugsweise wird ein bleifreies Lotmaterial für die zweite Lotpaste eingesetzt, das 97,5 Gew.% Sn und 2,5 Gew.% Ag aufweist.
  • Erfindungsgemäß wird ein Halbleiterwafer geschaffen mit aufgebrachten Flip-Chip-Kontakten, der die nachfolgenden Merkmale aufweist. Auf dem Wafer sind in Zeilen und Spalten angeordnete Halbleiterchippositionen vorhanden, die ihrerseits Kontaktflächen zu integrierten Schaltungen aufweisen. Auf diesen Kontaktflächen sind Flip-Chip-Kontakte in Form von Kontaktsäulen angeordnet, die mindestens zwei Abschnitte unterschiedlichen Materials aufweisen. Ein unterer auf einer Kontaktfläche angeordneter Abschnitt bildet einen ein Podest mit höherschmelzendem erstem Lotmaterial aus. Ein oberer zweiter Abschnitt der Kontaktsäule weist ein niedrigerschmelzendes zweites Lotmaterial auf.
  • Dieser Halbleiterwafer hat den Vorteil, dass er für sämtliche Halbleiterchippositionen die vorgesehenen Flip-Chip-Kontakte in Kontaktsäulenform zur Verfügung stellt, so dass nach einem Trennen des Halbleiterwafers in einzelne Halbleiterchips diese bereits Außenanschlüsse in Form von Flip-Chip-Kontakten aufweisen. Darüber hinaus hat der Halbleiterwafer den Vorteil, dass er Kontaktsäulen liefert, die genau positioniert sind und mit ihrem oberen Abschnitt als Lötdepot auf übergeordnete Schaltungsanordnungen gelötet werden kann. Darüber hinaus ist mit den Kontaktsäulen aus mindestens zwei Abschnitten auf einem Halbleiterwafer der Vorteil verbunden, dass ein Mindestabstand zwischen einem Halbleiterchip und einer übergeordneten Schaltung in Form eines Substrats durch den ersten Abschnitt der Kontaktsäule in Form eines Podestes gewährleistet bleibt, solange beim lottechnischen Anschluss der erfindungsgemäßen Kontaktsäulen an die übergeordnete Schaltung die Schmelztemperatur der höherschmelzenden Komponente des ersten Abschnitts nicht erreicht wird.
  • Zusammenfassend ist festzustellen, dass die Herstellung von "Pillar Bumps" oder auch Kontaktsäulen für den Flip-Chip-Prozess momentan über einen galvanischen Prozess auf der Basis der Abscheidung von Kupfer für die Kontaktäulen und anschließender Abscheidung von Lot erfolgt. In der Abscheidung von Kontaktsäulen werden auch Standardbumps galvanisch abgeschieden. Andere Möglichkeiten Standardbumps herzustellen können auch mittels des "Wire-Bondens" bzw. Drahtbondens in einem jedoch seriellen Prozess erfolgen. Die dadurch hergestellten Kontakte oder Bumps werden auch "Stud Bumps" genannt. Gegenüber diesen Möglichkeiten der Herstellung von Flip-Chip-Kontakten liefert die vorliegende Erfindung Kontaktsäulen bzw. "Pillar Bumps" auf Halbleiterwafern mit folgenden Vorteilen:
    • – kostengünstig im Vergleich zu bestehenden Herstellungsverfahren für Kontaktsäulen durch Anwendung des Schablonendruckverfahrens;
    • – Wiederverwendbarkeit der Schablonen;
    • – die Herstellung von Kontaktsäulen mit geringem Durchmesser im Mikrometerbereich und entsprechenden Höhen ist realisierbar und fördert die Hochfrequenzeigenschaften der Bauteile;
    • – die Herstellung eines "Fine Pitch Rasters" ist möglich, so dass Kontaktsäulen mit geringen Schrittweiten auf dem Halbleiterwafer verteilt werden können;
    • – die Bildung von Kontaktsäulen aus zwei aufeinandergestapelten unterschiedlichen Loten ermöglicht eine hohe Formstabilität;
    • – ein Lotdepot auf den Kontaktsäulen bzw. Bumps ist möglich, was bedeutet, dass auf der Substratseite einer übergeordneten Schaltung kein Lotdepot mehr erforderlich ist.
  • Zusammenfassend lässt sich feststellen, daß mit dem erfindungsgemäßen Wechsel von bisher üblichen galvanischen Herstellungsprozessen zu Schablonendruckverfahren nur noch wenige Schritte erforderlich sind, um einen Wafer mit Kontaktsäulen auszustatten. Dabei ist zunächst die Herstellung einer Schablone mit einem entsprechenden "Pad Raster" oder Kontaktflächenraster durchzuführen. Danach wird diese Schablone oder Maske auf dem Wafer justiert und fixiert. Schließlich wird ein Aufbringen von hochschmelzender Lotpaste und ein Einbringen dieser hochschmelzenden Lotpaste in die Schablone und einem der oben erwähnten Rakelprozesse bewirkt.
  • Bei dem Umschmelzen dieses hochschmelzenden Lotes entsteht ein freies Volumen in den Durchgangsöffnungen der Schablone, da eine Schrumpfung auftritt und dieses freie Volumen kann mit einem zweiten Lotauftrag gefüllt werden. Bei dem zweiten Lotauftrag wird schließlich eine eutektische Lotpaste mit einem niedrigeren Schmelzpunkt für das Lotmaterial in das vorhandene freie Volumen eingebracht. Nach dem Umschmelzen des eutektischen Lotes und dem Entfernen der Maske steht ein Halbleiterwafer zur Verfügung, der Kontaktsäulen für Flip-Chip-Kontakte von Halbleiterchips aufweist.
  • Die Erfindung wird nun anhand von beigefügten Figuren näher erörtert.
  • 1 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition eines Halbleiterwafers mit aufgebrachten Flip-Chip-Kontakten,
  • 2 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition eines Halbleiterwafers vor dem Aufbringen von Flip-Chip-Kontakten,
  • 3 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 2 und durch eine darüber angeordnete Schablone,
  • 4 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 3 nach einem Aufsetzen und Justieren der Schablone auf den Halbleiterwafer,
  • 5 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition gemäß 4 nach Auffüllen von Durchgangsöffnungen der Schablone,
  • 6 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 5 nach einem Umschmelzen einer ersten Lotpaste,
  • 7 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 6 nach Aufbringen einer zweiten Lotpaste,
  • 8 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition gemäß 7 nach einem Umschmelzen der zweiten Lotpaste,
  • 9 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition gemäß 8 nach Entfernen der Schablone.
  • 1 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition 11 eines Halbleiterchipwafers 1 mit aufgebrachten Flip-Chip-Kontakten 16. Diese Flip-Chip-Kontakte 16 sind auf Kontaktflächen 3 von integrierten Schaltungen angeordnet, die in Zeilen und Spalten in entsprechenden Halbleiterchippositionen 11 auf dem Halbleiterwafer 1 angeordnet sind. Der Halbleiterwafer 1 hat einen scheibenförmigem Umriss mit einer Dicke D von 300 bis 900 μm und mit einem Scheibendurchmesser von mehreren 10 cm.
  • Die Flip-Chip-Kontakte 16 sind Kontaktsäulen 2 und weisen einen unteren Abschnitt 12 und einen oberen Abschnitt 13 auf. Diese Abschnitte 12 und 13 unterscheiden sich in ihrer Materialzusammensetzung. Der untere Abschnitt 12 weist ein hochschmelzendes erstes Lotmaterial 14 aus einer Bleilegierung auf, bei welcher der Hauptbestandteil Blei und der Legierungszusatz Silber bis zu 8 Gew.% ist. Damit wird eine Schmelztemperatur für dieses erste Lotmaterial 14 von 300 bis 320°C erreicht, so dass ein hochschmelzender Podest 7 entsteht, der bei einem Auflöten der aus diesem Halbleiterwafer 1 entstehenden Halbleiterchips auf übergeordnete Schaltungssubstrate nicht anschmilzt.
  • Das niedrigschmelzende zweite Lotmaterial 15 des oberen Abschnitts 13, das eine säulenförmige Verlängerung 9 auf dem Podest 7 bildet, schmilzt bereits bei Temperaturen zwischen 180 und 220°C, so daß der Podest 7 bei einem Lötprozess zur Herstellung elektrischer Verbindungen nicht beschädigt wird.
  • Der Durchmesser d der Kontaktsäulen 2 liegt zwischen wenigen Mikrometern und einigen hundert Mikrometern und ermöglicht es, eine geringe Schrittweite s zwischen wenigen zehn Mikrometern und einigen 100 Mikrometern für die Kontaktsäulen 2 bereitzustellen. Somit ist ein sogenanntes "Fine Pitch Raster" für die Kontaktsäulen 2 in jeder der Halbleiterchippositionen 11 des Halbleiterwafers 1 möglich. Die Höhe h der Kontaktsäulen 2 liegt zwischen wenigen Mikrometern bis zu einigen hundert Mikrometern. Somit lässt diese Ausführungsform der Erfindung eine breite Auswahl an Gestaltungsmöglichkeiten für Flip-Chip-Kontakte 16 zu.
  • 2 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition 11 eines Halbleiterwafers 1 vor dem Aufbringen von Flip-Chip-Kontakten. Auf der aktiven Oberseite 17 des Halbleiterwafers 1 sind in jeder Halbleiterchipposition 11 Kontaktflächen 3 der an der Bauteilposition 11 realisierten integrierten Schaltung angeordnet. An diese Kontaktflächen 3 kann direkt keine übergeordnete Schaltungsplatine oder kein übergeordnetes Schaltungssubstrat angeschlossen werden, zumal diese Kontaktflächen 3 von einer Lötstopplackschicht 18 umgeben sind und somit ein Zugriff auf die Kontaktflächen 3 erschwert wird. In den nachfolgenden 3 bis 9 wird auf die Darstellung dieser Lötstopplackschicht 18 verzichtet, um die Herstellung der Kontaktsäulen 2 auf einem Halbleiterwafer 1 klarer darzustellen.
  • 3 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition 11 gemäß 2 und durch eine darüber angeordnete Schablone 4. Die Schablone 4 weist Durchgangsöffnungen 5 auf, die zu den Kontaktflächen 3 des Halbleiterwafers 1 in jeder der Bauteilpositionen 11 ausgerichtet sind. Diese Schablone 4 ist aus einem hochschmelzenden Metall, wie einem nicht rostenden Stahl, hergestellt und die Durchgangsöffnungen 5 sind mit Hilfe eines Laserabtragsverfahrens eingebracht. Da der Durchmesser der Durchgangsöffnungen 5 dem späteren Durchmesser der Flip-Chip-Kontakte na hezu entspricht, weist diese Durchgangsöffnung 5 einen Durchmesser zwischen wenigen Mikrometern und einigen hundert Mikrometern auf.
  • 4 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition 11 gemäß 3 eines Halbleiterwafers 1 nach Ausrichten und Aufsetzen der Schablone 4 auf den Halbleiterwafer 1. Nach einem derartigen Aufsetzen der Schablone 4 schließen die Kontaktflächen 3 die Durchgangsöffnungen 5 der Schablone 4 nach unten zur aktiven Oberseite 17 des Halbleiterwafer 1 hin ab. In einer dafür geeigneten Anlage wird die Schablone 4 mit dem Halbleiterwafer 1 derart zusammengepresst oder geklammert, dass ein Verschieben der einmal justierten Schablone 4 auf dem Halbleiterwafer 1 nicht möglich ist.
  • 5 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition 11 gemäß 4 nach Auffüllen von Durchgangsöffnungen 5 der Schablone 4. Dazu wird hier ein Rakelverfahren eingesetzt mit einer Rakel 10, die eine erste Lotpaste 6 über eine Oberseite 19 der Schablone 4 abstreift. Dieses Rakelabstreifverfahren sorgt dafür, dass eine erste Lotpaste 6 in die Durchgangsöffnung 5 der Schablone 4 eingebracht wird.
  • 6 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition 11 gemäß 5 nach einem Umschmelzen der ersten Lotpaste 6 in den Durchgangsöffnungen 5 der Schablone 4. Dazu wird die Schablone 4 mit dem daran fixierten Halbleiterwafer 1 in einen Brenn- oder Sinterofen verbracht, so dass bei einer ersten Schmelztemperatur von 300 bis 320°C die flüchtigen Substanzen, wie Binder, Lösungsmittel und Flussmittel, aus der Lotpaste 6, die in 5 gezeigt wird, ausgetrieben werden und das Lotmaterial 14 als unterer Abschnitt 12 zu einem säulenförmigen Podest 7 auf den Kontaktflächen 3 des Halbleiterwafer 1 zusammensintert. Dabei schrumpft insbesondere die Höhe des Lotmaterials 14, so dass ein Teil des Volumens der Durchgangsöffnungen 5 frei wird, und für weitere Beschichtungen mit Lotpasten zur Verfügung steht.
  • 7 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition gemäß 6 nach Aufbringen einer zweiten Lotpaste 8.
  • Während das erste Lotmaterial 14 der ersten Lotpaste 6, wie sie in 5 gezeigt wird, bei 300 bis 320°C schmilzt und einen entsprechenden hochtemperaturfesten Podest 7, wie er in 6 gezeigt wird, ausbildet, wird mit der zweiten Lotpaste ein niedrigschmelzendes zweites Lotmaterial 15 eingebracht, das bleifrei ist und eine Zusammensetzung von 97,5 Gew.% Pb und 2,5 Gew.% Silber aufweist. Dieses Lotmaterial der Lotpaste 8 schmilzt bei Temperaturen zwischen 180 und 220°C und wird durch den Sinter- oder Brennprozess, der sich an die Darstellung in 7 anschließt, zusammengesintert bzw. umgeschmolzen.
  • 8 zeigt den schematischen Querschnitt der Halbleiterchipposition 11 gemäß 7 nach einem Umschmelzen der zweiten Lotpaste 8 zu einem zweiten Lotmaterial 15 unter Bildung einer säulenförmigen Verlängerung 9 innerhalb der Durchgangsöffnung 5 der Schablone 4. Mit dieser Umschmelzung, bzw. diesem Einbrennen oder Sintern entsteht eine säulenförmige Verlängerung 9, so dass die Kontaktsäulen 2 zwei Abschnitte aufweisen, einen oberen Abschnitt 13, der eine niedrigere Schmelztemperatur aufweist als ein unterer Abschnitt 12, der einen höheren Schmelzpunkt aufweist. Damit ist gewährleistet, dass der untere Abschnitt 12 als Podest 7 bestehen bleibt, selbst wenn der Halbleiterchip mit seinen Flip-Chip-Kontakten 16 auf eine übergeordnete Schaltung oder auf ein übergeordnetes Substrat aufgelötet wird.
  • 9 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition 11 gemäß 8 nach Entfernen der Schablone 4. Das Material der Schablone 4, wie sie in 8 gezeigt wird, ist derart ausgewählt, dass sowohl das Lotmaterial 14 der ersten Lotpaste als auch das Lotmaterial 15 der zweiten Lotpaste, die Schablone 4 nicht benetzen, so dass die Schablone abgezogen werden kann und wiederverwendbar bleibt. Mit der 9 wird ein Halbleiterwafer 1 gezeigt, der Flip-Chip-Kontakte 16 in Form von Kontaktsäulen 2 aufweist, wie es bereits mit 1 gezeigt wurde und dort auch ausführlich erörtert ist. Zur Vermeidung von Wiederholungen wird deshalb auf eine weitere Erläuterung der 9 verzichtet.
    • 1
    Halbleiterwafer
    2
    Kontaktsäule
    3
    Kontaktfläche
    4
    Schablone
    5
    Durchgangsöffnung in der Schablone
    6
    erste Lotpaste
    7
    säulenförmiger Podest
    8
    zweite Lotpaste
    9
    Verlängerung des Podestes
    10
    Rakel
    11
    Halbleiterchipposition
    12
    unterer Abschnitt der Kontaktsäule
    13
    oberer Abschnitt der Kontaktsäule
    14
    erstes Lotmaterial
    15
    zweites Lotmaterial
    16
    Flip-Chip-Kontakte
    17
    aktive Oberseite des Halbleiterwafers
    18
    Lötstopplackschicht
    19
    Oberseite der Schablone
    d
    Durchmesser der Kontaktsäule
    D
    Dicke des Halbleiterwafers
    h
    Höhe der Kontaktsäule
    s
    Schrittweite zwischen zwei Kontaktflächen

Claims (4)

  1. Verfahren zur Herstellung eines Halbleiterwafers (1) mit Kontaktsäulen (2) für Flip-Chip-Kontakte auf Halbleiterchips, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers (1) mit Kontaktflächen (3) integrierter Schaltungen, – Aufbringen einer Schablone (4) mit Durchgangsöffnungen (5) auf dem Halbleiterwafer (1) derart, dass die Durchgangsöffnungen (5) der Schablone (4) zu den Kontaktflächen (3) ausgerichtet sind, – Auffüllen der Durchgangsöffnungen (5) mit einer ersten Lotpaste (6), – Durchführen eines ersten Umschmelzens der ersten Lotpaste (6) innerhalb der Durchgangsöffnungen (5) der Schablone (4) zu säulenförmigen Podesten (7) auf den Kontaktflächen (3), – Aufbringen mindestens einer zweiten Lotpaste (8) auf die säulenförmigen Podeste (7), wobei der Schmelzpunkt der zweiten Lotpaste (8) niedriger ist als der Schmelzpunkt der ersten Lotpaste (6), – Durchführen eines zweiten Umschmelzens mit der zweiten Lotpaste (8) innerhalb der Durchgangsöffnungen (5) der Schablone (4) zu Verlängerungen (9) der Podeste (7), – Entfernen der Schablone (4).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die ersten und zweiten Lotpasten (6, 8) nacheinander mit einer Rakel (10) in die Durchgangsöffnungen (5) der Schablone (4) eingebracht werden.
  3. Halbleiterwafer mit aufgebrachten Flip-Chip Kontakten, der folgende Merkmale aufweist: – in Zeilen und Spalten angeordnete Halbleiterchippositionen (11), die Kontaktflächen (3) aufweisen, – auf den Kontaktflächen (3) angeordnete Flip-Chip-Kontakte in Form von Kontaktsäulen (2), die mindestens zwei Abschnitte (12, 13) unterschiedlichen Materials aufweisen, wobei ein unterer auf einer Kontaktfläche (3) angeordneter Abschnitt (12) einer Kontaktsäule (2) ein Podest (7) mit höher schmelzendem ersten Lotmaterial aufweist und wobei ein oberer Abschnitt (13) der Kontaktsäule (2) ein niedriger schmelzendes zweites Lotmaterial aufweist.
  4. Halbleiterwafer nach Anspruch 5, dadurch gekennzeichnet, dass der obere Abschnitt (13) der Kontaktsäulen (2) ein bleifreies Lot als Lotdepot aufweist, und/oder der untere Abschnitt (12) der Kontaktsäulen (2) ein bleihaltiges Lot aufweist.
DE10320337A 2003-05-06 2003-05-06 Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung Ceased DE10320337A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10320337A DE10320337A1 (de) 2003-05-06 2003-05-06 Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10320337A DE10320337A1 (de) 2003-05-06 2003-05-06 Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10320337A1 true DE10320337A1 (de) 2004-08-26

Family

ID=32748309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10320337A Ceased DE10320337A1 (de) 2003-05-06 2003-05-06 Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10320337A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020129831A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten eines Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE102020129830A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE112021005934B4 (de) 2020-12-09 2024-05-29 International Business Machines Corporation Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
US6340630B1 (en) * 1996-09-25 2002-01-22 International Business Machines Corporation Method for making interconnect for low temperature chip attachment
DE10105329A1 (de) * 2001-02-05 2002-08-29 Hans Und Antonie Priwitzer Ing Druckschablone

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
US6340630B1 (en) * 1996-09-25 2002-01-22 International Business Machines Corporation Method for making interconnect for low temperature chip attachment
DE10105329A1 (de) * 2001-02-05 2002-08-29 Hans Und Antonie Priwitzer Ing Druckschablone

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 09 205096 A Pat.Abstr. of JP *
JP 2001044240 A Pat.Abstr. of JP *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020129831A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten eines Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE102020129830A1 (de) 2020-11-12 2022-05-12 Endress+Hauser SE+Co. KG Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE112021005934B4 (de) 2020-12-09 2024-05-29 International Business Machines Corporation Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke

Similar Documents

Publication Publication Date Title
DE19653499B4 (de) Lotzuführgerät und Lotzuführverfahren
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
EP0528350B1 (de) Verfahren zum Beloten und Montieren von Leiterplatten mit Bauelementen
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE2558361A1 (de) Verfahren zum herstellen von durchgehend metallisierten bohrungen in mehrschichtigen keramischen moduln
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE102006004788A1 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
EP0781186B1 (de) Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
EP1080615B1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergl. auf dem mehrfachnutzen
EP3817881A1 (de) Verfahren zur herstellung einer hochtemperaturfesten bleifreien lotverbindung und hochtemperaturfeste bleifreie lotverbindung
DE10320337A1 (de) Halbleiterwafer mit Kontaktsäulen für Flip-Chip-Kontakte und Verfahren zu seiner Herstellung
DE19945794C2 (de) Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE4324479B4 (de) Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
EP3297410A1 (de) Lötschablone und verfahren zur herstellung einer leitrplattenanordnung
DE19923805C2 (de) Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente
DE4137045A1 (de) Verfahren zur herstellung von lotflaechen auf einer leiterplatte und lotpastenfolie zur durchfuehrung des verfahrens
DE10332573B4 (de) Verfahren zum Erzeugen von Lotkontakten auf Bauelementen
DE102015220676A1 (de) Leiterplatte und Anordnung mit einer Leiterplatte
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection