JP2015079906A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015079906A JP2015079906A JP2013217248A JP2013217248A JP2015079906A JP 2015079906 A JP2015079906 A JP 2015079906A JP 2013217248 A JP2013217248 A JP 2013217248A JP 2013217248 A JP2013217248 A JP 2013217248A JP 2015079906 A JP2015079906 A JP 2015079906A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- recess
- semiconductor device
- conductive paste
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体チップと金属基板との間の導電性ペーストを均一に薄く形成することにより、放熱性に優れた半導体装置を得る。
【解決手段】本発明の半導体装置100は、金属ベース材2と、金属ベース材2上に形成された絶縁層3と、絶縁層3の上に形成された金属層4と、金属層4に形成され、導電性ペースト16により内部に半導体チップ10が実装された凹部12と、を備え、凹部12の開口部が半導体チップ10の下面を内包可能な形状であり、半導体チップ10の下面が凹部12の底面部を内包可能な形状である。
【選択図】 図3
【解決手段】本発明の半導体装置100は、金属ベース材2と、金属ベース材2上に形成された絶縁層3と、絶縁層3の上に形成された金属層4と、金属層4に形成され、導電性ペースト16により内部に半導体チップ10が実装された凹部12と、を備え、凹部12の開口部が半導体チップ10の下面を内包可能な形状であり、半導体チップ10の下面が凹部12の底面部を内包可能な形状である。
【選択図】 図3
Description
本発明は半導体装置に関するものであり、詳しくは半導体チップが発生する熱を効率よく放熱する半導体装置に関するものである。
半導体装置は、一般にその動作に伴い発熱する。特に電力用半導体装置に用いられる電力用半導体チップは高電圧、大電流を用いるため発熱が大きい。そのため、電力用半導体チップの実装にはアルミニウムや銅などの金属ベース材上に絶縁層が形成され、さらにこの絶縁層上に銅箔等からなる金属層(回路パターン)が形成された、放熱性が高い金属基板を用いる。
この金属基板に半導体チップを実装する場合、従来半田が用いられたが、取り扱いが容易な導電性ペーストを用いた実装が増加している。しかしながら、導電性ペーストを用いた実装では、半田での実装と比較して放熱性が不十分である。そこで金属基板と半導体チップとの間の導電性ペーストを薄くして放熱性を高めることが必要となるが、導電性ペーストを薄くすると厚みのバラツキを生じやすくなり、基板材料と半導体チップとの線熱膨張係数の差に伴う応力が導電性ペーストの薄い部分に集中し、温度サイクル試験等の信頼性を低下させるという問題があった。
このような問題に対して、フレキシブルな支持体上に印刷により塗布し、仮硬化させた導電性ペーストを金属基板の金属層面へ転写した上で、半導体チップを熱圧着し加熱硬化させて均一でかつ薄い接着層を形成する方法が提案されている。この方法を用いて、事前に転写条件を検討することにより、必要とする厚さで、厚みのムラのない接着層を形成することができる(たとえば特許文献1)。
しかしながら、特許文献1に示した均一で薄い導電性ペーストの形成方法は、事前に熱を加えて導電性ペーストを転写し、半導体チップを熱圧着する工程が必要であり、接着工程が煩雑である。また、仮硬化後に接着層を加熱し導電性ペーストの粘度を低下させ、半導体チップに均一に押し広げる必要があるが、半導体チップが初期状態において反りを持っている場合、均一に加圧することができず、加圧バラツキにより接着層の膜厚が不均一になるという課題もある。
本発明はこのような課題を解決するためになされたもので、金属基板の金属層(回路パターン)面に半導体チップを実装する場合に、導電性ペーストを薄く、かつ均一に形成することができる半導体装置を提供することを目的とする。
本発明の半導体装置は、金属ベース材と、金属ベース材上に形成された絶縁層と、絶縁層の上に形成された金属層と、金属層に形成され、導電性ペーストにより内部に半導体チップが実装された凹部と、を備え、凹部の開口部が半導体チップの下面を内包可能な形状であり、半導体チップの下面が凹部の底面部を内包可能な形状であるものである。
本発明の半導体装置は、金属基板表面の金属層に半導体チップを実装する凹部を形成し、金属層の表面部分での凹部の開口部が半導体チップの下面を内包可能な形状であり、半導体チップの下面が凹部の底面部を内包可能な形状である。そのため凹部内の底面部に達しない位置に半導体チップが固定され、半導体チップの下面の下に薄く、かつ均一な導電性ペーストを形成することができ、放熱性に優れた半導体装置を得ることができる。
実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置100の外形図である。また、図2は本実施の形態に係る半導体装置100の内部構造を断面図により模式的に示すものであり、図1に示した半導体装置100のA-A部分の断面構造を示すものである。図3は、図2に示す実施の形態1に係る半導体装置100の断面模式図中の破線で囲まれた部分Bを拡大して示す断面模式図である。部分Bは半導体チップとその周辺部分であり、半導体チップを金属基板上に実装した部分の断面を拡大して模式的に示すものである。まず図1〜2を用いて半導体装置100の概要を説明する。
図1は、本発明の実施の形態1に係る半導体装置100の外形図である。また、図2は本実施の形態に係る半導体装置100の内部構造を断面図により模式的に示すものであり、図1に示した半導体装置100のA-A部分の断面構造を示すものである。図3は、図2に示す実施の形態1に係る半導体装置100の断面模式図中の破線で囲まれた部分Bを拡大して示す断面模式図である。部分Bは半導体チップとその周辺部分であり、半導体チップを金属基板上に実装した部分の断面を拡大して模式的に示すものである。まず図1〜2を用いて半導体装置100の概要を説明する。
<半導体装置の概要>
半導体装置100は、外部を樹脂製のケース5で覆われている。このケース5は一例として、熱可塑性樹脂、例えばPPS(ポリフェニレンサルファイド)にガラス繊維を充填し強度を向上させた複合材料が用いられる。ケース5には外部との入出力のための外部端子6、制御回路用端子7等が形成され、中央部分にはケース内部に絶縁性のゲル14を充填した後、密閉するケース蓋8が形成されている。
半導体装置100は、外部を樹脂製のケース5で覆われている。このケース5は一例として、熱可塑性樹脂、例えばPPS(ポリフェニレンサルファイド)にガラス繊維を充填し強度を向上させた複合材料が用いられる。ケース5には外部との入出力のための外部端子6、制御回路用端子7等が形成され、中央部分にはケース内部に絶縁性のゲル14を充填した後、密閉するケース蓋8が形成されている。
ケース5は金属基板1を覆って配置されており、金属基板1は、金属ベース材2、金属ベース材2上の絶縁層3、及びさらにその上に形成された金属層4で構成されている。
図1及び図2には詳細には示されていないが、金属層4には半導体チップ実装用ランド、配線、電子部品用ランド等が形成されている。この半導体チップ実装用ランド上にIGBT(Insulated Gate Bipolar Transistor)等の半導体チップ10を実装するための凹部12が形成されており、導電性フィラー15aと樹脂バインダー15bとからなる導電性ペースト16(図2には図示せず)により接着して固定する。この金属層4に形成した半導体チップ10を実装するための凹部12は本発明の最も重要な点であり、図3等を用いた実装構造の説明において詳細に述べる。
金属基板1の金属層4上には、半導体チップ10、ダイオード11等が実装され、これらの表面電極はアルミニウムワイヤー13を介して主端子9、制御回路用端子7に接続される。主端子9はケース5の内部を通ってケース5の上部に設置された外部端子6に接続されている。最後に絶縁性確保、内部端子保護のためにケース5の内部に絶縁性のゲル14を充填し、上部からケース蓋8を設置して半導体装置100を得る。
本実施の形態で用いる半導体チップ10は大電流、高電圧を印加し、発熱の大きい電力用半導体チップを用いることができ、電力用半導体チップを用いた場合、本発明の放熱性向上の効果を特に顕著に発揮することができる。本実施の形態で用いた金属基板1は、金属ベース材2として厚さ2mmのアルミニウム板、絶縁層3として厚さ100μmのエポキシ樹脂、金属層4として厚さ約100μmの銅箔を用いたが、これに限定されるものではなく、たとえば、金属ベース材2はアルミニウム板以外に銅板等も用いることができ、厚みについては一般的に0.5mm〜3mm程度の厚みの金属板を用いることができる。
絶縁層3を構成している樹脂材料としてはエポキシ樹脂を用いたが、感光性ポリイミド、アクリル樹脂、シリコン樹脂等の材料も用いることができ、熱伝導性を持つ無機フィラーとしてシリカを添加し、熱伝導率を高くすることも放熱効果を高めるために有効である。ここでは、熱伝導性の無機フィラーとしてシリカを使用したが、アルミナ、窒化アルミニウムなどのより高放熱の無機フィラーを添加することも可能である。金属基板1上に実装する半導体チップ10で発する熱を絶縁層3を介して金属ベース板2に放熱するため、絶縁層3が厚すぎると放熱性が低下し、半導体の特性を十分に発揮することができない。
またこの絶縁層3は半導体チップ10の裏面の電極と金属ベース材2を電気的に接触しないように維持する働きも有するため、薄くなりすぎると電気的特性が劣化し、半導体チップ10と金属ベース材2との間の絶縁性が保てなくなり半導体装置は動作しなくなる場合もある。従ってこの絶縁層3の厚みは重要であり、目的とする電気抵抗等に応じて、個々に設定することができ、多くの場合50〜100μm程度が好適ではあるものの、特にこの範囲に限定するものではない。
絶縁層3の上に形成する金属層4は、本実施の形態では厚み約100μmの銅箔を用いたが、厚さは特に限定されるものではなく、種々の厚みとすることができる。また銅箔以外にアルミニウム箔等も用いることができる。
本実施の形態においては、アルミニウムワイヤー13は、大電流で、高電圧を印加する発熱の大きい電力用半導体チップを用いた場合を考慮して、比較的大電流に耐えられるよう、300μm径の純アルミニウム素材のものを用いた。ワイヤーボンディングの材料、太さ等は特に限定するものではなく、半導体装置に用いる電圧、電流等によって適当な材質、太さの金属ワイヤーを選ぶことができる。たとえば材質は、金、銅、アルミニウム合金、純アルミニウム等を用いることができる。またアルミニウムワイヤー13の表面電極への接続は超音波接合法を用いて行った。
<凹部の形状について>
図3は、図2の破線で囲まれた部分Bを拡大して模式的に示すもので、本実施の形態1で説明する本発明の特徴、特に半導体チップ10を接着して実装する凹部12の形状を図3を用いて説明する。金属基板1は、先にも述べたように、金属ベース材2、絶縁層3及び金属層4で構成されており、金属層4には、半導体チップ10の大きさに対応し、半導体チップ10を接着して固定するための凹部12が形成されている。本実施の形態においては、この凹部12はウェットエッチング法により形成したが、銅箔等で形成された金属層4を部分的に薄くすることができる方法であれば、アッシング法等も用いることができる。
図3は、図2の破線で囲まれた部分Bを拡大して模式的に示すもので、本実施の形態1で説明する本発明の特徴、特に半導体チップ10を接着して実装する凹部12の形状を図3を用いて説明する。金属基板1は、先にも述べたように、金属ベース材2、絶縁層3及び金属層4で構成されており、金属層4には、半導体チップ10の大きさに対応し、半導体チップ10を接着して固定するための凹部12が形成されている。本実施の形態においては、この凹部12はウェットエッチング法により形成したが、銅箔等で形成された金属層4を部分的に薄くすることができる方法であれば、アッシング法等も用いることができる。
この金属層4のうち、凹部12が形成され、金属層4の厚みが薄くなった部分を薄肉部分4a、凹部12が形成されず、金属層4の厚みがそのままの部分を肉厚部分4b、薄肉部分4aと肉厚部分4bの間の厚みが変化している部分をテーパー部分4cと呼ぶ。
本発明においては、金属基板1に半導体チップ10を接着して実装する場合に、金属基板1に対向する、半導体チップ10の下面の大きさとこの金属層4に形成した凹部12の大きさとの関係が重要である。具体的には、金属層4の表面部分での凹部12の開口部が、金属基板1に対向する半導体チップ10の下面を内包可能な形状であり、かつ半導体チップ10の下面が、凹部12の底面部を内包可能な形状であるように凹部12を形成する。
つまり、凹部12は、底面部から金属層4の表面部分の開口部に向けて大きくなるように形成されており、半導体チップ10の下面は、凹部12の開口部より小さく、凹部12の開口部に内包され得る形状であるため、凹部12の開口部から挿入させることができる。しかし、半導体チップ10の下面は、凹部12の底面部より大きく、底面部を内包可能であるため、凹部12の底面部までは入ることができず、凹部12の深さ方向の途中で止まることになる。
<半導体チップの実装工程について>
以下に半導体チップ10の実装の工程を詳細に説明する。半導体チップ10の接着には導電性フィラー15aを樹脂バインダー15bに添加した導電性ペースト16を用いた。本発明の金属層4に形成された凹部12は、上述のように、凹部12の開口部が半導体チップ10の下面を、内包可能な形状であり、凹部12の底面部が半導体チップ10の下面に内包され得る形状である。簡便な表現を用いると、凹部12の開口部は、半導体チップ10の下面より大きく、凹12の底面部は、半導体チップ10の下面より小さいということができる。
以下に半導体チップ10の実装の工程を詳細に説明する。半導体チップ10の接着には導電性フィラー15aを樹脂バインダー15bに添加した導電性ペースト16を用いた。本発明の金属層4に形成された凹部12は、上述のように、凹部12の開口部が半導体チップ10の下面を、内包可能な形状であり、凹部12の底面部が半導体チップ10の下面に内包され得る形状である。簡便な表現を用いると、凹部12の開口部は、半導体チップ10の下面より大きく、凹12の底面部は、半導体チップ10の下面より小さいということができる。
凹部12の周辺にはテーパー部分4cが形成されている。そのため、凹部12に導電性ペースト16を塗布し、半導体チップ10をマウントして加圧すると、徐々に導電性ペースト16が半導体チップ10の周囲から押し出され、半導体チップ10周囲にフィレット部17を形成し、半導体チップ10が凹部12に入って行く。
しかし、凹部12の底面部は半導体チップ10の下面よりも小さいため、半導体チップ10は凹部12の底面部まで到達できず、半導体チップ10の下面の周辺部分と凹部12の側面であるテーパー部分4cとが接した状態、言い換えれば、凹部12の大きさが、金属層4の表面部分から深くなるにつれて小さくなり、半導体チップ10の下面とほぼ同じ大きさとなった状態で、それ以上半導体チップ10の下面は凹部12に深く入ることができず、半導体チップ10の下面と凹部12の底面部とは少し離れた位置で固定される。
このように、半導体チップ10は、その下面と凹部12の内部の大きさがほぼ一致した状態でそれ以上深く入ることができず、半導体チップ10はその位置で止まる。そのため、凹部12の底面部である金属層4の薄肉部分4aと半導体チップ10の下面との間には薄く、かつ均等な厚みの導電性ペースト16が形成される。
金属層4の凹部12の形成はウェットエッチング法等により行うため、エッチング時間、エッチング温度及びエッチング液等を調整することにより、凹部12の大きさの制御は非常に高精度に行うことができ、凹部12の周辺のテーパー部分4cの角度の制御も非常に高精度に行うことができる。従って、半導体チップ10を再現性良く同じ状態に固定することができるため、半導体チップ10の直下の導電性ペースト16の厚みも毎回同じく、薄く均一に制御することができる。
導電性ペースト16の厚さは、テーパー部分4cの角度、金属層4の凹部12の大きさを変更することで調整することが可能である。導電性ペースト16の厚みを厚くすると放熱性は低下するものの、温度サイクル試験等の信頼性が向上する。逆に厚さを薄くした場合、放熱性は向上するものの、温度サイクル試験等の信頼性が低下する。これに従い半導体装置100に求められた特性に応じて、半導体チップ10の下面に対応した凹部12を形成し、導電性ペースト16の厚みを安定して調整することができる。
製造方法、製造条件を調整することで、金属層4のテーパー部分4cの角度(テーパー角)は15°〜80°の範囲で任意の角度とすることができる。しかし、角度が小さい場合、テーパー角が緩やかになりすぎ、チップマウント時の加圧により半導体チップ10をテーパー部分4cの傾斜に沿って移動させることができず、位置決めを再現性よく行うことができない。テーパー角が大きすぎる場合、わずかな凹部12の大きさの変化で半導体チップ10の位置が大きく変化してしまうため、導電性ペースト16の厚みを均一にするためには、凹部12のテーパー角、凹部12の大きさについて非常に高い精度を達成することが必要とされる。これらを検討した結果、テーパー角は30〜45°の範囲が好ましい。
例えば、金属層4の厚みが約100μmであり、40〜60μmの深さまで凹部12が形成されている状態を仮定すると、凹部12の開口部の周辺部分は、底面部のそれより40〜120μm外周方向に形成されていることになる。凹部12の深さも変化すると、凹部12の開口部の周辺部分は、底面部のそれより20〜200μm程度外周方向に形成されることになる。
半導体チップ10の下面周辺部分と金属層4の凹部12の側面であるテーパー部分4cとの接触部分は、半導体チップ10と金属層4とが直接に接するのではなく、半導体チップ搭載時の反力、導電性ペースト16の粘度の影響等により数μm程度の間隔を有する。このため、導電性ペースト16の中に含まれる導電性フィラー15aの径をこの間隔より大きくすることで、導電性ペースト16の樹脂バインダー15bが外部に押し出されたときに導電性フィラー15aはこの間隔で堰き止められる。そのため半導体チップ10の下面から側面部分へ押し出される導電性ペースト16は樹脂バインダー15bの比率が高くなる。
この結果、半導体チップ10の側面部分では、接着力を高く維持できる樹脂バインダー15bの割合が高くなり、半導体チップ10の側面部分と金属層4との間の接着力が向上し、温度サイクル試験等の信頼性の向上を図ることができる。また、半導体チップ10の側面部分に樹脂バインダー15bの比率が高い導電性ペースト16が押し出されるため、反対に半導体チップ10の下面直下の導電性ペースト16には導電性フィラー15aの含有量が多くなり、放熱性を向上させることができる。
チップマウント時に、気泡等により、半導体チップ10の下の導電性ペースト16に不濡れ部が生じる場合がある。この場合、導電性ペースト16は、堰き止められた側面方向ではなく、半導体チップ10の下面の下の不濡れ部に先に広がる。そのため導電性ペースト16を用いた半導体チップ10の接着の場合、導電性ペースト中に気泡等の不濡れ部はできず、気泡等により放熱特性が劣化することはない。
最後にアルミニウムワイヤー13により半導体チップ10の表面電極と主端子9、制御回路端子7を電気的に接続し、金属基板1の外周上にシール材を用いてケース5を接着する。その後、絶縁性のゲル14を注入し回路を保護した上でケース5にケース蓋8を取り付け半導体装置100を得ることができる。
本実施の形態では、半導体チップ10としてIGBTを用いたが、MOSFETやダイオード11、その他の発熱性を有する電子部品に対しても同様の効果を得ることができる。また回路を保護するために絶縁性のゲル14を用いたが、そのほかにゴム材、エポキシ系樹脂材を用いることもできる。
半導体チップ10の接着には、金属層4の凹部12に導電性ペースト16を塗布し、チップマウンターにより半導体チップ10等をマウントする。この際の導電性ペースト16の塗布方法としては、ディスペンスによる1点もしくは多点供給、または印刷、転写などの方法を適用できるが、導電性ペースト16の供給場所である金属層4が凹形状となっていることを考えると、印刷等よりもディスペンス供給が簡便であり、望ましい。その後、オーブン内で加熱し、導電性ペースト16を硬化させる。
導電性ペースト16を構成する導電性フィラー15a、樹脂バインダー15bは特に限定するものではなく、接着により目的とする導電性が得られることが重要である。たとえば導電性ペースト16の樹脂バインダー15bは、エポキシ樹脂、アクリルウレタン樹脂等の熱硬化性の樹脂を用いることができ、また2液混合接着剤のように、混合により硬化する樹脂も用いることができる。導電性ペースト16に用いる導電性フィラー15aの材料は銀粒子、炭素、銀と炭素の混合物等を用いることができる。
本発明の半導体装置100は、金属基板1の金属層4に半導体チップ10を実装する凹部12を有し、金属層4の表面部分での凹部12の開口部が半導体チップ10の下面を内包可能な形状とし、凹部12の底面部は半導体チップ10の下面に内包され得る形状となるように凹部12を形成する。この状態では凹部12の側面のテーパー部分4cにより半導体チップ10の金属基板1の面方向の位置を再現性良く決めることができる。また凹部12の深さ方向についての半導体チップ10の位置も一定とすることができ、半導体チップ10の下面の下に、薄く均一に導電性ペースト16を形成することができる。そのため優れた放熱特性を示し、かつ導電性ペースト16の厚みのばらつきによる応力の集中も避けることができるため、信頼性にも優れた半導体装置を得ることができる。
また、半導体チップ10をマウントする段階で、導電性ペースト16のうち導電性フィラー15aが凹部12のテーパー部分4cと半導体チップ10の下面周辺部分との間で堰き止められるため、押し出された導電性ペースト16が形成したフィレット部17では樹脂バインダー15bの比率が高くなり、接着力が向上するため温度サイクル試験等の信頼性を高めることができる。さらに、半導体チップ10の下面の下では、反対に導電性ペースト16中の導電性フィラー15aの比率が高くなり、放熱性が向上するという効果も有する。
実施の形態2.
本実施の形態の半導体装置100について図4を用いて説明する。図4は実施の形態1の図3と同様に、半導体装置のA−A部分の断面について、さらにその一部である破線で囲んだ部分Bを拡大して示す断面模式図である。
本実施の形態の半導体装置100について図4を用いて説明する。図4は実施の形態1の図3と同様に、半導体装置のA−A部分の断面について、さらにその一部である破線で囲んだ部分Bを拡大して示す断面模式図である。
実施の形態1においては、図3に示すように、金属層4に形成された凹部12の底面部には、金属層4の薄肉部分4aが形成されていた。しかし、本実施の形態においては、凹部12は金属層4を貫通しており、その底面部には薄肉部分4aが形成されておらず、金属基板1の絶縁層3が露出している点で異なっている。
本実施の形態のように、凹部12の底面部に金属層4の薄肉部分4aを有しないため、半導体チップ10と金属ベース材2との間の界面が減少(界面抵抗が低下)し、放熱特性を向上させることができる。また、導電性ペースト16に金属基板1の絶縁層3と同じ材料を用いた場合、接着力を大幅に向上させることができる。
本実施の形態においては、金属層4の底面部の薄肉部分4aを有しないため、薄肉部分4aから金属層4の周囲へ面方向に拡散していく熱の流れは期待できない。仮に凹部12の周辺にテーパー部分4cがなく、周辺の側面が垂直に切り落とされるように凹部12が形成されていた場合、凹部12の側面と半導体チップ10の下面の周辺部分との間には押し付ける力は働かないので接触抵抗が大きく、放熱性に乏しい。しかし凹部12の側面にテーパー部分4cが形成され、半導体チップ10の下面の周辺部分と金属層4のテーパー部分4cとが強く接触しているため、高い放熱性を維持することができる。
また、銀フィラーを用いた導電性ペースト16の線熱膨張係数は20ppm/K〜80ppm/Kであるのに対し、金属層4として用いる銅の線熱膨張係数は16ppm/Kである。さらに絶縁層3の線熱膨張係数は、絶縁層3中に添加された無機フィラーの配分量により調整可能であるが、一般的に10ppm/K〜60ppm/K程度である。
つまり、本実施の形態においては、金属層4の薄肉部分4aを有しないため、導電性ペースト16と金属基板1の絶縁層3が直接に接することになり、間に低線熱膨張係数の金属層4を有しないので熱応力を低減し温度サイクル試験等の信頼性を向上することができる。
実施の形態3.
本実施の形態の半導体装置100について図5を用いて説明する。図5は実施の形態1の図3と同様に、半導体装置100のA−A部分の断面について、さらにその一部である破線で囲んだ部分Bを拡大して示す断面模式図である。
本実施の形態の半導体装置100について図5を用いて説明する。図5は実施の形態1の図3と同様に、半導体装置100のA−A部分の断面について、さらにその一部である破線で囲んだ部分Bを拡大して示す断面模式図である。
実施の形態1においては、図3に示すように金属層4には凹部12が形成され、凹部12の周辺部分にはテーパー部分4cが形成されているが、本実施の形態においては、図5に示すようにテーパー部分4cが直線状ではなく、凹部12の外周方向へ凸となる曲面である点で異なっている。
本実施の形態のように、凹部12は、金属層4の表面部分での凹部12の開口部では、半導体チップ10の下面より大きく、凹部12の底面部では半導体チップ10の下面より小さく形成されており、かつ凹部12の周辺部分のテーパー部分4cでは、外周方向に凸となる曲面となっている。この場合、半導体チップ10をマウントし加圧し始めた状態では、テーパー角が大きいので半導体チップ10は高速に下降し、周辺から導電ペースト16が早く押し出される。半導体チップ10が下降していくとテーパー角が徐々に小さくなり、半導体チップ10の下降速度も遅くなり、安定して、再現性良く目的とする高さ(目的とする導電性ペースト16の厚さ)を得ることができる。
実施の形態4.
本実施の形態の半導体装置100について図6を用いて説明する。図6は実施の形態1の図3と同様に、半導体装置100のA−A部分の断面について、さらにその一部である破線で囲んだ部分Bを拡大して示す、断面模式図である。
本実施の形態の半導体装置100について図6を用いて説明する。図6は実施の形態1の図3と同様に、半導体装置100のA−A部分の断面について、さらにその一部である破線で囲んだ部分Bを拡大して示す、断面模式図である。
実施の形態1においては、図3に示すように金属層4には凹部12が形成され、凹部12の周辺部分にはテーパー部分4cが形成されているが、本実施の形態においては、図6に示すように凹部12の周辺部分にテーパーではなく階段が形成されている点で異なっている。
本実施の形態においては、凹部12の周辺部分に1段の階段を形成した。この階段の上向きの面の上部分では、凹部12の開口部は半導体チップ10の下面より大きく、上向きの面の下部分では、半導体チップ10の下面より小さくなるように形成されている。
このような階段を形成することにより、半導体チップ10の実装において、階段の上向きの面と半導体チップ10の下面周辺とを広い面積で密着させることができ、高い放熱性と安定した電気的接触を保つことができる。また半導体チップ10の下面の下に厚みが均一な導電性ペースト16を形成することができ、安定した高い放熱性を得ることができる。
実施の形態5.
本実施の形態の半導体装置100の構成を図7〜9を用いて説明する。図7及び図9は、半導体装置100の半導体チップ10周辺を、アルミニウムワイヤー13配線を除き上方から投影した図であり、図8は図7のC−Cで示した部分の断面模式図である。本実施の形態の半導体装置100は、実施の形態1と比較して金属層4に形成された凹部12の形状のみが異なっている。
本実施の形態の半導体装置100の構成を図7〜9を用いて説明する。図7及び図9は、半導体装置100の半導体チップ10周辺を、アルミニウムワイヤー13配線を除き上方から投影した図であり、図8は図7のC−Cで示した部分の断面模式図である。本実施の形態の半導体装置100は、実施の形態1と比較して金属層4に形成された凹部12の形状のみが異なっている。
実施の形態1においては、金属層4の表面部分では半導体チップ10の下面より凹部12の開口部が大きく、凹部12の開口部は半導体チップ10の下面を内包可能な形状であり、半導体チップ10の下面の外周部分にまで凹部12の開口部が形成されていた。一方、凹部12の底面部は半導体チップ10の下面より小さく、半導体チップ10の下面は凹部12の底面部を内包可能な形状であり、半導体チップ10の下面は凹部12の底面部の外周部分まで形成されていた。
本実施の形態においては、凹部12の底面部の周囲に、半導体チップ10の下面より凹部12の外周方向へ広がった突出部を有する点で実施の形態1等と異なっている。図8に示した図7のC-C部分の断面図からわかるように、この半導体チップ10の下面より凹部12の外周方向へ広がった突出部(半導体チップ10の右側部分)では、金属層4と半導体チップ10の間に大きな隙間が形成される(図8の破線で示した形状は、実施の形態1に記載された、突出部を有しない凹部12の形状を比較のために示している)。本実施の形態に示すように、半導体チップ10の下面より凹部12の外周方向へ広がった突出部が形成されたことによって、図8に示すように大きな隙間が形成され、半導体チップ10をマウントするときに、半導体チップ10の下部分から導電性ペースト16を容易に外部へ押し出すことができ、半導体チップ10の周辺に広くフィレット部17を形成することができる。
従って導電性ペースト16の硬化に伴う応力を広い範囲で緩和することができ、信頼性の高い接着が可能となると同時に、半導体チップ10の周辺の接着力も向上し、温度サイクル試験等の信頼性も高めることができる。また導電性ペースト16の塗布量にバラツキが生じた場合にも、容易に押し出して導電性ペースト16の量を調整することができるため、良好な放熱特性の半導体装置を得ることができる。
なお、本実施の形態において、凹部12の底面部に接して、半導体チップの下面より凹部12の外周方向へ広がった突出部を有するものの、凹部12のほとんどの部分では、実施の形態1等と同様に凹部12の開口部は半導体チップ10の下面を内包可能な形状であり、半導体チップ10の下面は凹部12の底面部を内包可能な形状である。簡便に表現すると、凹部12のほとんど全ての部分では、凹部12の開口部は半導体チップ10の下面より大きく、底面部は半導体チップ10の下面より小さくなっている。そのため、半導体チップ10の下面の下に均一な導電性ペースト16を形成することができる点は実施の形態1等と同等の効果を有する。
本実施の形態においては、凹部12の底面部の周囲に半導体チップ10の下面より凹部12の外周方向へ広がった突出部を有する構成を示している。図8を参照すると、突出部は、凹部12の開口部、底面部のいずれも半導体チップ10の下面より外周方向へ大きく張り出している。一方、本実施の形態の効果を得るためには、半導体チップ10の下面の周辺部分の一部に、導電性ペースト16を外部に容易に押し出すための経路を有することが必要であり、このような経路を確保するためには、凹部12の底面部の周囲に半導体チップ10の下面より凹部12の外周方向へ広がった突出部を有することが必要である。
つまり、本発明では、凹部12の開口部は半導体チップ10の下面を内包可能な形状であるため、常に半導体チップ10の下面より外側に広がっており、この部分は、半導体チップ10のマウント時に導電性ペースト16を外部に押し出すことを阻害しない。しかし、凹部12の底面部は、半導体チップ10の下面より小さいので、半導体チップ10の下面の周辺部分と凹部12の側面であるテーパー部分4cとが近接し、導電性ペースト16の押し出しを阻害する。したがって、この凹部12の底面部の周囲に突出部を有することが、導電性ペースト16を容易に外部に押し出すために必要であり、硬化時の応力の影響を低減するために重要である。
この突出部を半導体チップ10の下面に対応して周囲全体に1ヶ所でも、各辺又は各角に対応して複数形成しても同様の効果を得ることができる。図7は半導体チップ10の下面が矩形であり、突出部を各辺に対応して1ヶ所ずつ形成した例であり、図9は、半導体チップ10の下面が矩形であり、突出部を各角に対応して1ヶ所ずつ形成した例である。これらの構成では突出部が周囲全体にバランスよく形成されており、半導体チップ10の下に安定して、薄く、均一な導電性ペースト16を得ることができる。
また導電性ペースト16の硬化に伴う応力は、半導体チップ10の角部分に集中するので、半導体チップ10の下面の角部に対応して、凹部12の底面部の周囲に突出部を形成することでさらに信頼性を高めることができる。
1 金属基板、2 金属ベース材、3 絶縁層、4 金属層、4a 薄肉部分、4b 肉厚部分、4c テーパー部分、5 ケース、6 外部端子、7 制御回路用端子、8 ケース蓋、9 主端子、10 半導体チップ、11 ダイオード、12 凹部、13 アルミニウムワイヤー、14 ゲル、15a 導電性フィラー、15b 樹脂バインダー、16 導電性ペースト、17 フィレット部、100 半導体装置。
Claims (8)
- 金属ベース材と、
前記金属ベース材上に形成された絶縁層と、
前記絶縁層の上に形成された金属層と、
前記金属層に形成され、導電性ペーストにより内部に半導体チップが実装された凹部と、を備え、
前記凹部の開口部が前記半導体チップの下面を内包可能な形状であり、前記半導体チップの下面が前記凹部の底面部を内包可能な形状であることを特徴とする半導体装置。 - 前記凹部が前記金属層を貫通して、底面部に前記絶縁層が露出していることを特徴とする請求項1に記載の半導体装置。
- 前記凹部の側面が、前記開口部から前記底面部へと連続するテーパー面を呈することを特徴とする請求項1又は2に記載の半導体装置。
- 前記テーパー面が前記凹部の外周方向へ凸となる曲面であることを特徴とする請求項3に記載の半導体装置。
- 前記凹部の側面が、前記開口部と前記底面部との間で少なくとも1段以上の階段型であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記凹部の底面部の周囲に接して、前記半導体チップの下面よりも前記凹部の外周方向へ広がった突出部を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記半導体チップの下面が矩形であり、前記突出部が前記半導体チップの下面の各辺に対応して設けられていることを特徴とする請求項6に記載の半導体装置。
- 前記半導体チップの下面が矩形であり、前記突出部が前記半導体チップの下面の各角に対応して設けられていることを特徴とする請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217248A JP2015079906A (ja) | 2013-10-18 | 2013-10-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217248A JP2015079906A (ja) | 2013-10-18 | 2013-10-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015079906A true JP2015079906A (ja) | 2015-04-23 |
Family
ID=53011092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013217248A Pending JP2015079906A (ja) | 2013-10-18 | 2013-10-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015079906A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019153643A (ja) * | 2018-03-01 | 2019-09-12 | トヨタ自動車株式会社 | 半導体装置 |
-
2013
- 2013-10-18 JP JP2013217248A patent/JP2015079906A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019153643A (ja) * | 2018-03-01 | 2019-09-12 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431529B2 (en) | Semiconductor device | |
JP6309112B2 (ja) | パワーモジュール | |
US10312178B2 (en) | Semiconductor device | |
WO2018194153A1 (ja) | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 | |
US9466542B2 (en) | Semiconductor device | |
EP3285288B1 (en) | Semiconductor device | |
US10959333B2 (en) | Semiconductor device | |
US7746658B2 (en) | Circuit device | |
JP6972622B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
JP2014072305A (ja) | 半導体モジュールの製造方法、接合装置、半導体モジュール | |
CN111081643A (zh) | 半导体装置及半导体装置的制造方法 | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2002026067A (ja) | 半導体装置及びその実装方法 | |
JP6797002B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015079906A (ja) | 半導体装置 | |
JP2017092250A (ja) | 半導体装置及びその製造方法 | |
JP2020129605A (ja) | 半導体モジュール、半導体装置及び半導体装置の製造方法 | |
US11152275B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2008187143A (ja) | 回路装置およびその製造方法 | |
JP7249935B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101502669B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
CN216698339U (zh) | 一种芯片封装组件 | |
WO2024181147A1 (ja) | 半導体装置および車両 | |
JP2008277594A (ja) | 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム |