JP7249935B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7249935B2
JP7249935B2 JP2019236061A JP2019236061A JP7249935B2 JP 7249935 B2 JP7249935 B2 JP 7249935B2 JP 2019236061 A JP2019236061 A JP 2019236061A JP 2019236061 A JP2019236061 A JP 2019236061A JP 7249935 B2 JP7249935 B2 JP 7249935B2
Authority
JP
Japan
Prior art keywords
contact
base plate
semiconductor device
contact material
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019236061A
Other languages
English (en)
Other versions
JP2021106194A (ja
Inventor
哲生 山下
晃一 増田
宏記 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019236061A priority Critical patent/JP7249935B2/ja
Priority to US17/075,795 priority patent/US11594464B2/en
Priority to DE102020132411.1A priority patent/DE102020132411B4/de
Priority to CN202011516715.4A priority patent/CN113053839B/zh
Publication of JP2021106194A publication Critical patent/JP2021106194A/ja
Application granted granted Critical
Publication of JP7249935B2 publication Critical patent/JP7249935B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、半導体装置および半導体装置の製造方法に関する。
ＩＧＢＴ(Insulated Gate Bipolar Transistor)、ＦＷＤ(Free Wheel Diode)などの半導体装置には、ヒートシンク等の冷却体が取り付けられている。半導体装置の設置面および冷却体の被設置面には、それぞれ反りが存在するため、それら半導体装置と冷却体との間には間隙が生じる。その間隙を埋めるため、一般的には、シリコングリースのような接触材が半導体装置と冷却体との間に配置される。それにより、半導体装置から冷却体への放熱経路が確保される。
特許文献１には、ヒートシンクの中央部の凹形状に設けられる熱伝導部の部材が、その外側における熱伝導部の部材の密度よりも密である半導体モジュールの冷却構造が開示されている。
特開２０１７－０７９２４４号公報
冷却体の被設置面と比較して半導体装置の設置面の反りは、多重に形成されている場合が多い。そのため、反りの凹部には接触材が充填されにくく、半導体装置から冷却体までの放熱経路に間隙が形成される。その場合、半導体装置の放熱特性が悪化する。
本開示は上記のような問題点を解決するためになされたものであり、冷却体が取り付けられる設置面に反り形状を有する場合であっても適切な放熱特性を実現する半導体装置の提供を目的とする。
本開示に係る半導体装置は、半導体素子、ベース板および複数の接触材を含む。ベース板は、表面に半導体素子を保持しており、かつ、裏面に半導体素子を冷却するための冷却体を取り付けることが可能である。複数の接触材は、ベース板の裏面に離散的に配置されている。複数の接触材は、ベース板と冷却体との間の放熱経路における間隙を埋めるためのものである。複数の接触材の各々は、ベース板の裏面における反り形状に基づく体積を有する。複数の接触材のうち、反り形状の凹部における接触材の体積は、反り形状の凸部における接触材の体積よりも大きく、ベース板の裏面上に設けられる接触材層をさらに備え、複数の接触材は、接触材層上に配置されている。

本開示によれば、冷却体が取り付けられる設置面に反り形状を有する場合であっても適切な放熱特性を実現する半導体装置の提供が可能である。
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における半導体装置の構成を示す断面図である。 実施の形態１におけるベース板および接触材の構成を示す平面図である。 実施の形態１におけるベース板および接触材の構成を示す断面図である。 実施の形態１における半導体装置が接触材を介して冷却体に取り付けられた状態を示す断面図である。 実施の形態５におけるベース板および接触材の構成を示す平面図である。 実施の形態５におけるベース板および接触材の構成を示す断面図である。 実施の形態６におけるベース板および接触材の構成を示す平面図である。 実施の形態６におけるベース板および接触材の構成を示す断面図である。 実施の形態７におけるベース板および接触材の構成を示す平面図である。 実施の形態７におけるベース板および接触材の構成を示す断面図である。 実施の形態８におけるベース板および接触材の構成を示す断面図である。 実施の形態９における半導体装置の構成を示す断面図である。 実施の形態９におけるベース板および接触材の構成を示す平面図である。 実施の形態９におけるベース板および接触材の構成を示す断面図である。 実施の形態９における半導体装置が接触材を介して冷却体に取り付けられた状態を示す断面図である。 実施の形態１０における半導体装置の製造方法を示すフローチャートである。 実施の形態１０におけるベース板の裏面に設置されたスクリーン版を示す図である。 実施の形態１０におけるスキージの移動状態を示す図である。 実施の形態１０におけるベース板および接触材の構成を示す断面図である。
＜実施の形態１＞
図１は、実施の形態１における半導体装置の構成を示す断面図である。
半導体装置は、ベース板１、複数の接触材２、絶縁基板３、半導体素子４、ケース５、電極端子６および封止材７を含む。
ベース板１は、その表面に絶縁基板３および半導体素子４を保持しており、その裏面に半導体素子４を冷却するための冷却体（図示せず）を取り付けることが可能である。ベース板１は、例えば銅、アルミニウム等で形成されている。
絶縁基板３は、はんだ等の接合材８を介してベース板１の表面に接合されている。絶縁基板３は、例えば、セラミック等で形成されている。
半導体素子４は、はんだ等の接合材９を介して絶縁基板３の表面に設けられた回路パターン１０に接合されている。また、半導体素子４は、銅またはアルミニウム等のワイヤ１１によって、回路パターン１０および後述する電極端子６に接続されている。半導体素子４は、例えば、Ｓｉ等の半導体、または、ＳｉＣ、ＧａＮ等のいわゆるワイドバンドギャップ半導体によって形成されている。半導体素子４は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ(Free Wheel Diode)等である。半導体素子４は、例えば、電力用半導体素子（パワー半導体素子）、そのパワー半導体素子を制御するための制御ＩＣ（Integrated Circuit）等である。
ケース５は、絶縁基板３および半導体素子４を内側に収容している。ケース５は、例えば樹脂で形成されている。
電極端子６は、例えば、ケース５に一体に取り付けられている。電極端子６の一端は、回路パターン１０または半導体素子４に、ワイヤ１１によって接続されている。電極端子６の他端は、ケース５の上部に設けられ、外部回路と接続可能に構成されている。
封止材７は、ケース５の内側に充填されており、絶縁基板３、半導体素子４、ワイヤ１１などを封止している。封止材７は、例えば、樹脂、ゲル等である。
図２および図３は、それぞれ、実施の形態１におけるベース板１および接触材２の構成を示す平面図および断面図である。図３は、図２に示されるＡ－Ａ’における断面を示す。
ベース板１の裏面には、多重の反りが形成されている。反り形状は、例えば、なめらかな曲面で構成された起伏であり、凹部２１および凸部２２を含む。反り形状は、例えば、ベース板１の加工精度、または、半導体装置の製造工程における加熱処理等に起因して形成される。図３には、説明を容易にするため、その反り形状の起伏の程度が誇張されたベース板１が記載されている。半導体装置の使用時、ベース板１の裏面には、半導体素子４を冷却するための冷却体が取り付けられる。より詳細には、ベース板１の裏面は半導体装置の設置面に対応し、その設置面が冷却体の被設置面に対向するよう半導体装置が冷却体に取り付けられる。ベース板１の裏面の反り形状は、冷却体の被設置面の反り形状よりも大きい。または、ベース板１の裏面の反り形状の凹凸は、冷却体の被設置面の凹凸よりも多い。
接触材２は、ベース板１の裏面に離散的に配置される。接触材２の各々は、ベース板１の裏面における反り形状に基づく体積を有する。複数の接触材２のうち、反り形状の凹部２１における接触材２Ａの体積は、反り形状の凸部２２における接触材２Ｂの体積よりも大きい。接触材２は、例えばグリースであり、ベース板１が冷却体に取り付けられた際に、ベース板１と冷却体との間隙を埋めるように拡がる。接触材２は、半導体装置から冷却体への放熱経路を形成する。接触材２は、熱伝導材、放熱材またはＴＩＭ（Thermal Interface Material）とも言われる。
ベース板１の裏面の反り形状は、例えば平坦度検査装置によって測定される。複数の接触材２のパターンは、例えばスクリーン印刷によって形成される。接触材２がベース板１の裏面に塗布される際、平坦度検査装置による検査結果、つまり場所ごとの反り形状（例えば数～数百μｍの凹凸）に応じて、接触材２の塗布量が調整される。その結果、図２および図３に示されるように、複数の接触材２のパターンが形成される。このような塗布方法は、半導体装置の設置面における多重の反り形状に基づいた、接触材２の最適な配置を実現する。
図４は、実施の形態１における半導体装置が接触材２Ｃを介して冷却体１２に取り付けられた状態を示す断面図である。ここでは、冷却体１２は、複数の放熱フィンを含むヒートシンク１２Ａである。ヒートシンク１２Ａは、アルミニウム等によって形成されている。ヒートシンク１２Ａは、図２に示されるように、ベース板１の四角とねじ１３によって締結されている。複数の接触材２はベース板１とヒートシンク１２Ａとの間で圧縮され、過不足なく一様に接触材２Ｃとして拡がる。ベース板１とヒートシンク１２Ａとの間の放熱経路において間隙（空隙）が生じていない。そのため、良好な放熱特性が確保される。
以上をまとめると、実施の形態１における半導体装置は、半導体素子４、ベース板１および複数の接触材２を含む。ベース板１は、表面に半導体素子４を保持しており、かつ、裏面に半導体素子４を冷却するための冷却体１２を取り付けることが可能である。複数の接触材２は、ベース板１の裏面に離散的に配置されている。複数の接触材２は、ベース板１と冷却体１２との間の放熱経路における間隙を埋める機能を有する。複数の接触材２の各々は、ベース板１の裏面における反り形状に基づく体積を有する。複数の接触材２のうち、反り形状の凹部２１における接触材２Ａの体積は、反り形状の凸部２２における接触材２Ｂの体積よりも大きい。
この構成により、半導体装置は、冷却体１２が取り付けられるベース板１の裏面つまり設置面に反り形状を有する場合であっても、適切な放熱特性を実現する。
＜実施の形態２＞
実施の形態２における半導体装置を説明する。実施の形態２は実施の形態１の下位概念であり、実施の形態２における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１と同様の構成および動作については説明を省略する。
実施の形態２における半導体装置は、複数の接触材２の構成が実施の形態１とは異なる。実施の形態２においては、複数の接触材２のうち、ベース板１の外周側に配置された接触材の体積は、中央側に配置された接触材の体積よりも小さい。
ヒートシンク１２Ａは、ベース板１の四角とねじ１３で締結されているため、ベース板１の中央側の面圧よりも、外周側の面圧が大きい。よって、ベース板１の外周側における接触材は、少量であっても、ベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、必要な放熱特性が確保される。
＜実施の形態３＞
実施の形態３における半導体装置を説明する。実施の形態３は実施の形態１の下位概念であり、実施の形態３における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１または２と同様の構成および動作については説明を省略する。
実施の形態３においては、複数の接触材２は、互いの面積が異なる２以上のパターンを含む。例えば、複数の接触材２のうち、反り形状の凹部２１における接触材２Ａの面積（パターンサイズ）は、反り形状の凸部２２における接触材２Ｂの面積よりも大きい。接触材２のパターン形状は、任意である。それら接触材２の高さは同じであってもよいし、異なっていてもよい。
半導体装置がヒートシンク１２Ａに取り付けられる際、接触材２はベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、良好な放熱特性が実現される。
＜実施の形態４＞
実施の形態４における半導体装置を説明する。実施の形態４は実施の形態１の下位概念であり、実施の形態４における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１から３のいずれかと同様の構成および動作については説明を省略する。
複数の接触材２が配置される領域およびその近傍を含む領域において、複数の接触材２は、反り形状の起伏の程度に基づく面積占有率を有する。起伏の程度とは、凹部２１における窪みの深さ、または、凸部２２における出っ張りの高さに対応する。面積占有率とは、複数の接触材２が単位面積あたりに占める面積の割合である。例えば、凹部２１のうち、窪みの程度が大きい領域における接触材２Ａの面積占有率は、窪みの程度が小さい領域における接触材２Ａの面積占有率よりも高い。言い換えると、窪みの程度が大きい領域においては、多量の接触材２Ａが配置されている。
半導体装置がヒートシンク１２Ａに取り付けられる際、接触材２はベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、良好な放熱特性が実現される。
＜実施の形態５＞
実施の形態５における半導体装置を説明する。実施の形態５は実施の形態１の下位概念であり、実施の形態５における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１から４のいずれかと同様の構成および動作については説明を省略する。
図５および図６は、それぞれ、実施の形態５におけるベース板１および接触材２の構成を示す平面図および断面図である。図６は、図５に示されるＢ－Ｂ’における断面を示す。
複数の接触材２は、互いの面積が共通であり、かつ、厚みが異なる２以上のパターンを含む。例えば、複数の接触材２のうち、反り形状の凹部２１における接触材２Ａの厚みは、反り形状の凸部２２における接触材２Ｂの厚みよりも大きい。接触材２のパターン形状は、任意である。
このような構成により、接触材２の体積がパターンの厚みで適正化される。半導体装置がヒートシンク１２Ａに取り付けられる際、接触材２は、ベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、良好な放熱特性が実現される。
＜実施の形態６＞
実施の形態６における半導体装置を説明する。実施の形態６は実施の形態１の下位概念であり、実施の形態６における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１から５のいずれかと同様の構成および動作については説明を省略する。
図７および図８は、それぞれ、実施の形態６におけるベース板１および接触材２の構成を示す平面図および断面図である。図８は、図７に示されるＣ－Ｃ’における断面を示す。
半導体装置は、ベース板１の裏面上に設けられる接触材層１４をさらに含む。複数の接触材２は、その接触材層１４上に配置されている。言い換えると、１層目として接触材層１４が設けられ、２層目として複数の接触材２が離散的に配置されている。１層目の接触材層１４が設けられる領域は任意であるが、一例として、実施の形態６における１層目の接触材層１４は、ベース板１の裏面の全体に設けられている。また、１層目の接触材層１４と２層目の複数の接触材２のパターンとは、同じ材料である。２層目の複数の接触材２は、反り形状の起伏の程度に基づく体積を有する。また、１層目の接触材層１４の厚みは、２層目の複数の接触材２の厚みよりも薄いことが好ましい。
半導体装置がヒートシンク１２Ａに取り付けられる際、接触材２はベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、良好な放熱特性が実現される。また、１層目の接触材層１４は、半導体装置がヒートシンク１２Ａに取り付けられるまでの間に生じうるベース板１の裏面における化学反応を防止する。例えば、１層目の接触材層１４は、ベース板１を構成する銅の酸化もしくは硫化の進行を防止する。
＜実施の形態７＞
実施の形態７における半導体装置を説明する。実施の形態７は実施の形態１の下位概念であり、実施の形態７における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１から６のいずれかと同様の構成および動作については説明を省略する。
図９および図１０は、それぞれ、実施の形態７におけるベース板１および接触材２の構成を示す平面図および断面図である。図１０は、図９に示されるＤ－Ｄ’における断面を示す。
実施の形態６と同様に、１層目として接触材層１４が設けられ、２層目として複数の接触材２が離散的に配置されている。ただし、実施の形態７における複数の接触材２は、接触材層１４が設けられる領域のうち一部の領域に設けられている。その一部の領域は、ベース板１の反り形状が、予め定められた条件を満たす領域に対応する。予め定められた条件とは、例えば、反り形状の凹部２１の深さに関する条件または湾曲の程度の関する条件などである。より具体的には、凹部２１の深さが予め定められた深さよりも深い領域に接触材２Ａが配置される。または、凹部２１の湾曲の程度が予め定められた湾曲の程度よりも大きい領域に接触材２Ａが配置される。一方で、反り形状の凸部２２が一定以上の形状を有する場合、その領域には接触材２Ｂが配置されない。
半導体装置がヒートシンク１２Ａに取り付けられる際、接触材２はベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、良好な放熱特性が実現される。また、１層目の接触材層１４は、半導体装置がヒートシンク１２Ａに取り付けられるまでの間に生じうるベース板１の裏面における化学反応、具体的にはベース板１を構成する金属の酸化もしくは硫化の進行を防止する。
＜実施の形態８＞
実施の形態８における半導体装置を説明する。実施の形態８は実施の形態１の下位概念であり、実施の形態８における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１から７のいずれかと同様の構成および動作については説明を省略する。
図１１は、実施の形態８におけるベース板１および接触材２の構成を示す断面図である。半導体装置を構成する発熱体は、反り形状の凹部２１の上方に設けられている。発熱体とは、例えば、半導体素子４、抵抗素子等である。反り形状の凸部２２の上方には、発熱体が設けられていてもよいし、設けられていなくてもよい。実施の形態８においては、反り形状の凸部２２の上方には、発熱体が設けられていない例を示している。
従来の半導体装置においては、凹部２１には接触材２が十分に充填されず、空隙が生じやすかった。本明細書の各実施の形態に示される接触材２は、反り形状に基づく体積を有するため、ベース板１とヒートシンク１２Ａとの間に間隙（空隙）を形成することなく拡がる。そのため、発熱体が凹部２１の上方に設けられている場合であっても、その発熱体から冷却体１２への良好な放熱特性が実現される。
＜実施の形態９＞
実施の形態９における半導体装置を説明する。実施の形態９は実施の形態１の下位概念であり、実施の形態９における半導体装置は、実施の形態１における半導体装置の各構成を含む。なお、実施の形態１から８のいずれかと同様の構成および動作については説明を省略する。
図１２は、実施の形態９における半導体装置の構成を示す断面図である。図１３および図１４は、それぞれ、実施の形態９におけるベース板１および接触材２の構成を示す平面図および断面図である。図１４は、図１３に示されるＥ－Ｅ’における断面を示す。
半導体装置は、ベース板１、複数の接触材２、絶縁部材１５、半導体素子４、ケース５、電極端子６および封止材７を含む。複数の接触材２、半導体素子４、ケース５、電極端子６および封止材７の構成は、実施の形態１と同様である。
絶縁部材１５は、ベース板１の表面に直接接触するように設けられている。絶縁部材１５は、例えば樹脂である。半導体素子４は、絶縁部材１５の表面に設けられた回路パターン１０に接合されている。実施の形態１における絶縁基板３は、接合材８によってベース板１の表面に接合されていたが、実施の形態９における絶縁部材１５とベース板１との間には接合材８は設けられていない。絶縁部材１５とベース板１とは一体の部品である。
図１５は、実施の形態９における半導体装置が接触材２を介して冷却体１２に取り付けられた状態を示す断面図である。複数の接触材２はベース板１とヒートシンク１２Ａ（冷却体１２）との間で圧縮されて拡がり、一様な接触材２Ｃとして充填される。ベース板１とヒートシンク１２Ａとの間の放熱経路において間隙（空隙）が生じていない。そのため、良好な放熱特性が確保される。実施の形態９においては、半導体素子４とヒートシンク１２Ａとの間の熱抵抗が低下するため、放熱特性が改善される。
＜実施の形態１０＞
実施の形態１０における半導体装置の製造方法を説明する。なお、実施の形態１から９のいずれかと同様の構成および動作については説明を省略する。
図１６は、実施の形態１０における半導体装置の製造方法を示すフローチャートである。
ステップＳ１にて、ベース板１を準備する。ベース板１は、表面に半導体素子４を保持しており、かつ、裏面に半導体素子４を冷却するための冷却体１２を取り付けることが可能である。
ステップＳ２にて、スクリーン版をベース板１の裏面に設置する。図１７は、実施の形態１０におけるベース板１の裏面に設置されたスクリーン版３１を示す図である。スクリーン版３１は平面を有し、その平面内に複数の穴３１Ａをマスクパターンとして有する。各々の穴３１Ａの大きさは、単一である。また、スクリーン版３１の厚みは一定である。そのスクリーン版３１の平面上に接触材２Ｄが供給される。
ステップＳ３にて、スクリーン版３１の平面上に供給された接触材２Ｄに、スキージの一面を接触させ、スキージに対してベース板１の方向の応力を印加しながら、スキージを移動させる。その一面とはスキージの内側、すなわちスキージが移動する方向である。図１８は、スキージ３２の移動状態を示す図である。このステップＳ３により、複数の穴３１Ａに接触材２Ｄが充填され、複数の接触材２がパターニングされる。この際、予め測定されたベース板１の裏面の反り形状に基づいて、スキージ３２に印加する応力の大きさが調整されてもよい。具体的には、凸部２２よりも凹部２１において、大きな応力が印加されてもよい。凹部２１における接触材２Ａの体積は、反り形状の凸部２２における接触材２Ｂの体積よりも大きくなる。
以上により、複数の接触材２がベース板１の裏面に離散的に配置される。図１９は、実施の形態１０におけるベース板１および接触材２の構成を示す断面図である。図１９に示される破線３３は、印加する応力の調整が行われない場合に形成される接触材の厚みを示している。応力の調整が行われることにより、意図的に、凸部２２よりも凹部２１に多くの接触材２を供給することができる。
その後、半導体装置はヒートシンク１２Ａに取り付けられる。複数の接触材２はベース板１とヒートシンク１２Ａとの間で圧縮されて、間隙（空隙）を形成することなく拡がる。そのため、良好な放熱特性が実現される。
印刷による接触材２のパターン形成方法は、ベース板１の裏面に単一の反りが形成された半導体装置には適した方法であるものの、多重の反りが形成された半導体装置には、本来、適しないものである。従来の方法は、例えば、ベース板１の反りの影響により、本来、接触材２が厚めに印刷されるべきところ、薄い接触材２しか形成されないなどの課題を含む。しかし、実施の形態１０における半導体装置の製造方法によれば、印加する応力の調整により、凸部２２よりも凹部２１に多くの接触材２を供給することが可能となる。その製造方法は、半導体装置の設置面の反り形状を考慮した、接触材２の印刷プロセスを可能とする。その結果、半導体装置が設置面に反り形状を有する場合であっても、良好な放熱特性が達成される。
なお、本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本開示は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本開示がそれに限定されるものではない。例示されていない無数の変形例が、本開示の範囲から外れることなく想定され得るものと解される。
１ ベース板、２ 接触材、２Ａ 接触材、２Ｂ 接触材、２Ｃ 接触材、２Ｄ 接触材、３ 絶縁基板、４ 半導体素子、５ ケース、６ 電極端子、７ 封止材、８ 接合材、９ 接合材、１０ 回路パターン、１１ ワイヤ、１２ 冷却体、１２Ａ ヒートシンク、１３ ねじ、１４ 接触材層、１５ 絶縁部材、２１ 凹部、２２ 凸部、３１ スクリーン版、３１Ａ 穴、３２ スキージ、３３ 破線。

Claims (9)

  1. 半導体素子と、
    表面に前記半導体素子を保持しており、かつ、裏面に前記半導体素子を冷却するための冷却体を取り付けることが可能なベース板と、
    前記ベース板の前記裏面に離散的に配置され、前記ベース板と前記冷却体との間の放熱経路における間隙を埋めるための複数の接触材と、を備え、
    前記複数の接触材の各々は、前記ベース板の前記裏面における反り形状に基づく体積を有し、
    前記複数の接触材のうち、前記反り形状の凹部における接触材の前記体積は、前記反り形状の凸部における接触材の前記体積よりも大きく、
    前記ベース板の前記裏面上に設けられる接触材層をさらに備え、
    前記複数の接触材は、前記接触材層上に配置されている、
    半導体装置。
  2. 前記複数の接触材のうち、前記ベース板の外周側に配置された接触材の前記体積は、中央側に配置された接触材の前記体積よりも小さい、請求項１に記載の半導体装置。
  3. 前記複数の接触材は、互いの面積が異なる２以上のパターンを含む、請求項１または請求項２に記載の半導体装置。
  4. 前記複数の接触材が単位面積あたりに占める面積の割合である面積占有率に関し、前記複数の接触材は、前記反り形状の起伏の程度に基づく前記面積占有率を有する、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記複数の接触材は、
    互いの面積が共通であり、かつ、厚みが異なる２以上のパターンを含む、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記複数の接触材は、前記接触材層が設けられる領域のうち、前記ベース板の前記反り形状が、前記反り形状に関する予め定められた条件を満たす一部の領域に設けられている、請求項１に記載の半導体装置。
  7. 前記半導体素子を含む発熱体は、前記凹部の上方に設けられている、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記ベース板の前記表面に直接接触している絶縁部材をさらに備え、
    前記半導体素子は、前記絶縁部材の表面に設けられた回路パターンに接合されている、請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 表面に半導体素子を保持しており、かつ、裏面に前記半導体素子を冷却するための冷却体を取り付けることが可能なベース板を準備する工程と、
    第１の層として、前記ベース板の裏面上に接触材層を配置する工程と、
    前記ベース板と前記冷却体との間の放熱経路における間隙を埋めるための複数の接触材を、第２の層として前記接触材層の上に離散的に配置する工程と、を備え、
    前記複数の接触材の各々は、前記ベース板の前記裏面における反り形状に基づく体積を有し、
    前記複数の接触材のうち、前記反り形状の凹部における接触材の前記体積は、前記反り形状の凸部における接触材の前記体積よりも大きく、
    前記複数の接触材を配置する工程は、
    平面を有し、かつ、前記平面内に複数の穴を有するスクリーン版を、前記ベース板の前記裏面上に設置し、
    前記スクリーン版の前記平面上に供給された接触材にスキージの一面を接触させ、前記スキージに対して前記ベース板の方向に応力を印加しながら、前記スキージを移動させることにより、前記複数の穴に充填して、前記複数の接触材をパターニングすることを含む、半導体装置の製造方法。
JP2019236061A 2019-12-26 2019-12-26 半導体装置および半導体装置の製造方法 Active JP7249935B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019236061A JP7249935B2 (ja) 2019-12-26 2019-12-26 半導体装置および半導体装置の製造方法
US17/075,795 US11594464B2 (en) 2019-12-26 2020-10-21 Semiconductor device and semiconductor device manufacturing method
DE102020132411.1A DE102020132411B4 (de) 2019-12-26 2020-12-07 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN202011516715.4A CN113053839B (zh) 2019-12-26 2020-12-21 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019236061A JP7249935B2 (ja) 2019-12-26 2019-12-26 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021106194A JP2021106194A (ja) 2021-07-26
JP7249935B2 true JP7249935B2 (ja) 2023-03-31

Family

ID=76310436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019236061A Active JP7249935B2 (ja) 2019-12-26 2019-12-26 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11594464B2 (ja)
JP (1) JP7249935B2 (ja)
CN (1) CN113053839B (ja)
DE (1) DE102020132411B4 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086018A (ja) 2003-09-09 2005-03-31 Toyota Motor Corp パワーモジュール及びその組み付け方法
JP2009277976A (ja) 2008-05-16 2009-11-26 Fuji Electric Device Technology Co Ltd 塗布方法およびパターン形成用マスク
JP2015170786A (ja) 2014-03-10 2015-09-28 三菱電機株式会社 半導体装置およびその製造方法
JP2017079244A (ja) 2015-10-19 2017-04-27 トヨタ自動車株式会社 半導体モジュールの冷却構造
JP2017224790A (ja) 2016-06-17 2017-12-21 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373891B2 (en) * 2013-06-14 2019-08-06 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086018A (ja) 2003-09-09 2005-03-31 Toyota Motor Corp パワーモジュール及びその組み付け方法
JP2009277976A (ja) 2008-05-16 2009-11-26 Fuji Electric Device Technology Co Ltd 塗布方法およびパターン形成用マスク
JP2015170786A (ja) 2014-03-10 2015-09-28 三菱電機株式会社 半導体装置およびその製造方法
JP2017079244A (ja) 2015-10-19 2017-04-27 トヨタ自動車株式会社 半導体モジュールの冷却構造
JP2017224790A (ja) 2016-06-17 2017-12-21 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20210202342A1 (en) 2021-07-01
DE102020132411A1 (de) 2021-07-01
JP2021106194A (ja) 2021-07-26
CN113053839B (zh) 2024-07-30
DE102020132411B4 (de) 2023-01-26
US11594464B2 (en) 2023-02-28
CN113053839A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US6462410B1 (en) Integrated circuit component temperature gradient reducer
US9257363B2 (en) Semiconductor device and method of manufacturing the same
US9397017B2 (en) Substrate structures and methods of manufacture
CN109637983B (zh) 芯片封装
US20190157183A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9728484B2 (en) Power module package and method for manufacturing the same
JP7107295B2 (ja) 電子装置
KR20190132330A (ko) 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스
CN108140621B (zh) 半导体装置和其制造方法
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP4367376B2 (ja) 電力半導体装置
TWI666748B (zh) 半導體模組
JP7249935B2 (ja) 半導体装置および半導体装置の製造方法
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
TWI660471B (zh) 晶片封裝
JP4062157B2 (ja) 半導体モジュール実装構造
JP5092274B2 (ja) 半導体装置
JP6021745B2 (ja) 冷却部材および半導体装置
JPH0846086A (ja) ベアチップの搭載構造及び放熱板
JP2006128571A (ja) 半導体装置
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
US20230215776A1 (en) Semiconductor device
JP7178978B2 (ja) 半導体装置および半導体装置の製造方法
JPH1154674A (ja) 混成集積回路装置及びその製造方法
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R150 Certificate of patent or registration of utility model

Ref document number: 7249935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150