JP2023043017A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023043017A
JP2023043017A JP2021150488A JP2021150488A JP2023043017A JP 2023043017 A JP2023043017 A JP 2023043017A JP 2021150488 A JP2021150488 A JP 2021150488A JP 2021150488 A JP2021150488 A JP 2021150488A JP 2023043017 A JP2023043017 A JP 2023043017A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal plate
semiconductor device
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021150488A
Other languages
English (en)
Inventor
賢治 高田
Kenji Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021150488A priority Critical patent/JP2023043017A/ja
Priority to CN202210145436.4A priority patent/CN115810614A/zh
Priority to US17/691,792 priority patent/US20230078429A1/en
Publication of JP2023043017A publication Critical patent/JP2023043017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Figure 2023043017000001
【課題】半導体チップとマウントパッドとの位置合わせ精度を向上させることが可能な半導体装置を提供する。
【解決手段】半導体装置は、半導体チップと、金属板と、を備える。前記半導体チップは、第１表面と、前記第１表面とは反対側の第２表面と、前記第１表面と前記第２表面とをつなぐ４つの側面と、前記４つの側面のうちの２つが接する角と、前記４つの側面と前記第２表面とが接する４つの辺と、を有する。前記半導体チップは、前記第１表面側の第１および第２電極を有し、前記第２表面上に設けられた導電層を介して前記第１電極と前記第２電極との間に流れる電流を制御する。前記金属板は、前記半導体チップの前記第２表面側に接続され、前記第２表面に接続された第３表面と、前記第３表面とは反対側の第４表面と、を有する。前記金属板は、前記第４表面から前記第３表面につながる貫通孔もしくは切り欠きを有する。
【選択図】図１

Description

実施形態は、半導体装置に関する。
半導体チップの表面側に設けられた電極を実装基板上のマウントパッドに接続する、所謂、フリップチップボンディングでは、半導体チップの裏面を基準として、実装基板のマウントパッド上に半導体チップを位置合わせする。しかしながら、半導体チップの裏面側に金属板を接続した構造を有する半導体装置では、実装基板のマウントパッドに半導体チップを位置合せすることが難しくなる。
特開２０１７－１１２１５３号公報
実施形態は、半導体チップとマウントパッドとの位置合わせ精度を向上させることが可能な半導体装置を提供する。
実施形態に係る半導体装置は、半導体チップと、金属板と、を備える。前記半導体チップは、第１表面と、前記第１表面とは反対側の第２表面と、前記第１表面と前記第２表面とをつなぐ４つの側面と、前記４つの側面のうちの２つが接する角と、前記４つの側面と前記第２表面とが接する４つの辺と、を有する。前記半導体チップは、前記第１表面側に設けられた第１および第２電極と、前記第２表面上に設けられた導電層と、を有し、前記導電層を介して前記第１電極と前記第２電極との間に流れる電流を制御する。前記金属板は、前記半導体チップの前記第２表面側に接続され、前記半導体チップの前記第２表面に接続された第３表面と、前記第３表面とは反対側の第４表面と、を有する。前記金属板は、前記第４表面から前記第３表面につながる貫通孔もしくは切り欠きを有する。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置の製造過程を示す模式平面図である。 実施形態に係る半導体装置の実装過程を示す模式断面図である。 実施形態に係る半導体装置を示す模式平面図である。 実施形態の変形例に係る半導体装置を示す模式平面図である。 実施形態の変形例に係る半導体装置を示す別の模式平面図である。 実施形態の第２の変形例に係る半導体装置を示す模式図である。 実施形態の第３の変形例に係る半導体装置を示す模式平面図である。 実施形態の第４の変形例に係る半導体装置を示す模式平面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。図１は、半導体装置１を回路基板３０の上に実装した状態を表す断面図である。
半導体装置１は、半導体チップ１０と、金属板２０と、を備える。半導体チップ１０は、第１表面１ｓおよび第２表面２ｓを有する。第２表面２ｓは、第１表面１ｓの反対側に位置する。金属板２０は、半導体チップ１０の第２表面２ｓに接続される。金属板２０は、例えば、銅を含む。
半導体チップ１０は、半導体部１１と、導電層１３と、第１電極１５ａと、第２電極１５ｂと、を含む。第１電極１５ａおよび第２電極１５ｂは、第１表面１ｓ側に設けられる。導電層１３は、第２表面２ｓ上に設けられる。半導体部１１は、例えば、シリコンである。導電層１３は、例えば、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）等を含む金属層である。第１電極１５ａおよび第２電極１５ｂは、例えば、アルミニウム（Ａｌ）等を含む。
半導体チップ１０は、ＭＯＳゲート構造１７ａおよび１７ｂをさらに含む。ＭＯＳゲート構造１７ａは、半導体部１１と第１電極１５ａとの間に設けられる。ＭＯＳゲート構造１７ｂは、半導体部１１と第２電極１５ｂとの間に設けられる。ＭＯＳゲート構造１７ａおよび１７ｂは、半導体部１１および導電層１３を介して、第１電極１５ａと第２電極１５ｂとの間に流れる電流を制御する。
金属板２０は、第３表面３ｓおよび第４表面４ｓを含む。第３表面３ｓは、接続部材２３を介して、半導体チップ１０の導電層１３に接続される。接続部材２３は、例えば、はんだ材もしくは導電性ペーストである。第４表面４ｓは、第３表面３ｓの反対側に位置する。金属板２０は、第４表面４ｓから第３表面３ｓに連通する貫通孔２５をさらに有する。
半導体装置１では、第１電極１５ａと第２電極１５ｂとの間のオン抵抗を小さくするために、第１表面１ｓから第２表面２ｓに向かう方向（以下、Ｚ方向）における半導体部１１の厚さを薄くすることが好ましい。これにより、導電層１３を介して流れる電流成分が増加し、第１電極１５ａと第２電極１５ｂとの間のオン抵抗を低減することができる。しかしながら、半導体部１１の厚さを薄くすると、半導体チップ１０に反りが生じ易い。また、半導体チップ１０の機械的強度も低下する。このため、半導体チップ１０の第２表面２ｓ側に金属板２０を接続することにより、反りを防ぎ、機械的強度を向上させることが好ましい。
図１に示すように、半導体装置１は、半導体チップ１０の第１表面１ｓが回路基板３０に向き合うように実装される。回路基板３０は、例えば、マウントパッド３３ａおよび３３ｂを有する。第１電極１５ａは、接続部材１９ａを介して、マウントパッド３３ａに接続される。第２電極１５ｂは、接続部材１９ｂを介して、マウントパッド３３ｂに接続される。接続部材１９ａおよび１９ｂは、例えば、はんだ材である。
図２（ａ）および（ｂ）は、実施形態に係る半導体装置１の製造過程を示す模式平面図である。
図２（ａ）に示すように、フレーム１００上に複数の半導体チップ１０をマウントする。フレーム１００は、複数のリードを介して相互につながった金属板２０を含む。金属板２０は、それぞれ、貫通孔２５を有する。半導体チップ１０は、それぞれ、接続部材２３（図１参照）を介して、金属板２０上にマウントされる。
接続部材２３として、例えば、はんだ材を用いる場合、半導体チップ１０は、金属板２０の上にクリーム状のはんだ材を供給した後、金属板２０の上にマウントされる。半導体チップ１０は、はんだ材を介して金属板２０に密着するように載置される。その後、所定の温度に設定された電気炉内においてはんだ材を溶融させ、続いて、電気炉外において冷却する。これにより、半導体チップ１０を金属板２０に接続する。
また、接続部材２３として、例えば、導電ペーストを用いる場合には、半導体チップ１０は、金属板２０の上に導電ペーストを供給した後、金属板２０の上にマウントされる。半導体チップは、導電ペーストを介して金属板２０に密着するように載置される。その後、所定の温度に設定されたオーブン内において導電ペーストを硬化させ、半導体チップ１０を金属板２０に接続する。
続いて、図２（ｂ）に示すように、隣り合う金属板２０をつなぐリードを切断することにより、複数の半導体装置１を個片化する。フレーム１００のリードは、例えば、ダイシングブレードを用いて切断される。
図３（ａ）および（ｂ）は、実施形態に係る半導体装置１の実装過程を示す模式断面図である。半導体装置１は、回路基板３０の上にフリップチップボンディングされる。
図３（ａ）に示すように、半導体装置１は、回路基板３０のマウントパッド３３ａおよび３３ｂの上方において位置合わせされる。回路基板３０は、所定の温度に昇温されている。一方、第１電極１５ａおよび第２電極１５ｂの上には、接続部材１９ａおよび接続部材１９ｂが設けられている。接続部材１９ａおよび１９ｂは、例えば、半導体チップ１０の製造プロセスの最終段階において、第１電極１５ａおよび第２電極１５ｂの上にそれぞれ設けられる。
図３（ｂ）に示すように、半導体装置１を回路基板３０に圧着させる。第１電極１５ａは、接続部材１９ａを介してマウントパッド３３ａに接続される。第２電極１５ｂは、接続部材１９ｂを介してマウントパッド３３ｂに接続される。
図３（ａ）に示すように、金属板２０のＸ方向のサイズＬＭは、半導体チップ１０のＸ方向のサイズＬＣよりも大きい。また、金属板２０のＹ方向のサイズについても同様である（図２（ｂ）参照）。例えば、金属板２０が貫通孔２５を有しない場合、金属板２０の第４表面４ｓ側から半導体チップ１０を目視することはできない。したがって、半導体装置１は、回路基板３０上の位置合わせパターンに金属板２０の外縁を一致させるように位置合わせされる。このため、半導体チップ１０と金属板２０との間の相対位置の精度が、第１電極１５ａとマウントパッド３３ａとの間、および、第２電極１５ｂとマウントパッド３３ｂとの間に求められる位置合わせ精度よりも低い場合には、第１電極１５ａおよび第２電極１５ｂをマウントパッド３３ａおよび３３ｂに適性に接続できない場合が生じる。言い換えれば、回路基板３０に対する半導体チップ１０の位置ずれが生じる。
図４（ａ）および（ｂ）は、実施形態に係る半導体装置１を示す模式平面図である。図４（ａ）および（ｂ）は、金属板２０の第４表面４ｓ側から見た半導体装置１を表している。
半導体チップ１０の第１表面１ｓおよび第２表面２ｓは、例えば、正方形の形状を有する（図２（ｂ）参照）。半導体チップ１０は、第１表面１ｓおよび第２表面２ｓにつながる４つの側面１０ｓ（図１参照）を有する。また、金属板２０の平面形状は、例えば、正方形である（図２（ｂ）参照）。
図４（ａ）に示すように、金属板２０は、４つの隅にそれぞれ設けられた貫通孔２５を有する。半導体チップ１０は、４つの側面１０ｓのうちの２つがつながった角１０ｃを有する。金属板２０は、貫通孔２５を介して、第４表面４ｓ側から半導体チップ１０の角１０ｃを目視できるように設けられる。これにより、回路基板３０の上方に半導体装置１を位置合わせする時（図３（ａ）参照）、回路基板３０に対して半導体チップ１０の位置を直接合わせることができる。したがって、半導体チップ１０の回路基板３０に対する位置ずれを防ぐことができる。
図４（ｂ）に示すように、金属板２０は、例えば、４つの隅にそれぞれ設けられた切り欠き２７を有する。このように、貫通孔２５に代えて、切り欠き２７を設けても良い。金属板２０は、切り欠き２７を介して、第４表面４ｓ側から半導体チップ１０の角１０ｃを目視できるように設けられる。これにより、半導体チップ１０の回路基板３０に対する位置ずれを防ぐことができる。
図５（ａ）～（ｄ）は、実施形態の変形例に係る半導体装置１を示す模式平面図である。図５（ａ）～（ｄ）は、金属板２０の第４表面４ｓ側から見た半導体装置１を表している。
図５（ａ）に示すように、金属板２０は、第４表面４ｓの４つの隅のうちの３つの隅にそれぞれ設けられた貫通孔２５を有する。金属板２０は、半導体チップ１０の４つの角１０ｃのうちの３つがそれぞれ貫通孔２５を介して第４表面４ｓ側から目視できるように設けられる。
図５（ｂ）に示すように、金属板２０は、第４表面４ｓの４つの隅のうちの３つの隅に、貫通孔２５に代えて設けられた切り欠き２７を有する。金属板２０は、半導体チップ１０の４つの角１０ｃのうちの３つがそれぞれ切り欠き２７を介して第４表面４ｓ側から目視できるように設けられる。
図５（ｃ）に示すように、金属板２０は、第４表面４ｓの４つの隅のうちの２つの隅にそれぞれ設けられた貫通孔２５を有する。金属板２０は、半導体チップ１０の４つの角１０ｃのうちの２つがそれぞれ貫通孔２５を介して第４表面４ｓ側から目視できるように設けられる。
図５（ｄ）に示すように、金属板２０は、第４表面４ｓの４つの隅のうちの２つの隅に、貫通孔２５に代えて設けられた切り欠き２７を有する。金属板２０は、半導体チップ１０の４つの角１０ｃのうちの２つがそれぞれ切り欠き２７を介して第４表面４ｓ側から目視できるように設けられる。
図６（ａ）および（ｂ）は、実施形態の変形例に係る半導体装置１を示す別の模式平面図である。図６（ａ）および（ｂ）は、金属板２０の第４表面４ｓ側から見た半導体装置１を表している。さらに、半導体チップ１０の第１表面１ａ側に設けられた、複数の第１電極１５ａと、複数の第２電極１５ｂと、制御パッド１８ａと、制御パッド１８ｂと、を破線で表している。
制御パッド１８ａおよび制御パッド１８ｂは、それぞれ、ＭＯＳゲート構造１７ａおよび１７ｂのゲート電極に電気的に接続される。半導体装置１は、外部のゲート制御回路から制御パッド１８ａおよび制御パッド１８ｂを介してＭＯＳゲート構造１７ａおよび１７ｂに供給されるゲート信号により、第１電極１５ａと第２電極１５ｂとの間に流れる電流を制御する。
図６（ａ）に示すように、金属板２０は、第４表面４ｓの４つの隅のうちの３つの隅にそれぞれ設けられた切り欠き２７を有する。金属板２０は、半導体チップ１０の４つの角１０ｃのうちの３つがそれぞれ切り欠き２７を介して第４表面４ｓ側から目視できるように設けられる。金属板２０における切り欠き２７の配置は、非回転対称である。
図６（ｂ）は、金属板２０の第４表面４ｓに平行な平面内において、半導体装置１を右回りに９０度回転した状態を示す平面図である。金属板２０の切り欠き２７の配置が非回転対称であるため、３つの切り欠き２７の位置を確認することにより、半導体チップ１０の第１表面１ｓ側における第１電極１５ａ、第２電極１５ｂ、制御パッド１８ａおよび制御パッド１８ｂの並び方向が９０度回転していることを知ることができる。
図７（ａ）～（ｃ）は、実施形態の第２の変形例に係る半導体装置２を示す模式図である。図７（ａ）は、金属板２０の第３表面３ｓを表す平面図である。図７（ｂ）および（ｃ）は、Ｘ－Ｚ平面に平行な断面を表す部分断面図である。
図７（ａ）に示すように、金属板２０は、例えば、４つの貫通孔２５を有する。４つの貫通孔２５は、第３表面３ｓの４つの隅にそれぞれ設けられる。金属板２０は、さらに、第３表面３ｓ側に設けられた溝２９を含む。溝２９は、半導体チップ１０の４つの辺に対応する位置に設けられる。すなわち、半導体チップ１０を金属板２０の上にマウントした時（図２（ａ）参照）、溝２９は、半導体チップ１０の外縁に沿って延在するように設けられる。これにより、溝２９の内部に接続部材２３の余分な部分を収容し、外周部への広がることを抑制できる。溝２９は、例えば、貫通孔２５につながるように設けられる。
図７（ｂ）に示すように、半導体チップ１０は、導電層１３のバリ１３ｐを含むことがある。導電層１３は、第１電極１５ａと第２電極１５ｂとの間のオン抵抗を小さくするために、厚く設けられることが好ましい。このため、ダイサーを用いて半導体チップ１０を個片化する時、導電層１３の外縁に沿ってバリ１３ｐが形成されることがある。
このようなバリ１３ｐは、半導体チップ１０の第２表面２ｓに垂直な方向に突出するように形成される。このため、、半導体チップ１０が金属板２０上に傾いてマウントされ、半導体チップ１０が金属板２０に密着しない等の不具合が生じる場合がある。
半導体装置２では、半導体チップ１０の４つの辺に対応した位置に、溝２９が設けられるため、バリ１３ｐの先端を溝２９内に収容し、半導体チップ１０が傾いてマウントされることを回避できる。これにより、半導体チップ１０と金属板２０との間の接続部材２３を介した密着性を向上させることができる。
さらに、図７（ｃ）に示すように、金属板２０は、溝２９よりも外側に位置する外周部の厚さＴｍ１が溝２９よりも内側に位置する部分のＺ方向の厚さＴｍ２よりも薄くなるように設けることができる。これにより、接続部材２３の半導体チップ１０の側面への這い上がりを抑制することができる。
図８（ａ）～（ｄ）は、実施形態の第３の変形例に係る半導体装置３を示す模式図である。図８（ａ）～（ｄ）は、金属板２０の第４表面４ｓ側から見た半導体装置３を表している。
図８（ａ）に示すように、金属板２０は、４つの貫通孔２５を有し、貫通孔２５は、それぞれ、第４表面４ｓの４つの辺に近接した位置に設けられる。金属板２０は、半導体チップ１０の４つの辺のそれぞれの一部が貫通孔２５を介して第４表面４ｓ側から目視できるように設けられる。これにより、回路基板３０の上方に半導体装置３を位置合わせする時、回路基板３０に対して半導体チップ１０の位置を直接合わせることができる。したがって、半導体チップ１０の回路基板３０に対する位置ずれを防ぐことができる。
図８（ｂ）に示すように、金属板２０は、２つの貫通孔２５を有するように設けられても良い。貫通孔２５は、それぞれ、第４表面４ｓの４つの辺のうちの２つに近接した位置に設けられる。金属板２０は、半導体チップ１０の４つの辺のうちの２つを貫通孔２５を介して部分的に目視できるように設けられる。これにより、半導体チップ１０の回路基板３０に対する位置ずれを防ぐことができる。
図８（ｃ）に示すように、金属板２０は、貫通孔２５に代えて、４つの切り欠き２７を有しても良い。切り欠き２７は、第４表面４ｓの４つの辺にそれぞれ設けられる。金属板２０は、半導体チップ１０の４つの辺のそれぞれの一部が切り欠き２７を介して第４表面４ｓ側から目視できるように設けられる。
図８（ｄ）に示すように、金属板２０は、２つの切り欠き２７を有するように設けられても良い。切り欠き２７は、第４表面４ｓの４つの辺のうちの２つにそれぞれ設けられる。金属板２０は、半導体チップ１０の４つの辺のうちの２つを切り欠き２７を介して部分的に目視できるように設けられる。
図９（ａ）および（ｂ）は、実施形態の第４の変形例に係る半導体装置４を示す模式図である。半導体装置１は、金属板２０に代えて、金属板４０を備える。図９（ａ）および（ｂ）は、金属板４０の第４表面４ｓ側から見た半導体装置４を表している。
図９（ａ）に示すように、金属板４０は、例えば、４つの貫通孔４５を含む。４つの貫通孔４５は、第４表面４ｓの４つの隅に設けられる。金属板４０は、貫通孔４５のそれぞれにおいて、半導体チップ１０の１つの角１０ｃおよびそれにつながる２つの辺１０ｓｄ１および１０ｓｄ２の一部を、第４表面４ｓ側から目視できるように設けられる。
貫通孔４５は、２つの辺１０ｓｄ１および１０ｓｄ２のそれぞれに沿って延在するように設けられる。第４表面４ｓにおいて、貫通孔４５は、各辺を露出させた部分の各辺に垂直な方向の幅Ｌｏｐ１が、各辺に沿った方向の長さＬｏｐ２よりも狭くなるように設けられる。
この例では、第４表面４ｓ側において、半導体チップ１０の外縁がより明確に目視できる。このため、回路基板３０に対する半導体チップ１０の位置合わせが容易になる。
図９（ｂ）に示すように、金属板４０に代えて、金属板５０を用いても良い。金属板５０は、例えば、４つの切り欠き５７を含む。４つの切り欠き５７は、第４表面４ｓの４つの隅に設けられる。金属板５０は、切り欠き５７のそれぞれにおいて、半導体チップ１０の１つの角１０ｃおよびそれにつながる２つの辺１０ｓｄ１および１０ｓｄ２の一部を、第４表面４ｓ側から目視できるように設けられる。
切り欠き５７を介して目視できる半導体チップ１０の一部は、例えば、各辺に沿った方向の長さＬｓ１および各辺に垂直な方向の幅Ｌｓ２を有する。金属板５０は、幅Ｌｓ２が長さＬｓ１よりも狭くなるように設けられる。
なお、上記の実施例は、金属板４０および５０に限定される訳ではない。例えば、貫通孔４５もしくは切り欠き５７は、第４表面４ｓに少なくとも１つ設けられれば良く、４つに限定される訳ではない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４…半導体装置、 １ｓ…第１表面、 ２ｓ…第２表面、 ３ｓ…第３表面、 ４ｓ…第４表面、 １０…半導体チップ、 １０ｃ…角、 １０ｓ…側面、 １０ｓｄ１、１０ｓｄ２…辺、 １１…半導体部、 １３…導電層、 １３ｐ…バリ、 １５ａ…第１電極、 １５ｂ…第２電極、 １７ａ、１７ｂ…ＭＯＳゲート構造、 １８ａ、１８ｂ…制御パッド、 １９ａ、１９ｂ、２３…接続部材、 ２０、４０、５０…金属板、 ２５、４５…貫通孔、 ２７、５７…切り欠き、 ２９…溝、 ３０…回路基板、 ３３ａ、３３ｂ…マウントパッド、 １００…フレーム

Claims (6)

  1. 第１表面と、前記第１表面とは反対側の第２表面と、前記第１表面と前記第２表面とをつなぐ４つの側面と、前記４つの側面のうちの２つが接する角と、前記４つの側面と前記第２表面とが接する４つの辺と、を有する半導体チップであって、前記第１表面側に設けられた第１および第２電極と、前記第２表面上に設けられた導電層と、を有し、前記導電層を介して前記第１電極と前記第２電極との間に流れる電流を制御する半導体チップと、
    前記半導体チップの前記第２表面側に接続され、前記半導体チップの前記第２表面に接続された第３表面と、前記第３表面とは反対側の第４表面と、を有し、前記第４表面から前記第３表面につながる貫通孔もしくは切り欠きを有する金属板と、
    を備えた半導体装置。
  2. 前記金属板は、前記貫通孔もしくは前記切り欠きを介して、前記半導体チップの少なくとも２つの前記角、または、前記４つの辺のうちの少なくとも２つの辺のそれぞれの一部が前記第４表面側から目視可能に設けられる請求項１記載の半導体装置。
  3. 前記金属板は、前記半導体チップの２つの前記角をそれぞれ目視可能な２つの前記貫通孔もしくは２つの前記切り欠きを有する請求項１または２に記載の半導体装置。
  4. 前記金属板は、前記半導体チップの前記４つの辺のうちの２つを部分的に目視可能な２つの貫通孔もしくは２つの切り欠きを有する請求項１または２に記載の半導体装置。
  5. 前記貫通孔もしくは切り欠きは、前記金属板の前記第４表面内において、非回転対称となるように配置される請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記金属板は、前記第３表面側において、前記半導体チップの前記４つの辺に対応する位置に設けられた溝を有する請求項１～５のいずれか１つに記載の半導体装置。
JP2021150488A 2021-09-15 2021-09-15 半導体装置 Pending JP2023043017A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021150488A JP2023043017A (ja) 2021-09-15 2021-09-15 半導体装置
CN202210145436.4A CN115810614A (zh) 2021-09-15 2022-02-17 半导体装置
US17/691,792 US20230078429A1 (en) 2021-09-15 2022-03-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021150488A JP2023043017A (ja) 2021-09-15 2021-09-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2023043017A true JP2023043017A (ja) 2023-03-28

Family

ID=85479902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021150488A Pending JP2023043017A (ja) 2021-09-15 2021-09-15 半導体装置

Country Status (3)

Country Link
US (1) US20230078429A1 (ja)
JP (1) JP2023043017A (ja)
CN (1) CN115810614A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205308A (ja) * 2007-02-21 2008-09-04 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN115810614A (zh) 2023-03-17
US20230078429A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10504822B2 (en) Semiconductor device
JP3798220B2 (ja) 半導体装置およびそれを用いる液晶モジュール
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
KR20030051276A (ko) 반도체 장치 및 그 제조 방법
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
TW201320275A (zh) 晶片封裝結構
JP4062066B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
JP5971310B2 (ja) 半導体装置の製造方法および半導体装置
JP2004095730A (ja) 半導体装置、半導体装置の製造方法
JP2023043017A (ja) 半導体装置
JP4600443B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JP2020057771A (ja) モジュールおよびその製造方法
JP2020136293A (ja) 半導体装置及びその製造方法
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
CN113056813A (zh) 半导体装置
WO2022162875A1 (ja) 半導体パワーモジュール
JP2019129207A (ja) パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
WO2021112073A1 (ja) 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器
US20230197673A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP4123131B2 (ja) 半導体装置
JP5352639B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913