CN115810614A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115810614A
CN115810614A CN202210145436.4A CN202210145436A CN115810614A CN 115810614 A CN115810614 A CN 115810614A CN 202210145436 A CN202210145436 A CN 202210145436A CN 115810614 A CN115810614 A CN 115810614A
Authority
CN
China
Prior art keywords
semiconductor chip
metal plate
semiconductor device
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210145436.4A
Other languages
English (en)
Inventor
高田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115810614A publication Critical patent/CN115810614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

实施方式提供能够提高半导体芯片与装配焊盘的对位精度的半导体装置。实施方式的半导体装置具备半导体芯片与金属板。所述半导体芯片具有第一表面、与所述第一表面相反侧的第二表面、将所述第一表面与所述第二表面相连的四个侧面、所述四个侧面中的两个侧面相接的角、所述四个侧面与所述第二表面相接的四个边。所述半导体芯片具有所述第一表面侧的第一以及第二电极，控制经由设于所述第二表面上的导电层而在所述第一电极与所述第二电极之间流过的电流。所述金属板连接于所述半导体芯片的所述第二表面侧，具有连接于所述第二表面的第三表面和与所述第三表面相反侧的第四表面。所述金属板具有从所述第四表面连接到所述第三表面的贯通孔或缺口。

Description

半导体装置
相关申请
本申请享受以日本专利申请2021－150488号(申请日：2021年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
技术领域
实施方式涉及半导体装置。
背景技术
在将设于半导体芯片的表面侧的电极连接于安装基板上的装配焊盘的所谓倒装芯片接合中，以半导体芯片的背面为基准，在安装基板的装配焊盘上对半导体芯片进行对位。然而，在具有在半导体芯片的背面侧连接有金属板的构造的半导体装置中，难以使半导体芯片与安装基板的装配焊盘对位。
发明内容
实施方式提供一种能够提高半导体芯片与装配焊盘的对位精度的半导体装置。
实施方式的半导体装置具备半导体芯片与金属板。所述半导体芯片具有第一表面、与所述第一表面相反的一侧的第二表面、将所述第一表面与所述第二表面相连的四个侧面、所述四个侧面中的两个侧面相接的角、所述四个侧面与所述第二表面相接的四个边。所述半导体芯片具有设于所述第一表面侧的第一电极与以及第二电极与设于所述第二表面上的导电层，控制经由所述导电层而在所述第一电极与所述第二电极之间流过的电流。所述金属板连接于所述半导体芯片的所述第二表面侧，具有连接于所述半导体芯片的所述第二表面的第三表面、和与所述第三表面相反的一侧的第四表面。所述金属板具有从所述第四表面连接到所述第三表面的贯通孔或缺口。
附图说明
图1是表示实施方式的半导体装置的示意剖面图。
图2的(a)、(b)是表示实施方式的半导体装置的制造过程的示意俯视图。
图3的(a)、(b)是表示实施方式的半导体装置的安装过程的示意剖面图。
图4的(a)、(b)是表示实施方式的半导体装置的示意俯视图。
图5的(a)～(d)是表示实施方式的变形例的半导体装置的示意俯视图。
图6的(a)、(b)是表示实施方式的变形例的半导体装置的另一示意俯视图。
图7的(a)～(c)是表示实施方式的第二变形例的半导体装置的示意图。
图8的(a)～(d)是表示实施方式的第三变形例的半导体装置的示意俯视图。
图9的(a)、(b)是表示实施方式的第四变形例的半导体装置的示意俯视图。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。对于附图中的同一部分标注同一编号而适当省略其详细的说明，对不同的部分进行说明。另外，附图为示意性或者概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并非必须与现实相同。另外，即使在表示相同部分的情况下，也有根据附图而将相互的尺寸、比率不同地表示的情况。
进而，使用各图中所示的X轴、Y轴以及Z轴对各部分的配置以及构成进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，有将Z方向作为上方、将其相反方向作为下方进行说明的情况。
图1是表示实施方式的半导体装置1的示意剖面图。图1是表示将半导体装置1安装于电路基板30之上的状态的剖面图。
半导体装置1具备半导体芯片10与金属板20。半导体芯片10具有第一表面1s以及第二表面2s。第二表面2s位于第一表面1s的相反侧。金属板20连接于半导体芯片10的第二表面2s。金属板20例如包含铜。
半导体芯片10包含半导体部11、导电层13、第一电极15a以及第二电极15b。第一电极15a以及第二电极15b设于第一表面1s侧。导电层13设于第二表面2s上。半导体部11例如是硅。导电层13例如是包含镍(Ni)、钛(Ti)等的金属层。第一电极15a以及第二电极15b例如包含铝(Al)等。
半导体芯片10还包含MOS栅极构造17a以及17b。MOS栅极构造17a设于半导体部11与第一电极15a之间。MOS栅极构造17b设于半导体部11与第二电极15b之间。MOS栅极构造17a以及17b控制经由半导体部11以及导电层13流经第一电极15a与第二电极15b之间的电流。
金属板20包含第三表面3s以及第四表面4s。第三表面3s经由连接部件23连接于半导体芯片10的导电层13。连接部件23例如是焊锡材料或导电性膏。第四表面4s位于第三表面3s的相反侧。金属板20还具有从第四表面4s连通于第三表面3s的贯通孔25。
在半导体装置1中，为了减小第一电极15a与第二电极15b之间的导通电阻，优选的是减薄从第一表面1s朝向第二表面2s的方向(以下为Z方向)上的半导体部11的厚度。由此，经由导电层13流动的电流成分增加，能够减少第一电极15a与第二电极15b之间的导通电阻。然而，若减薄半导体部11的厚度，则容易在半导体芯片10产生翘曲。另外，半导体芯片10的机械强度也降低。因此，优选的是通过在半导体芯片10的第二表面2s侧连接金属板20，防止翘曲，提高机械式的强度。
如图1所示，半导体装置1以半导体芯片10的第一表面1s与电路基板30相向的方式安装。电路基板30例如具有装配焊盘33a以及33b。第一电极15a经由连接部件19a连接于装配焊盘33a。第二电极15b经由连接部件19b连接于装配焊盘33b。连接部件19a以及19b例如是焊锡材料。
图2的(a)以及(b)是表示实施方式的半导体装置1的制造过程的示意俯视图。
如图2的(a)所示，在框架100上装配多个半导体芯片10。框架100包含经由多个引线相互相连的金属板20。金属板20分别具有贯通孔25。半导体芯片10分别经由连接部件23(参照图1)装配在金属板20上。
例如使用焊锡材料作为连接部件23的情况下，半导体芯片10在向金属板20之上供给糊状的焊锡材料之后被装配于金属板20之上。半导体芯片10以经由焊锡材料紧贴于金属板20的方式载置。之后，在设定为规定的温度的电炉内使焊锡材料熔融，接着在电炉外中冷却。由此，将半导体芯片10连接于金属板20。
另外，在例如使用导电膏作为连接部件23的情况下，半导体芯片10在向金属板20之上供给导电膏之后被装配在金属板20之上。半导体芯片以经由导电膏紧贴于金属板20的方式载置。之后，在设定为规定的温度的烘箱内使导电膏固化，将半导体芯片10连接于金属板20。
接着，如图2的(b)所示，通过切断将相邻的金属板20相连的引线，使多个半导体装置1单片化。框架100的引线例如使用切割刀片而切断。
图3的(a)以及(b)是表示实施方式的半导体装置1的安装过程的示意剖面图。半导体装置1被倒装芯片接合在电路基板30之上。
如图3的(a)所示，半导体装置1在电路基板30的装配焊盘33a以及33b的上方对位。电路基板30被升温到规定的温度。另一方面，在第一电极15a以及第二电极15b之上设有连接部件19a以及连接部件19b。连接部件19a以及19b例如在半导体芯片10的制造工序的最终阶段分别设于第一电极15a以及第二电极15b之上。
如图3的(b)所示，使半导体装置1压接于电路基板30。第一电极15a经由连接部件19a连接于装配焊盘33a。第二电极15b经由连接部件19b连接于装配焊盘33b。
如图3的(a)所示，金属板20的X方向的尺寸LM比半导体芯片10的X方向的尺寸LC大。另外，关于金属板20的Y方向的尺寸也相同(参照图2的(b))。例如在金属板20不具有贯通孔25的情况下，不能从金属板20的第四表面4s侧目视观察半导体芯片10。因而，半导体装置1以使金属板20的外缘与电路基板30上的对位图案一致的方式被对位。因此，在半导体芯片10与金属板20之间的相对位置的精度低于第一电极15a与装配焊盘33a之间以及第二电极15b与装配焊盘33b之间所要求的对位精度的情况下，有时不能将第一电极15a以及第二电极15b适当地连接于装配焊盘33a以及33b。换言之，产生半导体芯片10相对于电路基板30的位置偏移。
图4的(a)以及(b)是表示实施方式的半导体装置1的示意俯视图。图4的(a)以及(b)示出了从金属板20的第四表面4s侧观察的半导体装置1。
半导体芯片10的第一表面1s以及第二表面2s例如具有正方形的形状(参照图2的(b))。半导体芯片10具有与第一表面1s以及第二表面2s相连的四个侧面10s(参照图1)。另外，金属板20的平面形状例如是正方形(参照图2的(b))。
如图4的(a)所示，金属板20具有分别设置在四个角的贯通孔25。半导体芯片10具有四个侧面10s中的两个侧面10s相连而成的角10c。金属板20被设为能够经由贯通孔25从第四表面4s侧目视观察半导体芯片10的角10c。由此，在电路基板30的上方将半导体装置1对位时(参照图3的(a))，能够使半导体芯片10的位置直接对准电路基板30。因而，能够防止半导体芯片10相对于电路基板30的位置偏移。
如图4的(b)所示，金属板20例如具有分别设置在四个角的缺口27。如此，也可以取代贯通孔25而设置缺口27。金属板20被设为能够经由缺口27从第四表面4s侧目视观察半导体芯片10的角10c。由此，能够防止半导体芯片10相对于电路基板30的位置偏移。
图5的(a)～(d)是表示实施方式的变形例的半导体装置1的示意俯视图。图5的(a)～(d)示出了从金属板20的第四表面4s侧观察的半导体装置1。
如图5的(a)所示，金属板20具有分别设于第四表面4s的四个角中的三个角的贯通孔25。金属板20被设为半导体芯片10的四个角10c中的三个角10c可以分别经由贯通孔25从第四表面4s侧目视观察。
如图5的(b)所示，金属板20在第四表面4s的四个角中的三个角具有取代贯通孔25而设置的缺口27。金属板20被设为半导体芯片10的四个角10c中的三个角10c可以分别经由缺口27从第四表面4s侧目视观察。
如图5的(c)所示，金属板20具有分别设于第四表面4s的四个角中的两个角的贯通孔25。金属板20被设为半导体芯片10的四个角10c中的两个可以分别经由贯通孔25从第四表面4s侧目视观察。
如图5的(d)所示，金属板20在第四表面4s的四个角中的两个角具有取代贯通孔25而设置的缺口27。金属板20被设为半导体芯片10的四个角10c中的两个角10c可以分别经由缺口27从第四表面4s侧目视观察。
图6的(a)以及(b)是表示实施方式的变形例的半导体装置1的另一示意俯视图。图6的(a)以及(b)示出了从金属板20的第四表面4s侧观察的半导体装置1。而且，用虚线表示设于半导体芯片10的第一表面1a侧的多个第一电极15a、多个第二电极15b、控制焊盘18a以及控制焊盘18b。
控制焊盘18a以及控制焊盘18b分别电连接于MOS栅极构造17a以及17b的栅极电极。半导体装置1通过从外部的栅极控制电路经由控制焊盘18a以及控制焊盘18b向MOS栅极构造17a以及17b供给的栅极信号，控制流经第一电极15a与第二电极15b之间的电流。
如图6的(a)所示，金属板20具有分别设于第四表面4s的四个角中的三个角的缺口27。金属板20被设为半导体芯片10的四个角10c中的三个角10c可以分别经由缺口27从第四表面4s侧目视观察。金属板20中的缺口27的配置为非旋转对称。
图6的(b)是表示在与金属板20的第四表面4s平行的平面内将半导体装置1向右旋转90度后的状态的俯视图。金属板20的缺口27的配置为非旋转对称，因此通过确认三个缺口27的位置，能够得知半导体芯片10的第一表面1s侧的第一电极15a、第二电极15b、控制焊盘18a以及控制焊盘18b的排列方向旋转了90度。
图7的(a)～(c)是表示实施方式的第二变形例的半导体装置2的示意图。图7的(a)是表示金属板20的第三表面3s的俯视图。图7的(b)以及(c)是表示与X－Z平面平行的剖面的局部剖面图。
如图7的(a)所示，金属板20例如具有四个贯通孔25。四个贯通孔25分别设于第三表面3s的四个角。金属板20还包括设置在第三表面3s侧的槽29。槽29设于与半导体芯片10的四个边对应的位置。即，在将半导体芯片10装配在金属板20之上时(参照图2的(a))，槽29以沿半导体芯片10的外缘延伸的方式设置。由此，能够在槽29的内部收容连接部件23的多余的部分，抑制向外周部的扩展。槽29例如被设为与贯通孔25相连。
如图7的(b)所示，半导体芯片10有时包含导电层13的毛刺13p。导电层13为了减小第一电极15a与第二电极15b之间的导通电阻减小而优选的是设置成较厚。因此，在使用切割机(dicer)使半导体芯片10单片化时，有时沿导电层13的外缘形成毛刺13p。
这种毛刺13p以向与半导体芯片10的第二表面2s垂直的方向突出的方式形成。因此，有时会产生半导体芯片10被倾斜地装配到金属板20上、半导体芯片10不与金属板20紧贴等不良情况。
在半导体装置2中，由于在与半导体芯片10的四个边对应的位置设置槽29，因此能够将毛刺13p的前端收容于槽29内，并避免半导体芯片10被倾斜地装配。由此，能够提高半导体芯片10与金属板20之间的经由连接部件23的紧贴性。
而且，如图7的(c)所示，金属板20可被设为位于比槽29靠外侧的外周部的厚度Tm1小于位于比槽29靠内侧的部分的Z方向的厚度Tm2。由此，能够抑制连接部件23向半导体芯片10的侧面的攀升。
图8的(a)～(d)是表示实施方式的第三变形例的半导体装置3的示意图。图8的(a)～(d)示出了从金属板20的第四表面4s侧观察的半导体装置3。
如图8的(a)所示，金属板20具有四个贯通孔25，贯通孔25分别设于与第四表面4s的四个边接近的位置。金属板20被设为半导体芯片10的四个边各自的一部分可经由贯通孔25从第四表面4s侧目视观察。由此，在将半导体装置3向电路基板30的上方对位时，能够将半导体芯片10的位置直接匹配于电路基板30。因而，能够防止半导体芯片10相对于电路基板30的位置偏移。
如图8的(b)所示，金属板20也可以被设为具有两个贯通孔25。贯通孔25分别设置在与第四表面4s的四个边中的两个边接近的位置。金属板20被设为能够经由贯通孔25局部地目视观察半导体芯片10的四个边中的两个边。由此，能够防止半导体芯片10相对于电路基板30的位置偏移。
如图8的(c)所示，金属板20也可以取代贯通孔25而具有四个缺口27。缺口27分别设于第四表面4s的四个边。金属板20被设为半导体芯片10的四个边各自的一部分能够经由缺口27从第四表面4s侧被目视观察。
如图8的(d)所示，金属板20也可以设为具有两个缺口27。缺口27分别设于第四表面4s的四个边中的两个边。金属板20被设为能够经由缺口27而局部地目视观察半导体芯片10的四个边中的两个边。
图9的(a)以及(b)是表示实施方式的第四变形例的半导体装置4的示意图。半导体装置1取代金属板20而具备金属板40。图9的(a)以及(b)示出了从金属板40的第四表面4s侧观察到的半导体装置4。
如图9的(a)所示，金属板40例如包含四个贯通孔45。四个贯通孔45设于第四表面4s的四个角。金属板40被设为，在贯通孔45的每一个中能够从第四表面4s侧目视观察半导体芯片10的一个角10c以及与其相连的两个边10sd1以及10sd2的一部分。
贯通孔45被设为分别沿两个边10sd1以及10sd2延伸。在第四表面4s，贯通孔45被设为使各边露出的部分的与各边垂直的方向的宽度Lop1小于沿着各边的方向的长度Lop2。
在该例子中，在第四表面4s侧，能够更清楚地目视观察半导体芯片10的外缘。因此，半导体芯片10相对于电路基板30的对位变得容易。
如图9的(b)所示，也可以取代金属板40而使用金属板50。金属板50例如包含四个缺口57。四个缺口57设于第四表面4s的四个角。金属板50被设为，在缺口57的每一个中，能够从第四表面4s侧目视观察半导体芯片10的一个角10c以及与其相连的两个边10sd1以及10sd2的一部分。
可经由缺口57目视观察的半导体芯片10的一部分例如具有沿着各边的方向的长度Ls1以及与各边垂直的方向的宽度Ls2。金属板50被设为宽度Ls2比长度Ls1窄。
另外，上述的实施例并不限定于金属板40以及50。例如贯通孔45或缺口57只要在第四表面4s至少设有一个即可，并不限定于四个。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。

Claims (6)

1.一种半导体装置，具备：
半导体芯片，具有：第一表面、与所述第一表面相反的一侧的第二表面、将所述第一表面与所述第二表面相连的四个侧面、所述四个侧面中的两个侧面相接的角、所述四个侧面与所述第二表面相接的四个边，所述半导体芯片具有设于所述第一表面侧的第一电极以及第二电极和设于所述第二表面上的导电层，并控制经由所述导电层在所述第一电极与所述第二电极之间流过的电流；以及
金属板，与所述半导体芯片的所述第二表面侧连接，具有与所述半导体芯片的所述第二表面连接的第三表面、与所述第三表面相反的一侧的第四表面，并具有从所述第四表面连接到所述第三表面的贯通孔或缺口。
2.根据权利要求1所述的半导体装置，
所述金属板被设为，能够经由所述贯通孔或所述缺口而从所述第四表面侧目视观察所述半导体芯片的至少两个所述角、或者所述四个边中的至少两个边各自的一部分。
3.根据权利要求1或2所述的半导体装置，
所述金属板具有能够分别对所述半导体芯片的两个所述角进行目视观察的两个所述贯通孔或两个所述缺口。
4.根据权利要求1或2所述的半导体装置，
所述金属板具有能够对所述半导体芯片的所述四个边中的两个边局部地进行目视观察的两个贯通孔或两个缺口。
5.根据权利要求1或2所述的半导体装置，
所述贯通孔或所述缺口在所述金属板的所述第四表面内被配置为非旋转对称。
6.根据权利要求1或2所述的半导体装置，
所述金属板在所述第三表面侧具有设于与所述半导体芯片的所述四个边对应的位置的槽。
CN202210145436.4A 2021-09-15 2022-02-17 半导体装置 Pending CN115810614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021150488A JP2023043017A (ja) 2021-09-15 2021-09-15 半導体装置
JP2021-150488 2021-09-15

Publications (1)

Publication Number Publication Date
CN115810614A true CN115810614A (zh) 2023-03-17

Family

ID=85479902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210145436.4A Pending CN115810614A (zh) 2021-09-15 2022-02-17 半导体装置

Country Status (3)

Country Link
US (1) US20230078429A1 (zh)
JP (1) JP2023043017A (zh)
CN (1) CN115810614A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205308A (ja) * 2007-02-21 2008-09-04 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20230078429A1 (en) 2023-03-16
JP2023043017A (ja) 2023-03-28

Similar Documents

Publication Publication Date Title
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
EP2259309A2 (en) Integrated circuit package including a thermally and electrically conductive package lid
JP4828164B2 (ja) インタポーザおよび半導体装置
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JP2009059923A (ja) 半導体装置
US20090261465A1 (en) Semiconductor device and its manufacturing method
KR20020062805A (ko) 반도체 장치 및 그것을 이용하는 액정 모듈
US11088042B2 (en) Semiconductor device and production method therefor
KR20140117285A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2016006806A (ja) 半導体装置
US20190371703A1 (en) Electronic module and method for manufacturing electronic module
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
KR20010107773A (ko) 반도체 장치 및 액정모듈
CN105931996B (zh) 具有多层基底的半导体封装
TWI627689B (zh) 半導體裝置
JP2005064479A (ja) 回路モジュール
JP4062066B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
JP5971310B2 (ja) 半導体装置の製造方法および半導体装置
EP1696484A1 (en) Process for assembling a double-sided circuit component
CN115810614A (zh) 半导体装置
JP4600443B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JP2001284520A (ja) 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination