JP6958259B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6958259B2
JP6958259B2 JP2017215728A JP2017215728A JP6958259B2 JP 6958259 B2 JP6958259 B2 JP 6958259B2 JP 2017215728 A JP2017215728 A JP 2017215728A JP 2017215728 A JP2017215728 A JP 2017215728A JP 6958259 B2 JP6958259 B2 JP 6958259B2
Authority
JP
Japan
Prior art keywords
conductor plate
conductive block
surface side
side conductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017215728A
Other languages
English (en)
Other versions
JP2019087669A (ja
Inventor
智 高萩
裕治 花木
卓矢 門口
祥 舟野
真悟 岩崎
智之 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017215728A priority Critical patent/JP6958259B2/ja
Publication of JP2019087669A publication Critical patent/JP2019087669A/ja
Application granted granted Critical
Publication of JP6958259B2 publication Critical patent/JP6958259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書は、半導体装置を開示する。
特許文献1に、半導体素子と導電ブロックと導体板を、その順序で積層した半導体装置が開示されている。半導体素子は面電極を備えており、その面電極に導電ブロックがはんだ層によって接合されている。導電ブロックと導体板も、はんだ層によって接合されている。導体板の導電ブロック接合面には、導電ブロックを一巡する溝が設けられている。その溝には、導電ブロックと導体板をはんだ接合した際に導電ブロックと導体板の間から漏れ出たはんだが流入して硬化している。
特開2015−053343号公報
特許文献1の技術では、溝内に流入した液状のはんだの表面形状の安定性が低く、導電ブロックを一巡する溝の長さに沿って観察したときに、液状はんだの断面が一様形状とならない。すなわち、溝の長手方向の位置によって液状のはんだの断面形状が変化する。溝内に漏れ出たはんだが硬化する際には体積変化がおこり、その体積変化が導電ブロックと導体板の間で硬化するはんだ層の厚みに影響する。はんだ層の厚みに与える影響は、溝内に漏れ出た液状はんだの表面形状によって変化する。特許文献1の技術では、溝の長手方向の位置(すなわち導電ブロックを一巡する輪郭上の位置)によって、溝内に漏れ出たはんだが硬化する際に導電ブロックと導体板の間で硬化するはんだ層の厚みに与える影響の大きさが変化する。この結果、導電ブロックと導体板との間の平行度が損なわれることがある。
本明細書では、溝内に流入した液状はんだの形状安定性が高く、はんだ接合後における導電ブロックと導体板の平行度が高い半導体装置を開示する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子に接合されている導電ブロックと、導電ブロックにはんだ層を介して接合されている導体板を備えている。半導体素子には平面状に延びている電極が形成されており、導電ブロックはその電極に接合されている。導電ブロックの反対側の面(半導体素子が接合されていない側の面)に導体板が接合されている。導体板のうちの導電ブロックが接合されている面には、導電ブロックを一巡する溝が設けられている。その溝には、導電ブロック側からみて溝の中心よりも遠位側の少なくとも一部に酸化層が形成されている。溝内のはんだは、前記遠位側に膨出する凸形状を有している。
上記の半導体装置では、導電ブロックからみて溝の中心よりも遠位側の少なくとも一部に酸化層が形成されている。酸化層は液状はんだに濡れにくいために、導電ブロックに導体板をはんだ接合する工程で導電ブロックと導体板の間から漏れ出たはんだは、酸化層によってせき止められ、遠位側に膨出する凸形状を形成し、その形状下で硬化する。この場合、溝内に流入したはんだの表面形状の安定性が高く、導電ブロックを一巡する溝の長さに沿って観察したときに、液状はんだの断面形状の一様性が高い。そのために、溝内に漏れ出たはんだが硬化する際に導電ブロックと導体板の間で硬化するはんだ層の厚みに与える影響の大きさも一様化される。はんだ接合することで導電ブロックと導体板の間の平行度が損なわれることを抑制することができる。
なお、本明細書における「遠位側に膨出する凸形状」は、導電ブロックとはんだ層との接触範囲の外縁と、はんだ層と導体板との接触範囲の外縁を結ぶ直線よりも、半導体装置の中心から外側に向けて湾曲していることを意味する。
半導体装置の上面図を示す。 図1のII−II線に沿った断面図を示す。 (a)、(b)、(d)は導体板を導電ブロックにはんだ接合する工程の一連の流れを示す。(c)は、(b)の符号IIIで示す範囲の拡大図である。 モールド樹脂を切削する工程を説明する説明図を示す。 本実施例と比較例の半導体装置の各部の厚みを示す。 参考例の上面側導体板に設けられている溝の拡大図を示す。
図面を参照して、実施例の半導体装置の説明をする。図1は、半導体装置10の上面図である。また、図2は、図1のII−II線に沿った断面図である。半導体装置10は、第1積層体20と第2積層体40とモールド樹脂36を備える。第1積層体20及び第2積層体40は、モールド樹脂36内に封止されている。図1及び図2に示すように、第1積層体20の上面側導体板22の上面と、第2積層体40の上面側導体板42の上面は、モールド樹脂36から露出している。同様に、第1積層体20の下面側導体板34の下面と、第2積層体40の下面側導体板54の下面も、モールド樹脂36から露出している。なお、半導体装置10が備える積層体の数は2個に限られず、少なくとも1個の積層体を備えればよい。
第1積層体20は、上面側導体板22と、導電ブロック26と、半導体素子30と、下面側導体板34と、が積層された構造を有する。半導体素子30は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、又はIGBT(Insulated Gate Bipolar Transistor)などのパワー半導体素子である。また半導体素子30は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成される。また、図示省略しているが、半導体素子30の上面には、上面に沿って延びる上面電極が形成されている。一方、半導体素子30の下面には、下面に沿って延びる下面電極が形成されている。上面電極及び下面電極は、例えばアルミニウム系又はその他の金属によって構成される。
導電ブロック26は、例えば銅、又はその他の金属といった導電性を有する材料を用いて構成されている。導電ブロック26は、概して板形状あるいはブロック形状の部材である。導電ブロック26は、モールド樹脂36内に位置している。導電ブロック26の上面は、上面側導体板22の下面と、はんだ層24によって接合されている。また、導電ブロック26の下面は、半導体素子30の上面と、はんだ層28によって接合されている。これにより、半導体素子30は、導電ブロック26を介して上面側導体板22に電気的、及び、熱的に接続されている。
上面側導体板22及び下面側導体板34は、例えば銅、又は、その他の金属といった導電性を有する材料を用いて構成されている。上面側導体板22は、概して板形状の部材である。上面側導体板22の下面は、モールド樹脂36の内部において、導電ブロック26の上面とはんだ層24を介して接合されている。これにより、上面側導体板22は、導電ブロック26を介して、半導体素子30と電気的に接続されている。一方、上面側導体板22の上面は、モールド樹脂36の外部に露出している。上面側導体板22は、導電ブロック26を介して、半導体素子30と熱的にも接続されており、半導体素子30で発生した熱は上面側導体板22の上面から半導体装置10外へと放熱される。また、上面側導体板22は、第2積層体40の接合部54aと接合されている接合部22bを備える。即ち、第1積層体20は、接合部22bを介して、第2積層体40と電気的に接続されている。
上面側導体板22には、導電ブロック26が接合されている下面において導電ブロック26を一巡する溝22aが設けられている。本実施例では、溝22aは、半円形の断面形状を有するが、変形例では、矩形形状等の他の形状を有してもよい。図1では、溝22aが設けられている部分を点線で示している。図2に示すように、溝22aには、はんだ層24の一部が形成されており、溝22a内のはんだは遠位側に膨出する凸形状を有する。図2では図示省略しているが、溝22aには、導電ブロック26からみて溝22aの中心よりも遠位側に酸化層23(図3(c)を参照して後記する)が形成されている。溝22a内のはんだは、はんだ層24と上面側導体板22との接触範囲の外縁において酸化層23と接している。本実施例では、酸化層23は、レーザ加工によって形成される。これにより、酸化層23の表面に凹凸が形成され、モールド樹脂36との密着性を向上できる。なお、酸化層23は、レーザ加工に限られず、加熱等の他の方法によって形成されてもよい。
同様に、下面側導体板34もまた、概して板形状の部材である。下面側導体板34の上面は、モールド樹脂36の内部において、半導体素子30の下面とはんだ層32を介して接合されている。これにより、下面側導体板34は、半導体素子30と電気的に接続されている。一方、下面側導体板34の下面は、モールド樹脂36の外部に露出している。下面側導体板34は、半導体素子30と熱的にも接続されており、半導体素子30で発生した熱は下面側導体板34の下面から半導体装置10外へと放熱される。なお、本実施例では、上面側導体板22が、「導体板」の一例である。
第2積層体40は、上面側導体板42と、導電ブロック46と、半導体素子50と、下面側導体板54と、が積層された構造を有する。導電ブロック46は、第1積層体20の導電ブロック26と同様であり、半導体素子50は、半導体素子30と同様である。導電ブロック46の上面は、上面側導体板42の下面と、はんだ層44によって接合されている。また、導電ブロック46の下面は、半導体素子50の上面と、はんだ層48によって接合されている。
上面側導体板42及び下面側導体板54は、例えば銅、又は、その他の金属といった導電性を有する材料を用いて構成されている。上面側導体板42は、概して板形状の部材である。上面側導体板42の下面は、モールド樹脂36の内部において、導電ブロック46の上面とはんだ層44を介して接合されている。これにより、上面側導体板42は、導電ブロック46を介して、半導体素子50と電気的に接続されている。一方、上面側導体板42の上面は、モールド樹脂36の外部に露出している。上面側導体板42は、導電ブロック46を介して、半導体素子50と熱的にも接続されており、半導体素子50で発生した熱は上面側導体板42の上面から半導体装置10外へと放熱される。
上面側導体板42には、導電ブロック46が接合されている下面において、導電ブロック46を一巡する溝42aが設けられている。図1では、溝42aが設けられている部分を点線で示している。図2に示すように、溝42aには、はんだ層44の一部が形成されており、溝42a内のはんだは遠位側に膨出する凸形状を有する。図2では図示を書略しているが、溝42aには、導電ブロック46からみて溝42aの中心よりも遠位側に酸化層43が形成されている。溝42a内のはんだは、はんだ層44と上面側導体板42との接触範囲の外縁において酸化層43と接している。
下面側導体板54もまた、概して板形状の部材である。下面側導体板54の上面は、モールド樹脂36の内部において、半導体素子50の下面とはんだ層52を介して接合されている。これにより、下面側導体板54は、半導体素子50と電気的に接続されている。一方、下面側導体板54の下面は、モールド樹脂36の外部に露出している。下面側導体板54は、半導体素子50と熱的にも接続されており、半導体素子50で発生した熱は下面側導体板54の下面から半導体装置10外へと放熱される。また、下面側導体板54には、第1積層体20の接合部22bと接合されている接合部54aを備える。即ち、第2積層体40は、接合部54aを介して、第1積層体20と電気的に接続されている。
モールド樹脂36は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂36を構成する材料は、例えば、エポキシ樹脂といった熱硬化性の樹脂材料である。
続いて、半導体装置10の製造方法を説明する。半導体装置10の製造方法は、第1積層体20及び第2積層体40を準備する工程と、第1積層体20及び第2積層体40を樹脂で封止する工程と、モールド樹脂36を切削する工程を備える。まず、第1積層体20を準備する工程を説明する。なお、第2積層体40を準備する工程は、第1積層体20を準備する工程と同様であるので、その詳細な説明を省略する。第1積層体20を準備する工程では、一又は複数のリフロー工程によって、下面側導体板34にはんだ層32によって半導体素子30を接合し、半導体素子30にはんだ層28によって導電ブロック26を接合する。この点は既知の方法により行われるため、その詳細な説明は省略する。以下では、下面側導体板34と半導体素子30と導電ブロック26とが積層された状態ではんだ接合された積層体を半製品と呼ぶ。
図3は、その半製品にはんだ層24によって上面側導体板22をはんだ接合する工程を説明している。すなわち、導電ブロック26にはんだ層24によって上面側導体板22をはんだ接合する工程を説明している。この工程は、図2に示した姿勢とは上下を反転させた姿勢で実施する。すなわち、上面側導体板22が導電ブロック26の下方に位置し、溝22aが上方に向かって開いている姿勢ではんだ接合する。まず、図3(a)に示すように、導電ブロック26の下面にはんだが塗布された半製品を上面側導体板22上に配置する。次いで、半製品及び上面側導体板22を加熱して導電ブロック26の上面に塗布されたはんだを液化させる。これにより、図3(b)に示すように、導電ブロック26と上面側導体板22との間から漏れ出た液状はんだが溝22a内に流入する。
図3(c)は、図3(b)の符号IIIで示す範囲の拡大図である。図3(c)に示すように、酸化層23は液状はんだに濡れにくいために、溝22a内に流入した液状はんだは、酸化層23によってせき止められ、表面張力によって、遠位側に膨出する凸形状を形成する。はんだが硬化する際に生じる体積収縮によって、はんだの湾曲面形状が導電ブロック26の方向(図3(c)中の矢印Rで示す方向)に向けて変位しようとする。表面張力は、はんだ面の湾曲形状が矢印Rの方向に変位するのに抵抗する。表面張力によって、はんだの一部が上面側導体板22と導電ブロック26の間隔から溝22a内に移動する。これが、上面側導体板22と導電ブロック26の間で硬化するはんだ層24の厚みに影響する。導電ブロック26の輪郭に沿って観察したときに、上面側導体板22と導電ブロック26の間隔から溝22a内に移動するはんだの量が不均一であると、その分だけ導電ブロック26が傾斜する。前記の不均一性があると、はんだ接合によって、上面側導体板22と導電ブロック26の平行度が低下する。図3(c)に示すように、溝22a内に流入した液状はんだが遠位側に膨出する凸形状を形成すると、溝22a内におけるはんだの表面形状の安定性が高く、溝22aの長さに沿って観察したときに、液状はんだの断面形状が一様化される。これにより、溝22a内に流入したはんだが硬化することによって上面側導体板22と導電ブロック26の間で硬化するはんだ層24の厚みに影響する度合いが、導電ブロック26の輪郭に沿って観察したときに一様化され、上面側導体板22と導電ブロック26の平行度が損なわれない。図3(d)は、はんだが硬化して、はんだ層24が形成された第1積層体20を示す。溝22a内で硬化したはんだは、遠位側に膨出する凸形状を有する。上面側導体板22と導電ブロック26の平行度が高い。
第2積層体40についても同様であり、上面側導体板42が導電ブロック46の下方に位置し、溝42aが上方に向かって開いている姿勢ではんだ接合する。なお、図示を省略しているが、上面側導体板22を導電ブロック26に接合し、上面側導体板42を導電ブロック46に接合する過程で、第1積層体20の接合部22bと第2積層体40の接合部54aも接合される。
第1積層体20及び第2積層体40を準備する工程が完了すると、第1積層体20及び第2積層体40を樹脂で封止する工程が行われる。封止する工程は、例えばモールド成型等の既知の方法によって行われるので、詳細な説明は省略する。図4にモールド樹脂36で封止された第1積層体20及び第2積層体40を示す。図4に示すように、この段階では、第1積層体20の上面側導体板22の上面、及び、下面側導体板34の下面は、モールド樹脂36から露出していない。また、第2積層体40の上面側導体板42の上面、及び、下面側導体板54の下面も、モールド樹脂36から露出していない。そのため、モールド樹脂36を切削する工程において、モールド樹脂36を切削して、上面側導体板22及び下面側導体板34の表面をモールド樹脂36外に露出させる。また、上面側導体板42及び下面側導体板54の表面も同様にしてモールド樹脂36外に露出させる。これにより、図2に示した半導体装置10が製造される。
ここで、上面側導体板22の溝22aに酸化層23が形成されていない比較例を想定する。比較例の構成では、上面側導体板22を導電ブロック26に接合する工程において、導電ブロック26と上面側導体板22との間から漏れ出た液状はんだの表面形状が不安定となり、導電ブロック26の輪郭に沿って観察したときに、上面側導体板22が硬化するはんだから受ける力が一様でない。すなわち、導電ブロック26と上面側導体板22の間ではんだが硬化する際に、上面側導体板22が導電ブロック26に向けて強く引き寄せられる位置と、その引き寄せ力が弱い位置が存在し、上面側導体板22が傾いた状態ではんだ接合される。はんだ接合によって、上面側導体板22と導電ブロック26との間の平行度が損なわれる。特に、上面側導体板22の質量が比較的小さい場合には、上面側導体板22がはんだから受ける力の影響が大きいので、上面側導体板22と導電ブロック26との間の平行度が損なわれる可能性が高くなる。また、上面側導体板22と導電ブロック26との間の平行度が損なわれると、第1積層体20の接合部22bと第2積層体40の接合部54aとの間の接合にも影響し得る。
図5は、本実施例の半導体装置10と上記の比較例の半導体装置の各部の厚みを示すグラフである。図5に示すグラフの縦軸は、上面側導体板と下面側導体板との間で測定された厚み(mm)を示し、横軸は溝22aの長手方向に沿って厚みを測定した7か所の各部を示す。また、図5のグラフでは2個の本実施例の半導体装置10と2個の比較例の半導体装置の測定結果を示しており、2本の実線のグラフは、2個の実施例の半導体装置10のそれぞれの厚みを示し、2本の破線のグラフは、2個の比較例の半導体装置のそれぞれの厚みを示す。図5に示すように、比較例の半導体装置では、各部において測定される厚みのばらつきが大きいのに対し、本実施例の半導体装置10では、各部において測定される厚みのばらつきが小さい。
(本実施例の効果)
本実施例では、導電ブロック26からみて溝22aの中心よりも遠位側の少なくとも一部に酸化層23が形成されている。酸化層23は液状はんだに濡れにくいために、導電ブロック26に上面側導体板22をはんだ接合する工程で導電ブロック26と上面側導体板22との間から漏れ出たはんだは、酸化層23によってせき止められ、遠位側に膨出する凸形状を形成し、その形状下で硬化する。この場合、溝22a内に流入したはんだの表面形状の再現性が高く、導電ブロック26を一巡する溝22aの長さに沿って観察したときに、液状はんだの断面の一様化が高い。そのために、溝22a内に漏れ出たはんだが硬化する際に導電ブロック26と上面側導体板22の間で硬化するはんだ層24の厚みに与える影響の大きさも一様化される。はんだ接合することで導電ブロック26と上面側導体板22の間の平行度が損なわれることを抑制することができる。
また、上記の比較例のように、導電ブロック26と上面側導体板22との間の平行度が損なわれる可能性があると、モールド樹脂36を切削する工程において、上面側導体板22の表面をモールド樹脂36の外部に十分に露出させるために、上面側導体板22自体を切削する必要が生じる。この場合、切削のための刃具の摩耗が増大し、刃具の交換頻度が増大し得る。また、切削後に十分な厚みを確保するために、上面側導体板22の厚みを増加させる必要がある。これに対し、本実施例では、導電ブロック26と上面側導体板22との間の平行性を維持することができるので、上記のような問題が発生しない。
(参考例)
続いて、図6を参照して、参考例を説明する。図6は、図3(c)に対応する。参考例では、溝22aに代えて、溝22cが上面側導体板22に設けられている点が、上記の実施例とは異なる。以下では、上記の実施例と異なる点のみを説明し、上記の実施例と同様の点の説明は省略する。図6は、上面側導体板22に設けられている溝22cの拡大図を示す。溝22cでは、実施例の溝22aにおいて酸化層23が形成されていた部分において、溝が形成されていない。換言すれば、溝22cには、導電ブロック26からみて溝22cの中心よりも遠位側に壁が形成されている。参考例の構成によっても、導電ブロック26に上面側導体板22を接合する工程において、導電ブロック26と上面側導体板22との間から漏れ出たはんだが、壁によってせき止められるので、溝22c内のはんだが遠位側に膨出する凸形状を有する。従って、溝内に流入したはんだの表面形状の再現性が高く、溝22cの長さに沿って観察したときに、液状はんだの断面の一様化が高い。また、溝22c内に漏れ出たはんだが硬化する際に導電ブロック26と上面側導体板22の間で硬化するはんだ層24の厚みに与える影響の大きさも一様化される。はんだ接合することで導電ブロック26と上面側導体板22の間の平行度が損なわれることを抑制することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
20:第1積層体
40:第2積層体
22,42:上面側導体板
22a,22c,42a:溝
23,43:酸化層
22b,54a:接合部
24,28,32,44,48,52:はんだ層
26,46:導電ブロック
30,50:半導体素子
34,54:下面側導体板
36:モールド樹脂

Claims (1)

  1. 平面状に延びている電極が形成されている半導体素子と、
    前記半導体素子の前記電極に接合されている導電ブロックと、
    前記導電ブロックの前記半導体素子が接合されている側と反対側の面に、はんだ層を介して接合されている導体板を備えており、
    前記導体板には、前記導電ブロックが接合されている面において、前記導電ブロックを一巡する溝が設けられており、
    前記溝には、前記導電ブロックからみて前記溝の中心よりも遠位側の少なくとも一部に酸化層が形成されており、
    前記溝内のはんだが、前記遠位側に膨出する凸形状を有する、半導体装置。
JP2017215728A 2017-11-08 2017-11-08 半導体装置 Active JP6958259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017215728A JP6958259B2 (ja) 2017-11-08 2017-11-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017215728A JP6958259B2 (ja) 2017-11-08 2017-11-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2019087669A JP2019087669A (ja) 2019-06-06
JP6958259B2 true JP6958259B2 (ja) 2021-11-02

Family

ID=66763383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017215728A Active JP6958259B2 (ja) 2017-11-08 2017-11-08 半導体装置

Country Status (1)

Country Link
JP (1) JP6958259B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609172B2 (ja) * 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP2012142521A (ja) * 2011-01-06 2012-07-26 Mitsubishi Electric Corp 電力用半導体装置
JP5325917B2 (ja) * 2011-03-17 2013-10-23 株式会社東芝 半導体装置及びその製造方法
JP5921322B2 (ja) * 2012-05-11 2016-05-24 三菱電機株式会社 半導体モジュールの製造方法
JP6114149B2 (ja) * 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置
WO2016092791A1 (ja) * 2014-12-10 2016-06-16 株式会社デンソー 半導体装置およびその製造方法
JP2016178261A (ja) * 2015-03-23 2016-10-06 カルソニックカンセイ株式会社 ハンダ付け構造
JP6468085B2 (ja) * 2015-06-11 2019-02-13 株式会社デンソー 基板、および、その製造方法

Also Published As

Publication number Publication date
JP2019087669A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
US10475688B2 (en) Electrostatic chuck device, and semiconductor manufacturing device
US9691730B2 (en) Semiconductor device and method for manufacturing the same
JP6250429B2 (ja) 半導体装置およびその製造方法
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
US20140284783A1 (en) Semiconductor device
US20170352629A1 (en) Power module
JP6287789B2 (ja) パワーモジュール及びその製造方法
CN106415833B (zh) 功率半导体模块以及功率部件
US10658324B2 (en) Semiconductor device
US20190131217A1 (en) Semiconductor device and manufacturing method thereof
JPWO2017169857A1 (ja) 半導体装置及び半導体装置の製造方法
JPWO2018092319A1 (ja) 半導体装置
JP6958259B2 (ja) 半導体装置
JP5131148B2 (ja) 半導体装置
JP2013219194A (ja) 半導体装置
JP7152502B2 (ja) 半導体装置及びその製造方法
JP6904122B2 (ja) 半導体装置の製造方法
JP6917127B2 (ja) 半導体装置及びパワーモジュール
JP5892184B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009016380A (ja) 半導体装置及びその製造方法
JP2021044305A (ja) 保持装置および保持装置の製造方法
JP6836317B2 (ja) ボンディングヘッドおよび実装装置
JPWO2019146260A1 (ja) 半導体装置
JP7496796B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R151 Written notification of patent or utility model registration

Ref document number: 6958259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250