CN112557747B - 宽频高精度数字功率计及快速寻优取样方法 - Google Patents

Abstract

本发明涉及一种宽频高精度数字功率计及快速寻优取样方法，包括电源模块及与电源模块电连接的采样存储控制模块、运算存储控制模块、主控制模块、显示模块、接口模块，所述采样存储控制模块与运算存储控制模块电连接，所述运算存储控制模块与主控制模块电连接，所述主控制模块分别与显示模块、接口模块电连接。该宽频高精度数字功率计及快速寻优取样方法解决了背景技术中存在的不足，通过此方法实现对每个周期内的采样位置进行精确控制，提高每个特征采样点的质量，从而减少采样周期、提高采样速度及精度，同时减少昂贵芯片的使用，降低产品的成本，可以满足更多对低成本产品需求的客户。

Description

宽频高精度数字功率计及快速寻优取样方法

技术领域：

本发明涉及仪器仪表和电子测量领域，尤其涉及一种宽频高精度数字功率计及该宽频高精度数字功率计的快速寻优取样方法。

背景技术：

随着现代电力电子行业的飞速发展，电源类、负载类产品越来越多，大部分电力电子系统都离不开电源、负载，由于电源的转换效率、负载功耗等相关问题直接影响相关产品的性能，这就需要用专用的测量仪器检测这些系统的能耗使用情况，因此对于家电制造厂商使用数字功率计对电源产品、家电产品的检测的需求加大；对数字功率计检测产品速度要求也进一步提高。

随着新能源产品、开关电源产品的不断普及应用，因此对此类具有高频成分信号的设备的功率分析及对于一些特殊波形驱动装置的高频谐波分析功能需求也在不断；传统的、常规的功率计由于测量带宽的限制，一般都在工频或者几百赫兹的带宽范围，无法满足此类高频信号的功率分析需求，因此宽频高精度的功率分析仪就应运而生，要想对被测信号实现高精度分析，就必须获取被测信号单周期内更多的特征值，目前宽频高精度的功率分析仪的测量采样技术大体可以分为两种：其一是采用一种高速的ADC(高达几兆)进行被测信号的高速采样，单周期内可以获取更多的被测信号特征值，实现对被测信号的高精度分析；其二是采用普通的ADC(正常百K左右)，采用一种动态随机采样的方案实现对被测信号的采样分析(动态随机采样即为动态调整ADC采样的频率，每个被测信号周期内，采样频率不同，则相对被测信号的采样点的位置不同，通过多个周期采样实现被测信号单周期内较多特征值的获取)。

上述两种宽频高精度功率计采样方案各有优缺点，第一种方案可以实现快速采样、高精度分析，但是由于器件成本较高，因此属于高端功率计，仪器成本较高，无法满足对低成本客户的需求；第二种方案，动态随机采样，由于无法准确控制每个周期内采样位置，因此，需要对周期信号的多次采样，才能实现单周期内较多特征值获取，测试所需时间较长。

发明内容：

为了解决上述问题，本发明提供一种具有快速寻优取样方法的宽频高精度数字功率计，主要基于FPGA、DSP，采用一种新的采样测量方法进行测量：FPGA 以主时钟为基准，采用等精度原理实现对输入信号的高精度频率计数；此频率计数值上传至DSP运算控制模块，由于FPGA主时钟的分辨率影响，DSP采用寻找最优值方法对频率计数值进行寻优，寻找最优单周期采样点数，使采样点在输入信号单周期内能够实现均匀分布；根据单周期采样点数及总采样点数计算 FPGA的测量控制值下传FPGA；FPGA根据DSP下传的单周期采样点数、周期间的采样间隔及采样周期数完成所有特征值点的采样获取；通过此方法实现对每个周期内的采样位置进行精确控制，提高每个特征采样点的质量，从而减少采样周期、提高采样速度及精度。

本发明提供一种宽频高精度数字功率计，包括电源模块及与电源模块电连接的采样存储控制模块、运算存储控制模块、主控制模块、显示模块、接口模块，所述采样存储控制模块与运算存储控制模块电连接，所述运算存储控制模块与主控制模块电连接，所述主控制模块分别与显示模块、接口模块电连接。

在本发明一较佳实施例中，所述采样存储控制模块包括控制单元、采样单元、频率时钟计数单元、存储单元及发送单元；

控制单元根据运算存储控制模块发送的单周期最优采样点数、采样点间间隔时钟数、采样周期数、周期间采样延时间隔时钟数参数配置值实现对输入信号的ADC采样控制；

采样单元根据控制单元实现对输入信号的连续采样；

频率时钟计数单元采用等精度采样原理，基于采样存储控制模块的主时钟对输入信号进行频率时钟计数及相对当前ADC的采样率，计算单周期内最多采样点数值；

存储单元用于对采样单元得到的数据实时存储；

发送单元用于将采样单元的输入信号采样值、频率时钟计数单元的计数值及单周期内最多采样点数值发送给所述运算存储控制模块进行接收。

在本发明一较佳实施例中，所述运算存储控制模块包括接收单元、计算单元、配置单元及传输单元；

接收单元用于接收所述发送单元的输入信号采样值、所述频率时钟计数单元的计数值及频率时钟计数周期数；

计算单元根据所述接收单元获得的频率时钟计数值及单周期内最多采样点数值，计算出用于控制ADC采样的配置参数，参数包含单周期最优采样点数、采样点间间隔时钟数、采样周期数、周期间采样延时间隔时钟数；

配置单元用于将所述计算单元的配置参数配置所述的采样存储控制模块；

传输单元用于将运算处理后的测量参数传输给所述主控制模块进行运算处理。

在本发明一较佳实施例中，所述主控制模块用于将所述传输单元所发送的测量参数进行运算处理、显示控制；所述显示模块用于显示测量参数；所述接口模块用于实现对外进行通讯、结果分选功能。

本发明还提供一种快速寻优取样方法，采用上述宽频高精度数字功率计，包括如下步骤：所述单周期最优采样点数根据所述接收单元的频率时钟计数值及单周期内最多采样点数值进行寻优计算；dec＝AllClock÷(Point*PeriodCount)，其中AllClock为多周期频率时钟计数值，Point为当前单周期采样点数值，PeriodCount为频率时钟计数周期数，dec为浮点类型，为每个采样点间的间隔主时钟个数，当dec无法整除时出现小数，小数代表低于1个主时钟，但微处理器正常工作时最低计数单位为1个主时钟，则单个周期内实现Point 个采样点所产生的采样误差为Err＝SigClock-AdcClockCount*Point，此采样误差产生测量误差，其中AdcClockCount为处理器完成一次ADC所需要的主时钟数，其中SigClock为单周期频率时钟计数值，SigClock＝AllClock÷PeriodCount；利用寻优方法，改变单周期采样点数值Point，使采样误差Err满足在设置误差范围之内，作为最终单周期最优采样点数值PointBest；每个最优采样点间的间隔时钟数记为PeriodClock，则PeriodClock＝SigClock÷PointBest，此时寻找最优采样点间隔时间内所能完成ADC采样周期数并且满足周期采样误差 ErrPeriod＝PeriodClock-SampleDelay*SamplePeriodCount最小；则总采样点数 AllPoint＝PointBest*SamplePeriodCount，其中SamplePeriodCount为采样周期数， SampleDelay＝(PeriodClock-ErrPeriod)÷SamplePeriodCount，其中SampleDelay为整数类型，为每个周期信号间的采样间隔时钟数。

本发明的有益效果是：该宽频高精度数字功率计及快速寻优取样方法解决了背景技术中存在的不足，通过此方法实现对每个周期内的采样位置进行精确控制，提高每个特征采样点的质量，从而减少采样周期、提高采样速度及精度，同时减少昂贵芯片的使用，降低产品的成本，可以满足更多对低成本产品需求的客户。

附图说明：

图1为本发明的宽频高精度数字功率计的原理框图；

图2为本发明的宽频高精度数字功率计的系统框图；

图3为本发明的采样存储控制模块的功能框图；

图4为本发明的采样存储控制模块的原理框图；

图5为本发明的运算存储控制模块的功能框图。

具体实施方式：

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易被本领域人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

如图1所示的一种宽频高精度数字功率计，包括电源模块及与电源模块电连接的采样存储控制模块、运算存储控制模块、主控制模块、显示模块、接口模块，所述采样存储控制模块与运算存储控制模块电连接，所述运算存储控制模块与主控制模块电连接，所述主控制模块分别与显示模块、接口模块电连接，其中，采样存储控制模块具有n个。

如图2所示的宽频高精度数字功率计的系统框图，包括液晶屏、按键、风扇、电压板、DSP控制板、MCU控制板、测量板、接口板；图1的采样存储控制模块对应于图2的测量板，图1的运算存储控制模块对应于图2的DSP控制板，图1的主控制模块对应于图2的MCU控制板，图1的显示模块对应于图2的液晶屏，图1的接口模块对应于图2的接口板，图1的电源模块对应于图2的电源板。

如图3所示的采样存储控制模块，包括控制单元、采样单元、频率时钟计数单元、存储单元及发送单元。

控制单元根据运算存储控制模块发送的单周期最优采样点数、采样点间间隔时钟数、采样周期数、周期间采样延时间隔时钟数参数配置值实现对输入信号的ADC采样控制；采样单元根据控制单元实现对输入信号的连续采样；频率时钟计数单元采用等精度采样原理，基于采样存储控制模块的主时钟对输入信号进行频率时钟计数及相对当前ADC的采样率，计算单周期内最多采样点数值；存储单元用于对采样单元得到的数据实时存储；发送单元用于将采样单元的输入信号采样值、频率时钟计数单元的计数值及单周期内最多采样点数值发送给所述运算存储控制模块进行接收。

如图4所示的采样存储控制模块的原理框图，包括外接电压输入单元、电压信号调理单元、电压信号采样单元、电压信号频率单元、外接电流输入单元、电流信号调理单元、电流信号采样单元及电流信号频率单元。

采样存储控制模块中外接电压输入单元将电压信号送至电压信号调理单元进行处理，电压信号调理单元输出的信号一路送至电压信号采样单元，电压信号采样单元进行ADC转换，另一路送至电压信号频率单元，电压信号频率单元将信号转换成同频率方波信号用作频率检测；电流信号送至电流信号调理单元进行处理，电流信号调理单元输出的信号一路送至电流信号采样单元，电流信号采样单元进行ADC转换，另一路送至电流信号频率单元，电流信号频率单元将信号转换成同频率方波信号用作频率检测。

采样存储控制模块中控制单元主要包含的配置参数为PointBest(单周期最优采样点数)、PeriodClock(采样点间间隔时钟数)、SamplePeriodCount(采样周期数)、SampleDelay(周期间采样延时间隔时钟数)，当启动ADC采样后，采样单元开始采样输入信号并进行时钟计数，当时钟计数到dec_int(采样点间间隔时钟数时)，采样单元触发一次ADC采样并清除时钟计数值、开始重新计数，以此循环直至触发ADC采样周期数等于PointBest(单周期最优采样点数) 时单周期采样结束并清除时钟计数值，此时延时SampleDelay(周期间采样延时间隔时钟数)个时钟数，开始重新计数，以此循环开始下一个周期采样直至累加采样的周期数等于SamplePeriodCount(采样周期数)时一次完整的采样完成，总采样点数为AllPoint，存储单元将这AllPoint个采样值存储在处理器内；同时频率时钟计数单元从输入信号的上升沿开始时钟计数，经过若干个上升沿后，在最后一个信号上升沿处停止时钟计数，此时记录两个数据AllClock(频率时钟计数值)及PeriodCount(频率时钟计数周期数)，将AllPoint个采样值及

AllClock(频率时钟计数值)、PeriodCount(频率时钟计数周期数)通过发送单元发送至运算存储控制模块，运算存储控制模块的接收单元接收上述数据，运算存储控制模块的计算单元根据AllClock(频率时钟计数值)、PeriodCount (频率时钟计数周期数)值计算最新的ADC采样控制参数单周期最优采样点数 PointBest、采样点间间隔时钟数PeriodClock，采样周期数SamplePeriodCount，周期间采样延时间隔时钟数SampleDelay，运算存储控制模块的配置单元将上述计算值送至采样存储控制模块的控制单元；运算存储控制模块的传输单元将 AllPoint个采样值传输至主控制模块；主控制模块对采样值进行运算处理送至显示模块；显示模块显示测量参数。

如图5所示的运算存储控制模块，包括接收单元、计算单元、配置单元及传输单元。

接收单元用于接收所述发送单元的输入信号采样值、所述频率时钟计数单元的计数值及频率时钟计数周期数；计算单元根据所述接收单元获得的频率时钟计数值及单周期内最多采样点数值计算用于控制ADC采样的配置参数，参数包含单周期最优采样点数、采样点间间隔时钟数、采样周期数、周期间采样延时间隔时钟数；配置单元用于将所述计算单元的配置参数配置所述的采样存储控制模块；传输单元用于将运算处理后的测量参数传输给所述主控制模块进行运算处理。

为了便于说明，示例性的，举例如下：

采样控制存储模块的处理器为主时钟为80MHz的FPGA，运算存储控制模块的处理器为运算处理性能优越的DSP，假设采样存储控制模块的输入信号为周期 1.2kHz的交流信号，采样存储控制模块的频率时钟计数单元采用等精度原理对输入信号进行频率时钟计数，频率时钟计数值为AllClock，频率时钟计数周期数为PeriodCount；采样存储控制模块的发送单元将频率时钟计数值为AllClock，频率时钟计数周期数为PeriodCount发送至运算控制存储的接收模块，再交由运算存储控制模块的计算单元进行运算，理论单周期频率时钟计数值为

通过频率时钟计数单元获得的单周期频率时钟计数值为66668，与理论值相近；其中采样模块ADC 的采样率为400kHz，则完成一次ADC采样所需要的主时钟数为AdcClockCount＝80000000÷400000＝200；当前单周期内所能实现最多的ADC采样点为

dec_int＝66668÷333＝200，此时设定采样误差小于15，则单个周期内实现Point个采样点所产生的采样误差为Err＝SigClock-dec_int*Point＝66668-333*200＝68，采样误差大于允许误差，不满足要求，通过寻优方法找到距离最大采样点Point＝333处的单周期最优采样点数值为PointBest＝271，此时dec_int＝66668÷271＝246，允许误差 Err＝SigClock-dec_int*PointBest＝66668-271*246＝2，采样误差小于允许误差，满足要求，单周期最优采样点间的间隔时钟数为PeriodClock＝dec_int＝246，此时单周期最优采样点数值查找完毕；接下来需要寻优单周期内每个最优采样点间的间隔所能均等分个数SamplePeriodCount，并且满足误差ErrPeriod＝PeriodClock-SampleDelay*SamplePeriodCount最小，通过寻优查找可得当SamplePeriodCount＝3时，误差ErrPeriod＝246-3*82＝0，此时误差最小，则总采样点数AllPoint＝PointBest*SamplePeriodCount＝271*3＝813，每个周期信号间的采样间隔延时时钟SampleDelay＝82，此时用于控制ADC采样的控制参数PointBest(单周期最优采样点数)、PeriodClock(采样点间间隔时钟数)、SamplePeriodCount(采样周期数)、SampleDelay(周期间采样延时间隔时钟数) 计算完毕，运算存储控制模块的配置单元将上述计算结果传递至采样存储控制模块的控制单元；采样存储控制模块通过此控制参数控制采样存储控制模块的采样单元进行ADC采样；具体采样控制如下：采样单元第一次启动ADC采样时，时钟计数值A(Clock_CountA)和时钟计数值B(Clock_CountB)开始时钟计数，同时单周期采样点数值(PointBest_Count)执行加一运算，当时钟计数值 A(Clock_CountA)的累计计数值等于246(PeriodClock采样点间间隔时钟数)时，单周期采样点数值(PointBest_Count)再次执行加一运算，同时时钟计数值 A(Clock_CountA)执行清零运算并重新开始计数操作，循环计数直至单周期采样点数值(PointBest_Count)等于271(PointBest单周期最优采样点数)时，一次完整的单周期采样结束，此时时钟计数值B(Clock_CountB)继续计数直至等于 66668(SigClock单周期频率时钟计数值)时，一次单周期结束，此操作可以减少寻优法计数采样参数所带来的微小误差，保证本周期的结束正好是下一周期的起始，提高测试精度；当时钟计数值B(Clock_CountB)计数直至等于 66668(SigClock单周期频率时钟计数值)时，时钟计数值A(Clock_CountA)、时钟计数值B(Clock_CountB)、单周期采样点数值(PointBest_Count)执行清零操作，同时采样周期计数值(Sample_Count)执行加一运算，延时82(SampleDelay周期间采样延时间隔时钟数)个时钟后开始下一个周期信号的ADC采样，执行过程与以上过程一致，当采样周期计数值(Sample_Count)累计计数等于 3(SamplePeriodCount采样周期数)时，完成所有数据采样，总采样点数为AllPoint＝271*3＝813；采样存储控制模块的发送单元将813个采样值传递至运算控制单元；运算存储控制模块的传输单元对数据进行处理计算传输至主控制模块；主控制模块对数据处理送至显示模块进行显示。

于是通过一种寻优多周期采样方法对输入信号进行精确时钟计数，寻优查找最优单周期采样点数、最优采样周期数及周期间采样延时间隔可以实现对输入的宽频信号进行快速、高精度采样测量，有着速度快、精度高、硬件成本低等优势。

最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (4)

1.一种宽频高精度数字功率计，其特征在于：包括电源模块及与电源模块电连接的采样存储控制模块、运算存储控制模块、主控制模块、显示模块、接口模块，所述采样存储控制模块与运算存储控制模块电连接，所述运算存储控制模块与主控制模块电连接，所述主控制模块分别与显示模块、接口模块电连接；

所述采样存储控制模块包括控制单元、采样单元、频率时钟计数单元、存储单元及发送单元；

控制单元根据运算存储控制模块发送的单周期最优采样点数、采样点间间隔时钟数、采样周期数、周期间采样延时间隔时钟数参数配置值实现对输入信号的ADC采样控制；

采样单元根据控制单元实现对输入信号的连续采样；

频率时钟计数单元采用等精度采样原理，基于采样存储控制模块的主时钟对输入信号进行频率时钟计数及相对当前ADC的采样率，计算单周期内最多采样点数值；

存储单元用于对采样单元得到的数据实时存储；

发送单元用于将采样单元的输入信号采样值、频率时钟计数单元的计数值及单周期内最多采样点数值发送给所述运算存储控制模块进行接收；

所述运算存储控制模块包括接收单元、计算单元、配置单元及传输单元；

接收单元用于接收所述发送单元的输入信号采样值、所述频率时钟计数单元的计数值及频率时钟计数周期数；

计算单元根据所述接收单元获得的频率时钟计数值及单周期内最多采样点数值，计算出用于控制ADC采样的配置参数，参数包含单周期最优采样点数、采样点间间隔时钟数、采样周期数、周期间采样延时间隔时钟数；

配置单元用于将所述计算单元的配置参数配置所述的采样存储控制模块；

传输单元用于将运算处理后的测量参数传输给所述主控制模块进行运算处理；

所述宽频高精度数字功率计的快速寻优取样方法，包括如下步骤：

单周期最优采样点数根据所述接收单元的频率时钟计数值及单周期内最多采样点数值进行寻优计算；dec＝AllClock÷(Point*PeriodCount)，其中AllClock为多周期频率时钟计数值，Point为当前单周期采样点数值，PeriodCount为频率时钟计数周期数，dec为浮点类型，为每个采样点间的间隔主时钟个数，当dec无法整除时出现小数，小数代表低于1个主时钟，但微处理器正常工作时最低计数单位为1个主时钟，则单个周期内实现Point个采样点所产生的采样误差为Err＝SigClock-AdcClockCount*Point，此采样误差产生测量误差，其中

AdcClockCount为处理器完成一次ADC所需要的主时钟数，其中SigClock为单周期频率时钟计数值，SigClock＝AllClock÷PeriodCount；

利用寻优方法，改变单周期采样点数值Point，使采样误差Err满足在设置误差范围之内，作为最终单周期最优采样点数值PointBest；

每个最优采样点间的间隔时钟数记为PeriodClock，则

PeriodClock＝SigClock÷PointBest，此时寻找最优采样点间隔时间内所能完成ADC采样周期数并且满足周期采样误差

ErrPeriod＝PeriodClock-SampleDelay*SamplePeriodCount最小；

则总采样点数AllPoint＝PointBest*SamplePeriodCount，其中SamplePeriodCount为采样周期数，SampleDelay＝(PeriodClock-ErrPeriod)÷SamplePeriodCount，其中

SampleDelay为整数类型，为每个周期信号间的采样间隔时钟数。

2.根据权利要求1所述的宽频高精度数字功率计，其特征在于：所述主控制模块用于将所述传输单元所发送的测量参数进行运算处理、显示控制。

3.根据权利要求1所述的宽频高精度数字功率计，其特征在于：所述显示模块用于显示测量参数。

4.根据权利要求1所述的宽频高精度数字功率计，其特征在于：所述接口模块用于实现对外进行通讯、结果分选功能。

Images