CN102545876A - 一种数据采集串并转换储存装置及方法 - Google Patents

Abstract

本发明公开了一种数据采集串并转换储存装置及方法，保证采集数据的有效存储。其装置包括依次连接的串行移位寄存器、第一并行移位寄存器和第二并行移位寄存器，与串行移位寄存器连接的锁相环PLL电路，分别与第一并行移位寄存器、第二并行移位寄存器连接的分频电路，与第一并行移位寄存器连接的计数电路；所述串行移位寄存器接收接收机输出信号，所述第二并行移位寄存器与逻辑电路连接，所述锁相环PLL电路分别与计数电路和分频电路连接。

Description

一种数据采集串并转换储存装置及方法

技术领域

本发明涉及飞行时间质谱仪检测技术，特别涉及飞行时间质谱仪中数据采集串并转换储存装置及方法。 

背景技术

飞行时间质谱仪(time-of-flight mass spectrometer，TOFMS)根据不同离子在真空中飞行时间的大小来判定其质荷比，分析速度快，且能进行单个电荷的检测。在实际应用当中，飞行时间质谱的测量不仅仅依靠一次离子脉冲发生器发出离子束的飞行时间，而是靠许多次离子脉冲信号的累计。每次离子脉冲发生器被触发成为一次瞬态(transient)，飞行时间质谱仪的数据获取系统每次瞬态记录下一组谱线。每次记录下来的谱线叠加到预期的数量，得到一张完整的图谱。由于飞行时间质谱仪的模拟输入带宽只有10M，因此其测量范围非常有限；此外，采样精度也比较低。 

发明内容

本发明的首要目的在于为了解决现有技术采样精度低，所得到的采集信息不准确的技术问题，提供一种数据采集串并转换储存装置，保证采集数据的有效存储。 

本发明的另一目的是提供一种数据采集串并转换储存方法。 

本发明的首要目的通过下述技术方案实现：本数据采集串并转换储存装置，包括依次连接的串行移位寄存器、第一并行移位寄存器和第二并行移位寄存器，与串行移位寄存器连接的锁相环PLL电路，分别与第一并行移位寄存器、第二并行移位寄存器连接的分频电路，与第一并行移位寄存器连接的计数电路；所述串行移位寄存器接收接收机输出信号，所述第二并行移位寄存器与逻辑电路连接，所述锁相环PLL电路分别与计数电路和分频电路连接。 

本发明的另一目的通过下述技术方案实现：基于上述数据采集串并转换储存装置的数据采集串并转换储存方法，包括以下步骤： 

S1、样品通过离子源进行电离，形成带电离子； 

S2、带电离子通过脉冲引入电极，获得动能； 

S3、在步骤S2中获得动能的离子进入静电透镜得到聚焦； 

S4、在步骤S3中聚焦后的离子继续进入推迟电极获得加速并反射至离子检测器； 

S5、离子检测器将离子倍增后输出信号至数据采集系统； 

S6、模拟信号通过模拟调理电路形成差分信号，差分信号通过ADC采样芯片由模拟信号转换成数字信号，通过数据采集串并转换储存装置储存，经过数据处理电路处理后由计算机读出； 

步骤S6中具体包括以下步骤： 

S61、模拟信号调理电路对输入的传输线进行阻抗匹配，调整输入信号的幅度使之符合ADC采样芯片的满幅度量程，并且将单端信号转换成差分信号； 

S62、差分信号进入ADC采样芯片，由模拟信号转换成数字信号； 

S63、数字信号进入数据采集串并转换储存装置，数据采集串并转换储存装置实现对ADC采样芯片输出的数据流的接收和缓存； 

S64、经过缓存的数据流被读出并进行时域和频域上的分析； 

S65、最后再由计算机读出经过分析的数据，并进行滤波处理。 

本发明的作用原理是：使用ADC(analog-to-digital converter)，以固定的时间间隔对经过放大的离子检测器输出信号进行记录，将数据依次存入串行移位寄存器中，然后并行输出，降低了传输数据的速度，以满足存储器工作速度的要求。这是用空间换时间，将一路高速的串行信号分路成4路并行信号，同时把信号速率降低为原来的1/4。这种方法虽然增加了数据宽度，增大了电路的空间尺寸，但是降低了对接收电路速度的要求，可以用相对低速的电子元件实现高速的信号传输。 

本发明相对于现有技术具有如下的优点及效果： 

(1)有效提高了模拟输入带宽，由10M提高到了300M，增加了飞行时间质谱仪测量范围。 

(2)较大范围改善了飞行时间质谱仪的采样精度。 

(3)由于增强了数据采集系统的存储性能，飞行时间质谱仪的灵敏度有了较大幅度提高。 

(4)串并转换存储降低了对接收电路速度的要求，可以用相对低速的电子元件实现高速的信号传输。 

(5)将高速数据有效降为低速数据能由后端MCU(FPGA)接收并快速实时处理，有效的提高了飞行时间质谱仪检测样品的准确性。 

附图说明

图1是本发明的电路结构示意图。 

图2是FIFO存储器结构示意图。 

图3是内部接收示意图。 

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。 

实施例 

飞行时间质谱仪包括离子源、离子引出脉冲电极、离子引出透镜、垂直引入式飞行时间质谱分析器、离子选择推斥电极、MCP(Microchannel Plate)离子检测器。样品经过飞行时间质谱仪后分离信号进入高速数据采集系统，通过本发明串变并转换储存装置储存，最后经过数据处理被计算机读取。所述离子源可以是任何一种离子源，包括能连续产生离子的电子轰击源、化学电离源、辉光放电离子源、大气压下的电喷雾源，或是脉冲式的离子源，如激光电离源等。所述高速数据采集系统包括前端模拟调理电路、ADC采样电路、本发明串并转换储存装置、数据处理电路及数据读取电路。 

图1示出了本发明的电路结构示意图。由图1可见，本发明装置包括依次连接的串行移位寄存器、第一并行移位寄存器和第二并行移位寄存器，与串行移位寄存器连接的锁相环PLL电路，分别与第一并行移位寄存器、第二并行移位寄存器连接的分频电路，与第一并行移位寄存器连接的计数电路；所述串行移位寄存器接收接收机输出信号，所述第二并行移位寄存器与逻辑电路连接，所述锁相环PLL电路分别与计数电路和分频电路连接。串行移位寄存器的高速时钟信号通过锁相环PLL电路提供。PLL电路产生的高速时钟信号通过分频电路后得到4分频的低速时钟信号，输入到第一并行移位寄存器和第二并行移位寄存器。串行移位寄存器在PLL电路产生的高速时钟信号的控制下，将接收到的数据依次 存放在串行移位寄存器中，然后在计数电路产生的控制信号的作用下，将数据存入第一并行移位寄存器；而后在低速时钟信号的控制下将数据送入第二并行移位寄存器，最后将数据送入后面的FIFO存储器中。这样就实现了高速数据的正确存储。 

图2是FIFO存储器的结构示意图，FIFO在同一个存储单元配有两个数据口，一个是输入口，负责数据的写入，另一个是输出口，负责数据的输出。FIFO在操作时由“空”和“满”两个标志位来表示存储器的不同状态。FIFO主要由存储阵列、地址逻辑块和标志逻辑块构成，读写指针都指向一个内存的初始位置，每进行一次读写操作，相应的读写指针就递增一次，指向下一个内存位置。当读写指针移动到了内存的最后一个位置时，它又重新跳回初始位置。在FIFO为空时的读操作和FIFO为满时的写操作都属于误动作，因此需要设置空标志和满标志两个信号，这两个标志是根据读写指针的值来判断的。当两个读写指针的值之差为零时，表明FIFO为空，FIFO空标志有效；当该两个读写指针值之差为FIFO的深度的时候，表明FIFO为满，FIFO满信号有效。 

一个具体应用实例如下：例如根据具体实现时，具有8bit转换精度的ADC采样芯片，单个通道的采样率可达1Gsps。如图3所示，经过数模转换后，单通道输出1G数据流。FPGA器件使用DDIO(双倍数据接口)来实现SERDES接口，由于在时钟信号的上、下沿都进行数据锁存，因此要求时钟频率是数据率的一半。根据LVDS数据接收和串并转换电路框图，ADC的I通道和Q通道各输出16bits的数据分别送入两个altlvds_rx，altlvds_rx中的DDIO利用来自ADC的250MHz输出时钟上、下沿对数据进行锁存，之后再进行1∶4的串并转换。由于altlvds_rx中没有PLL，所以它输出的数据虽然宽度变为了原来的4倍，但速率还是250MHz，形成4路2分频的数据，某两路数据是另两路数据延迟一个时钟周期后的数据。要得到真正4分频的数据还要用PLL产生一个相移了90度的125MHz的时钟对altlvds_rx的输出数据进行锁存，去掉数据中那一半的冗余。最后对数据的比特位进行重新编排，得到按采样顺序排列的并行数据。 

利用本发明串并转换储存装置对数据进行储存的方法，包括下述步骤： 

S1、样品通过离子源进行电离，形成带电离子。 

S2、带电离子通过脉冲引入电极，获得动能。 

S3、在步骤S2中获得动能的离子进入静电透镜得到聚焦。 

S4、在步骤S3中聚焦后的离子继续进入推迟电极获得加速并反射至离子检测器。 

S5、离子检测器将离子倍增后输出信号至高速数据采集系统。 

S6、模拟信号通过模拟调理电路形成差分信号，差分信号通过ADC采样芯片由模拟信号转换成数字信号，通过本发明串并转换储存装置储存，经过数据处理电路处理后通过USB或者PCI由计算机读出。 

步骤S6中具体包括以下步骤： 

S61、模拟信号调理电路的作用包括对输入的传输线进行阻抗匹配，调整输入信号的幅度使之符合ADC采样芯片的满幅度量程，并且将单端信号转换成差分信号。模拟信号的调理一般选择前置放大器或者变压器来实现。 

S62、差分信号进入ADC采样芯片，由模拟信号转换成数字信号。ADC采样芯片具有8bit的转换精度，单个通道的采样率可达1Gsps。在交替模式下并行采样可以等效达到2Gsps的采样频率。 

S63、数字信号进入数据采集串并转换储存装置，数据采集串并转换储存装置实现对ADC采样芯片输出的数据流的接收和缓存； 

S64、经过缓存的数据流被读出并进行时域和频域上的分析； 

S65、最后再由计算机读出经过分析的数据，并进行滤波处理。 

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。 

Claims (2)

1.一种数据采集串并转换储存装置，其特征在于，包括依次连接的串行移位寄存器、第一并行移位寄存器和第二并行移位寄存器，与串行移位寄存器连接的锁相环PLL电路，分别与第一并行移位寄存器、第二并行移位寄存器连接的分频电路，与第一并行移位寄存器连接的计数电路；所述串行移位寄存器接收接收机输出信号，所述第二并行移位寄存器与逻辑电路连接，所述锁相环PLL电路分别与计数电路和分频电路连接。

2.基于权利要求1所述数据采集串并转换储存装置的数据采集串并转换储存方法，其特征在于，包括以下步骤：

S1、样品通过离子源进行电离，形成带电离子；

S2、带电离子通过脉冲引入电极，获得动能；

S3、在步骤S2中获得动能的离子进入静电透镜得到聚焦；

S4、在步骤S3中聚焦后的离子继续进入推迟电极获得加速并反射至离子检测器；

S5、离子检测器将离子倍增后输出信号至数据采集系统；

S6、模拟信号通过模拟调理电路形成差分信号，差分信号通过ADC采样芯片由模拟信号转换成数字信号，通过数据采集串并转换储存装置储存，经过数据处理电路处理后由计算机读出；

步骤S6中具体包括以下步骤：

S61、模拟信号调理电路对输入的传输线进行阻抗匹配，调整输入信号的幅度使之符合ADC采样芯片的满幅度量程，并且将单端信号转换成差分信号；

S62、差分信号进入ADC采样芯片，由模拟信号转换成数字信号；

S63、数字信号进入数据采集串并转换储存装置，数据采集串并转换储存装置实现对ADC采样芯片输出的数据流的接收和缓存；

S64、经过缓存的数据流被读出并进行时域和频域上的分析；

S65、最后再由计算机读出经过分析的数据，并进行滤波处理。

Images