CN113091897B - 一种符合计数方法、装置、符合计数设备及存储介质 - Google Patents
一种符合计数方法、装置、符合计数设备及存储介质 Download PDFInfo
- Publication number
- CN113091897B CN113091897B CN202110335594.1A CN202110335594A CN113091897B CN 113091897 B CN113091897 B CN 113091897B CN 202110335594 A CN202110335594 A CN 202110335594A CN 113091897 B CN113091897 B CN 113091897B
- Authority
- CN
- China
- Prior art keywords
- coincidence
- data
- bit stream
- stream data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000001360 synchronised effect Effects 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 43
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000004806 packaging method and process Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 11
- 238000012216 screening Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 6
- 239000000523 sample Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000001174 ascending effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 11
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 238000011160 research Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 101150006015 CHN1 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005658 nuclear physics Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
- G06M1/00—Design features of general application
- G06M1/08—Design features of general application for actuating the drive
- G06M1/10—Design features of general application for actuating the drive by electric or magnetic means
- G06M1/101—Design features of general application for actuating the drive by electric or magnetic means by electro-optical means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
- G06M1/00—Design features of general application
- G06M1/27—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum
- G06M1/272—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum using photoelectric means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J2001/4238—Pulsed light
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4413—Type
- G01J2001/442—Single-photon detection or photon counting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Radiation (AREA)
Abstract
本发明涉及符合测量技术领域，公开了一种符合计数方法、装置、符合计数设备及存储介质，基于所述符合计数方法，可以基于二进制转换所得的比特流数据与符合门信号相结合的方法实现支持多通道并行符合的功能，并具有实现原理简单和符合速度较快等优点，利于通过最高单FPGA即可实现几百兆及几十通道的符合计数，并利于通过使用扩展方式实现上百通道符合并行处理。此外可使符合过程不需要依赖同步信号，并由于是使用比特流数据直接进行符合，相比较基于时间标签进行符合的技术方案，可减小运算量，提升了符合效率。
Description
技术领域
本发明属于符合测量技术领域，具体地涉及一种符合计数方法、装置、符合计数设备及存储介质。
背景技术
符合测量方法最早是由德国物理学家博思提出的，初始用于验证光子和电子在碰撞过程中仍然能够满足动量和能量守恒，但是现在已广泛地应用于宇宙射线、核物理和量子光学等研究领域。例如在核反应实验中，它用来确定反应物的能量分布情况；在核衰变实验中，它用来研究核衰变机制，确定放射性核元素的半衰期。又例如在量子光学实验中，它用于验证光的相干性质、检测纠缠光子对，实现基于纠缠光子的量子密钥分配实验、基于纠缠的单光子源实验以及量子“鬼”成像实验等。
在量子光学研究领域中，多光子纠缠是一种奇特的量子现象，其在研究量子非定域性，量子纠错和量子模拟的研究中都是不可缺少的资源。光子数越多，单个光子的自由度越大，多光子系统处理信息的能力就越强，在最新的实验进展中，十个光子的纠缠得以实现。另一方面，光子也是实现量子计算机的一种很有潜力的媒介，光量子计算机也成为一个很热门的研究方向，尤其是以玻色取样为目的的光量子计算机的计算能力已经超过了早期经典计算机，涉及的光子数达到了5个。在多光子纠缠和光量子计算等光量子信息研究中，都需要对来自多个探测通道的光子信号进行光子统计分析，常见的就是符合计数。
在多光子纠缠实验中，将纠缠这种量子特性转化为我们经验世界能观测的量需要对光子数进行计数统计，由于纠缠是一种多体的过程，所以计数是符合计数。符合计数器的功能是对两个或两个以上脉冲信号之间的符合进行判断和计数。多光子纠缠和光量子计算领域涉及的符合计数技术要求信号输入通道非常多，符合的种类总数非常大并且要对所有的符合情况都要进行计数，与传统技术方案有非常大的不同。
近年来随着光量子信息研究的快速进步，也出现了许多新的多光子符合计数技术，以解决各种新问题。例如中国科学技术大学在2016年的专利申请(CN106525231A，《一种基于可编程逻辑器件的多光子符合计数器》)中，提出了一种通过在现场可编辑门阵列(Field Programmable Gate Array，FPGA)上实现数十个通道，数十兆赫兹事例率，符合种类多，偶然符合1ppm以下，实时读取计数，自动化和可拓展的多光子符合计数器方案，但是由于其是基于硬件的符合，使得更多通道的扩展符合难以实现。
发明内容
为了解决现有符合计数技术存在因是基于硬件的符合，使得更多通道的扩展符合难以实现的问题，本发明目的在于提供一种新型的符合计数方法、装置、符合计数设备及存储介质。
第一方面，本发明提供了一种符合计数方法，包括：
输入多路探测信号，其中，所述多路探测信号中的各路探测信号是一一对应地输入多通道的各个通道中；
在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，并对沿传输方向依次采集的二进制数值进行从左至右的排列组合，得到呈比特串形式的第一比特流数据；
在所述第一比特流数据中，若存在为“1”的且与对应通道的符合门信号同步的二进制数值，则将位于该二进制数值右侧的、与该符合门信号同步的且所有为“0”的二进制数值更新为“1”，得到第二比特流数据，否则，得到与所述第一比特流数据相同的第二比特流数据；
在所述第二比特流数据中，提取出与对应通道的符合门信号同步的且转换时刻与该符合门信号的脉冲边沿最接近的二进制数值，作为与该符合门信号对应的逻辑值，其中，所述脉冲边沿在对应符合门信号为高电平脉冲时为下边沿或在对应符合门信号为低电平脉冲时为上边沿；
将所述多通道的且与同一符合门信号对应的所有逻辑值组合成初始符合数据；
根据所述初始符合数据和预设符合策略，统计得到符合计数结果。
基于上述发明内容，可以基于二进制转换所得的比特流数据与符合门信号相结合的方法实现支持多通道并行符合的功能，并具有实现原理简单和符合速度较快等优点，利于通过最高单FPGA即可实现几百兆及几十通道的符合计数，并利于通过使用扩展方式实现上百通道符合并行处理。此外可使符合过程不需要依赖同步信号，并由于是使用比特流数据直接进行符合，相比较基于时间标签进行符合的技术方案，可减小运算量，提升了符合效率。
在一个可能的设计中，输入多路探测信号，包括：
在所述多通道的各个通道中，对相应的单路探测信号进行时刻鉴别处理、信号放大处理、电平转换处理和/或脉宽调整处理，得到新的单路探测信号。
在一个可能的设计中，在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，包括：
将单路探测信号送入一一对应的延时链中进行传输，其中，所述延时链包括有若干个在传输方向上依次串联的延时单元；
触发同时采集在所述延时链中位于各个延时单元的输出端的当前电平；
针对采集所得的当前电平，若该当前电平高于第一预设电平，则确定在对应输出端转换的二进制数值为“1”，而若该当前电平低于第二预设电平，则确定在对应输出端转换的二进制数值为“0”，其中，所述第一预设电平高于或等于所述第二预设电平。
在一个可能的设计中，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
针对所述多通道的各个通道，根据对应通道的预设时间调整值及预设调整方向，延迟/提前调整对应第一比特流数据的输出，以便后续应用为所述多通道统一配置的符合门信号进行二进制数值的更新及提取。
在一个可能的设计中，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中；
根据第一预设封装格式，将所述与至少一个目标通道对应的第一比特流数据封装成第一数据包；
将所述第一数据包送入存储器，以便进行缓冲输出。
在一个可能的设计中，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中；
从所述与至少一个目标通道对应的第一比特流数据中，任选一个第一比特流数据作为参考比特流数据；
针对所述与至少一个目标通道对应的第一比特流数据中的非参考比特流数据，计算得到其与所述参考比特流数据的二进制差值；
根据第二预设封装格式，将计算所得的所有二进制差值封装成第二数据包；
将所述第二数据包送入存储器，以便进行缓冲输出。
在一个可能的设计中，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中；
从所述与至少一个目标通道对应的第一比特流数据中，任选一个第一比特流数据作为参考比特流数据；
针对所述与至少一个目标通道对应的第一比特流数据中的非参考比特流数据，计算得到其与所述参考比特流数据的二进制差值；
根据计算所得的二进制差值，调整第一写指针及第一读指针的当前指针值为与该二进制差值一一对应的指针值，其中，所述第一写指针用于在写入数据时指示在第一读写存储器中的目标存储单元地址，所述第一读指针用于在读出数据时指示在所述第一读写存储器中的目标存储单元地址，所述第一读写存储器为针对与该脉冲边沿时间差对应的单路脉冲信号设置的且包括有若干存储单元的读写存储器；
从所述第一读指针指示的存储单元中读取第一计数值，其中，所述第一计数值的初始写入值为零；
计算所述第一计数值加1，得到新的第一计数值；
将所述新的第一计数值写入所述第一写指针指示的存储单元中，以便更新存储对应通道的且与所述二进制差值对应的柱状数据。
在一个可能的设计中，根据所述初始符合数据和预设符合策略，统计得到符合计数结果，包括：
根据预设的第一数据封装格式，将所述初始符合数据封装成第一符合数据包；
将所述第一符合数据包送入存储器，以便在缓冲输出至上位机后，可从所述第一符合数据包中获取所述初始符合数据，然后进一步根据所述预设符合策略，判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，若满足则使符合计数值自加1，得到符合计数结果，其中，所述符合计数值初始为零。
在一个可能的设计中，根据所述初始符合数据和预设符合策略，统计得到符合计数结果，包括：
根据所述预设符合策略，判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，得到符合判定结果；
根据预设的第二数据封装格式，将所述符合判定结果封装成第二符合数据包；
将所述第二符合数据包送入存储器，以便在缓冲输出至上位机后，可从所述第二符合数据包中获取所述符合判定结果，然后进一步在所述符合判定结果为满足时，使符合计数值自加1，得到符合计数结果，其中，所述符合计数值初始为零。
在一个可能的设计中，根据所述初始符合数据和预设符合策略，统计得到符合计数结果，包括：
按照所述多通道的通道号从大到小顺序或通道号从小到大顺序，依次排列在本次基于所述符合门信号所得的初始符合数据中的各个对应逻辑值，得到二进制数字；
根据排列所得的二进制数字，调整第二写指针及第二读指针的当前指针值为与该二进制数字一一对应的指针值，其中，所述第二写指针用于在写入数据时指示在第二读写存储器中的目标存储单元地址，所述第二读指针用于在读出数据时指示在所述第二读写存储器中的目标存储单元地址，所述第二读写存储器为包括有若干存储单元的读写存储器；
从所述第二读指针指示的存储单元中读取第二计数值，其中，所述第二计数值的初始写入值为零；
计算所述第二计数值加1，得到新的第二计数值；
将所述新的第二计数值写入所述第二写指针指示的存储单元中，以便更新存储与所述二进制数字对应的柱状数据，进一步便于上位机读取并叠加计算目标二进制数字的柱状数据，得到作为所述符合计数结果的符合计数值，其中，所述目标二进制数字为根据所述预设符合策略判定满足符合计数条件的二进制数字。
第二方面，本发明提供了一种符合计数装置，包括有信号输入模块、比特流数据采集模块、比特流数据变换模块、逻辑值提取模块、数据组合模块和符合计数模块；
所述信号输入模块，用于输入多路探测信号，其中，所述多路探测信号中的各路探测信号是一一对应地输入多通道的各个通道中；
所述比特流数据采集模块，通信连接所述信号输入模块，用于在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，并对沿传输方向依次采集的二进制数值进行从左至右的排列组合，得到呈比特串形式的第一比特流数据；
所述比特流数据变换模块，通信连接所述比特流数据采集模块，用于在所述第一比特流数据中，若存在为“1”的且与对应通道的符合门信号同步的二进制数值，则将位于该二进制数值右侧的、与该符合门信号同步的且所有为“0”的二进制数值更新为“1”，得到第二比特流数据，否则，得到与所述第一比特流数据相同的第二比特流数据；
所述逻辑值提取模块，通信连接所述比特流数据变换模块，用于在所述第二比特流数据中，提取出与对应通道的符合门信号同步的且转换时刻与该符合门信号的脉冲边沿最接近的二进制数值，作为与该符合门信号对应的逻辑值，其中，所述脉冲边沿在对应符合门信号为高电平脉冲时为下边沿或在对应符合门信号为低电平脉冲时为上边沿；
所述数据组合模块，通信连接所述逻辑值提取模块，用于将所述多通道的且与同一符合门信号对应的所有逻辑值组合成初始符合数据；
所述符合计数模块，通信连接所述数据组合模块，用于根据所述初始符合数据和预设符合策略，统计得到符合计数结果。
第三方面，本发明提供了一种符合计数设备，包括有依次通信连接的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于输入信号和输出数据，所述处理器用于读取所述计算机程序，执行如第一方面或第一方面中任意一种可能设计所述的符合计数方法。
第四方面，本发明提供了一种存储介质，所述存储介质上存储有指令，当所述指令在符合计数设备上运行时，执行如上第一方面或第一方面中任意一种可能设计的所述符合计数方法。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的符合计数方法的流程示意图。
图2是本发明提供的基于多路探测信号采集对应第一比特流数据的示例图。
图3是本发明提供的基于延时链转换二进制数值的电路结构示意图。
图4是本发明提供的关于不同二进制差值的柱状数据分布示例图。
图5是本发明提供的基于符合门信号1提取逻辑值的示例图。
图6是本发明提供的基于符合门信号2提取逻辑值的示例图。
图7是本发明提供的关于不同二进制数字的柱状数据分布示例图。
图8是本发明提供的符合计数装置的结构示意图。
图9是本发明提供的符合计数设备的结构示意图。
具体实施方式
下面结合附图及具体实施例来对本发明作进一步阐述。在此需要说明的是，对于这些实施例方式的说明虽然是用于帮助理解本发明，但并不构成对本发明的限定。本文公开的特定结构和功能细节仅用于描述本发明示例的实施例。然而，可用很多备选的形式来体现本发明，并且不应当理解为本发明限制在本文阐述的实施例中。
应当理解，尽管本文可能使用术语第一、第二等等来描述各种单元，但是这些单元不应当受到这些术语的限制。这些术语仅用于区分一个单元和另一个单元。例如可以将第一单元称作第二单元,并且类似地可以将第二单元称作第一单元，同时不脱离本发明示例的实施例的范围。
应当理解，对于本文中可能出现的术语“和/或”，其仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况；对于本文中可能出现的术语“/和”，其是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A，单独存在A和B两种情况；另外，对于本文中可能出现的字符“/”，一般表示前后关联对象是一种“或”关系。
应当理解，在本文中若将单元称作与另一个单元“连接”、“相连”或“耦合”时，它可以与另一个单元直相连接或耦合，或中间单元可以存在。相対地，在本文中若将单元称作与另一个单元“直接相连”或“直接耦合”时，表示不存在中间单元。另外，应当以类似方式来解释用于描述单元之间的关系的其他单词(例如，“在……之间”对“直接在……之间”,“相邻”对“直接相邻”等等)。
应当理解，本文使用的术语仅用于描述特定实施例，并不意在限制本发明示例的实施例。若本文所使用的，单数形式“一”、“一个”以及“该”意在包括复数形式，除非上下文明确指示相反意思。还应当理解，若术语“包括”、“包括了”、“包含”和/或“包含了”在本文中被使用时,指定所声明的特征、整数、步骤、操作、单元和/或组件的存在性,并且不排除一个或多个其他特征、数量、步骤、操作、单元、组件和/或他们的组合存在性或增加。
应当理解，还应当注意到在一些备选可能设计中，所出现的功能/动作可能与附图出现的顺序不同。例如,取决于所涉及的功能/动作,实际上可以实质上并发地执行,或者有时可以以相反的顺序来执行连续示出的两个图。
应当理解，在下面的描述中提供了特定的细节,以便于对示例实施例的完全理解。然而,本领域普通技术人员应当理解可以在没有这些特定细节的情况下实现示例实施例。例如可以在框图中示出系统，以避免用不必要的细节来使得示例不清楚。在其他实例中，可以不以非必要的细节来示出众所周知的过程、结构和技术，以避免使得示例实施例不清楚。
如图1所示，本实施例第一方面提供的所述符合计数方法，可以但不限于适用于由具有如下硬件结构的符合计数设备执行：即具有多通道输入端、时钟信号发生器、基于FGPA/DSP(Digital Signal Processing，数字信号处理)等的延时链的时间数字转换器(Time to Digital Convert，TDC)、存储器(例如双倍速率同步动态随机存储器DDR、先进先出存储器FIFO和随机存取存储器RAM，等等)、数据总线和基于通用串行总线USB/网口等控制器的数据输出端等硬件结构。所述符合计数方法，可以但不限于包括有如下步骤S1～S6。
S1.输入多路探测信号，其中，所述多路探测信号中的各路探测信号是一一对应地输入多通道的各个通道中。
在所述步骤S1中，所述多路探测信号可以但不限于为探测光子而得的离散脉冲信号(即当探测到有光子时，会对应产生有一个脉冲)；所述多路探测信号中的各路探测信号的频率可达GHz以上，若所述多通道输入端使用高速IO口或者LVDS(Low-VoltageDifferential Signaling，低电压差分信号)接口等专用接口，还可以支持更高频率的探测信号输入。由于输入的探测信号为原始模拟信号，因此在输入时有必要进行如下的预处理：在所述多通道的各个通道中，对相应的单路探测信号进行但不限于时刻鉴别处理、信号放大处理、电平转换处理和/或脉宽调整处理等，得到新的单路探测信号。前述的时刻鉴别处理、信号放大处理、电平转换处理和脉宽调整处理等均为现有的常规信号处理方式，可基于现有预处理电路实现对应的处理功能，例如现有的时刻鉴别电路、信号放大电路、电平转换电路和/或脉宽调整电路等预处理电路，这些预处理电路可以与后续步骤的执行电路布置在同一电路板上(例如都布置在一个FPGA电路板上)，也可以布置在不同电路板上(例如将预处理电路布置在独立于FPGA电路板的一个子电路板上)。
S2.在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，并对沿传输方向依次采集的二进制数值进行从左至右的排列组合，得到呈比特串形式的第一比特流数据。
在所述步骤S2中，如图2所示，举例的，针对在通道Chn1上传输的单路探测信号，可采集得到呈比特串形式为“00000110000000”的第一比特流数据；针对在通道Chn2上传输的单路探测信号，可采集得到呈比特串形式为“0000111100000”的第一比特流数据；针对在通道Chn3上传输的单路探测信号，可采集得到呈比特串形式为“0000010000000”的第一比特流数据。所述第一比特流数据可根据配置分辨率或固定分辨率进行采集并向后级输出，同时可以但不限于使用高速ADC(Analog-to-Digital Converter的缩写,指模/数转换器或者模拟/数字转换器)实现高速信号的高速采样。
在所述步骤S2中，优选的，在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，包括但不限于有如下步骤S21～S23。
S21.将单路探测信号送入一一对应的延时链中进行传输，其中，所述延时链包括有若干个在传输方向上依次串联的延时单元。
在所述步骤S21中，如图3所示，所述延时链包括有X个延时单元，其中，X为自然数；每个延时单元可具有相同的或不同的固定传输时长，每相邻两延时单元间也可以具有相同或不同的固定传输时长(当然也可以默认为零，即没有信号传输延迟)。
S22.触发同时采集在所述延时链中位于各个延时单元的输出端的当前电平。
在所述步骤S22中，如图3所示，可具体通过时钟信号的上边沿或下边沿来触发图中布置的X个触发器(具体为上边沿触发器或下边沿触发器)，来获取在所述延时链中位于各个延时单元的输出端的当前电平，其中，所述时钟信号可由所述时钟信号发生器产生并输出。
S23.针对采集所得的当前电平，若该当前电平高于第一预设电平，则确定在对应输出端转换的二进制数值为“1”，而若该当前电平低于第二预设电平，则确定在对应输出端转换的二进制数值为“0”，其中，所述第一预设电平高于或等于所述第二预设电平。
在所述步骤S2之后，优化的，由于所获取的第一比特流数据反映了对应单路探测信号的脉冲边沿绝对时间，因此为了能够对外输出该脉冲边沿绝对时间，所述方法还包括但不限于有如下步骤S241～S243。
S241.根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中。
在所述步骤S241中，所述预设选择策略可以提前根据不同的实验场景及不同的通道数使用情况等进行设置，如此可只将与指定目标通道对应的第一比特流数据打包输出。此外，在硬件结构上可以但不限于通过一个多路选择器来执行所述预设选择策略，以便筛选输出所述与至少一个目标通道对应的第一比特流数据；如此可通过所述多路选择器关闭不必要的数据输出通道，节省后续数据存储空间和数据传输的带宽，即如果在通道数较多时，如果针对所有通道都输出对应的第一比特流数据，将会使得数据量非常大，导致单通道可分得的带宽非常小，故而通过所述多路选择器进行筛选，可以关闭无用的数据输出通道，只启用目标数据输出通道，减少总的数据流量，增加单通道可分配的最大传输速率。
S242.根据第一预设封装格式，将所述与至少一个目标通道对应的第一比特流数据封装成第一数据包。
S243.将所述第一数据包送入存储器，以便进行缓冲输出。
在所述步骤S243中，所述存储器可以但不限于为双倍速率同步动态随机存储器DDR或先进先出存储器FIFO，如此可将所述与至少一个目标通道对应的第一比特流数据缓存送给上位机进行后续应用处理。
在所述步骤S2之后，优化的，由于所获取的第一比特流数据反映了对应单路探测信号的脉冲边沿绝对时间，如果将两路不同单侧信号的第一比特流数据做二进制相减处理，得到的二进制差值还可以反映这两路不通探测信号的脉冲边沿相对时间，因此为了能够对外输出该脉冲边沿相对时间，所述方法还包括但不限于有如下步骤S251～S255。
S251.根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中。
在所述步骤S251中，所述预设选择策略同样可以提前根据不同的实验场景及不同的通道数使用情况等进行设置，如此可只将与指定两目标通道对应的二进制差值打包输出。此外，在硬件结构上同样可以但不限于通过一个多路选择器来执行所述预设选择策略。
S252.从所述与至少一个目标通道对应的第一比特流数据中，任选一个第一比特流数据作为参考比特流数据。
S253.针对所述与至少一个目标通道对应的第一比特流数据中的非参考比特流数据，计算得到其与所述参考比特流数据的二进制差值。
S254.根据第二预设封装格式，将计算所得的所有二进制差值封装成第二数据包。
S255.将所述第二数据包送入存储器，以便进行缓冲输出。
在所述步骤S255中，所述存储器同样可以但不限于为双倍速率同步动态随机存储器DDR或先进先出存储器FIFO，如此可将与指定两目标通道对应的二进制差值缓存送给上位机进行后续应用处理。进一步地，在执行步骤S253之后，为了方便调试，在线观察与某个目标通道对应的脉冲边沿相对时间分布情况，还可以增加统计不同二进制差值的柱状数据的功能，以便实时输出对应的柱状分布图，即所述方法还包括但不限于有如下步骤S256～S259。
S256.根据计算所得的二进制差值，调整第一写指针及第一读指针的当前指针值为与该二进制差值一一对应的指针值，其中，所述第一写指针用于在写入数据时指示在第一读写存储器中的目标存储单元地址，所述第一读指针用于在读出数据时指示在所述第一读写存储器中的目标存储单元地址，所述第一读写存储器为针对与该脉冲边沿时间差对应的单路脉冲信号设置的且包括有若干存储单元的读写存储器。
在所述步骤S256中，不同二进制差值与不同指针值的对应关系可以提前指定，也可以将二进制差值直接作为对应的指针值。
S257.从所述第一读指针指示的存储单元中读取第一计数值，其中，所述第一计数值的初始写入值为零。
S258.计算所述第一计数值加1，得到新的第一计数值。
S259.将所述新的第一计数值写入所述第一写指针指示的存储单元中，以便更新存储对应通道的且与所述二进制差值对应的柱状数据。
在前述步骤S256～S259中，所述第一读写存储器可以但不限于为双倍速率同步动态随机存储器DDR和随机存取存储器RAM等。通过前述步骤S256～S259的多次累加计算，可在读取所述第一读写存储器中的存储数据后，得到与单通道对应的且关于不同二进制差值的柱状数据分布图，举例如图4所示。此外，在针对多通道多次执行如前步骤S256～S259后，还可以根据通道号进行映射，得到多通道的且关于不同二进制差值的柱状数据分布图。以及在调试的过程中，若需要实时观察目标通道的且关于不同二进制差值的柱状数据分布图，则可以通过多路选择器执行所述预设选择策略，选择需要观察的几路通道。
S3.在所述第一比特流数据中，若存在为“1”的且与对应通道的符合门信号同步的二进制数值，则将位于该二进制数值右侧的、与该符合门信号同步的且所有为“0”的二进制数值更新为“1”，得到第二比特流数据，否则，得到与所述第一比特流数据相同的第二比特流数据。
在所述步骤S3中，二进制数值与对应通道的符合门信号同步是指该二进制数值的对应转换前电平与该符合门信号的电平脉冲在时序图上是同步的，例如图5所示，符合门信号1为高电平脉冲，针对与通道Chn1对应的第一比特流数据“0000011000000000”，向右数第6位和第7位的二进制数值即为“1”的且与对应通道的符合门信号同步的二进制数值，此时可将向右数第8～14位的二进制数值由“0”更新为“1”，得到经整形或扩展的第二比特流数据为“0000011111111100”；例如图6所示，符合门信号2为高电平脉冲，针对与通道Chn3对应的第一比特流数据“0000000001000000”，向右数第10位的二进制数值即为“1”的且与对应通道的符合门信号同步的二进制数值，此时可将向右数第11～13位的二进制数值由“0”更新为“1”，得到经整形或扩展的第二比特流数据为“0000000001111000”；此外如图6所示，由于针对与通道Chn2对应的第一比特流数据“0000000000000000”，不存在为“1”的且与对应通道的符合门信号同步的二进制数值，则无需整形或扩展，得到的第二比特流数据与对应的第一比特流数据完全相同。
在所述步骤S3之前，优化的，为了后续能够应用为所述多通道统一配置的符合门信号进行二进制数值的更新及提取，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：针对所述多通道的各个通道，根据对应通道的预设时间调整值及预设调整方向，延迟/提前调整对应第一比特流数据的输出，以便后续应用为所述多通道统一配置的符合门信号进行二进制数值的更新及提取。所述预设时间调整值和所述预设调整方向可随时由用户根据信号延迟/提前调整需求进行输入配置得到。通过前述调整输出措施，可以实现对所有通道的延时/提前调整，进而可使得后续不必要为每个通道都独立设置符合门信号，使得所有通道可共用一个预设的符合门信号，增加设置灵活性，降低符合判断所需的计算量。此外，所述预设时间调整值和所述预设调整方向可通过正负数值合二为一，即所述预设时间调整值为正值时表示在时间轴方向上朝后调整所述第一比特流数据的输出，所述预设时间调整值为零值表示在时间轴方向上不调整所述第一比特流数据的输出，所述预设时间调整值为负值表示在时间轴方向上朝前调整所述第一比特流数据的输出。
S4.在所述第二比特流数据中，提取出与对应通道的符合门信号同步的且转换时刻与该符合门信号的脉冲边沿最接近的二进制数值，作为与该符合门信号对应的逻辑值，其中，所述脉冲边沿在对应符合门信号为高电平脉冲时为下边沿或在对应符合门信号为低电平脉冲时为上边沿。
在所述步骤S4中，如图5所示，符合门信号1为高电平脉冲，并针对通道Chn1～3，提取出的逻辑值分别为“1”、“1”和“1”；如图6所示，符合门信号2为高电平脉冲，并针对通道Chn1～3，提取出的逻辑值分别为“1”、“0”和“1”。
S5.将所述多通道的且与同一符合门信号对应的所有逻辑值组合成初始符合数据。
在所述步骤S5中，如图5所示，可组合成与符合门信号1对应的且为“111”的初始符合数据；如图6所示，可组合成与符合门信号2对应的且为“101”的初始符合数据。此外，由于符合数据计算完之后数据量比较小，则可以把有效的通道全部使能，以便上传所有的符合数据给上位机，供后续分析。
S6.根据所述初始符合数据和预设符合策略，统计得到符合计数结果。
在所述步骤S6中，所述预设符合策略可提前由用户根据需要配置得到，以便判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，例如预设符合策略为在初始符合数据中至少有2个逻辑值为“1”，如此当初始符合数据为“111”、“101”、“110”和“011”等时，均满足符合计数条件，而当初始符合数据为“001”、“000”和“100”等时，均不满足符合计数条件，由此在满足符合计数条件时，通过累加计数运算，即可得到符合计数结果。
在所述步骤S6中，优化的，还可以但不限于采用如下步骤S611～S612统计得到所述符合计数结果。
S611.根据预设的第一数据封装格式，将所述初始符合数据封装成第一符合数据包。
S612.将所述第一符合数据包送入存储器，以便在缓冲输出至上位机后，可从所述第一符合数据包中获取所述初始符合数据，然后进一步根据所述预设符合策略，判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，若满足则使符合计数值自加1，得到符合计数结果，其中，所述符合计数值初始为零。
在所述步骤S612中，所述存储器同样可以但不限于为双倍速率同步动态随机存储器DDR或先进先出存储器FIFO，如此可方便在上位机配置所述预设符合策略，得到用户想要的各种符合结果。
在所述步骤S6中，优化的，还可以但不限于采用如下步骤S621～S613统计得到所述符合计数结果。
S621.根据所述预设符合策略，判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，得到符合判定结果。
S622.根据预设的第二数据封装格式，将所述符合判定结果封装成第二符合数据包。
S623.将所述第二符合数据包送入存储器，以便在缓冲输出至上位机后，可从所述第二符合数据包中获取所述符合判定结果，然后进一步在所述符合判定结果为满足时，使符合计数值自加1，得到符合计数结果，其中，所述符合计数值初始为零。
在所述步骤S623中，所述存储器同样可以但不限于为双倍速率同步动态随机存储器DDR或先进先出存储器FIFO，如此可仅在上位机侧做累加计数，得到用户想要的符合结果。
在所述步骤S6中，优化的，还可以但不限于采用如下步骤S631～S635统计得到所述符合计数结果。
S631.按照所述多通道的通道号从大到小顺序或通道号从小到大顺序，依次排列在本次基于所述符合门信号所得的初始符合数据中的各个对应逻辑值，得到二进制数字。
在所述步骤S631中，可举例是按照所述多通道的通道号从大到小顺序进行逻辑值排列，并根据如图5和6所示的逻辑值提取结果，可得到诸如“111”和“101”等的二机制数字。
S632.根据排列所得的二进制数字，调整第二写指针及第二读指针的当前指针值为与该二进制数字一一对应的指针值，其中，所述第二写指针用于在写入数据时指示在第二读写存储器中的目标存储单元地址，所述第二读指针用于在读出数据时指示在所述第二读写存储器中的目标存储单元地址，所述第二读写存储器为包括有若干存储单元的读写存储器。
在所述步骤S632中，不同二进制数字与不同指针值的对应关系可以提前指定，也可以将二进制数字直接作为对应的指针值。
S633.从所述第二读指针指示的存储单元中读取第二计数值，其中，所述第二计数值的初始写入值为零。
S634.计算所述第二计数值加1，得到新的第二计数值。
S635.将所述新的第二计数值写入所述第二写指针指示的存储单元中，以便更新存储与所述二进制数字对应的柱状数据，进一步便于上位机读取并叠加计算目标二进制数字的柱状数据，得到作为所述符合计数结果的符合计数值，其中，所述目标二进制数字为根据所述预设符合策略判定满足符合计数条件的二进制数字。
在前述步骤S631～S635中，所述第二读写存储器可以但不限于为双倍速率同步动态随机存储器DDR和随机存取存储器RAM等。通过前述步骤S631～S635的多次累加计算，可在读取所述第二读写存储器中的存储数据后，得到关于不同二进制数字的柱状数据分布图，举例如图7所示，此时在根据所述预设符合策略判定满足符合计数条件的目标二进制数字后，例如确定二进制数字1、二进制数字5和二机制数字8为目标二进制数字，将这三个目标二进制数字的柱状数据进行叠加运算，即可得到符合计数结果。
由此基于前述步骤S1～S6所描述的符合计数方法，可以基于二进制转换所得的比特流数据与符合门信号相结合的方法实现支持多通道并行符合的功能，并具有实现原理简单和符合速度较快等优点，利于通过最高单FPGA即可实现几百兆及几十通道的符合计数，并利于通过使用扩展方式实现上百通道符合并行处理。另外，通过基于延时链生成比特流数据的方法，可确保采集精度很高，达到ps级别，进而使得用于符合判断的符合门信号脉宽可以设置得很小，为亚纳秒甚至几十ps级别的符合提供了实现可能。此外，既可支持硬件符合直接计算功能，也支持上位机计算符合功能，并且上位机解析符合结果也非常简单；通过对比特流数据的向后输出进行延迟/提前调整，可使得后续不必要为每个通道都独立设置符合门信号，使得所有通道可共用一个预设的符合门信号，增加设置灵活性，降低符合判断所需的计算量；可使符合过程不需要依赖同步信号；由于是使用比特流数据直接进行符合，相比较基于时间标签进行符合的技术方案，可减小运算量，提升了符合效率；可通过增加多路选择器，实现时间相关数据输出的灵活配置，减小无用数据，减轻传输带宽和存储空间；除了获得符合数据结果之外，还可以同时存储更加丰富的且反映脉冲边沿绝对/相对时间的数据信息，以便做更进一步的分析；可方便基于优良的架构，无论是基于单芯片的扩展，还是基于多芯片通道数扩展，都具有良好的扩展性和可靠性。
如图8所示，本实施例第二方面提供了一种实现第一方面或第一方面中任意一种可能设计所述符合计数方法的虚拟装置，包括有信号输入模块、比特流数据采集模块、比特流数据变换模块、逻辑值提取模块、数据组合模块和符合计数模块；
所述信号输入模块，用于输入多路探测信号，其中，所述多路探测信号中的各路探测信号是一一对应地输入多通道的各个通道中；
所述比特流数据采集模块，通信连接所述信号输入模块，用于在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，并对沿传输方向依次采集的二进制数值进行从左至右的排列组合，得到呈比特串形式的第一比特流数据；
所述比特流数据变换模块，通信连接所述比特流数据采集模块，用于在所述第一比特流数据中，若存在为“1”的且与对应通道的符合门信号同步的二进制数值，则将位于该二进制数值右侧的、与该符合门信号同步的且所有为“0”的二进制数值更新为“1”，得到第二比特流数据，否则，得到与所述第一比特流数据相同的第二比特流数据；
所述逻辑值提取模块，通信连接所述比特流数据变换模块，用于在所述第二比特流数据中，提取出与对应通道的符合门信号同步的且转换时刻与该符合门信号的脉冲边沿最接近的二进制数值，作为与该符合门信号对应的逻辑值，其中，所述脉冲边沿在对应符合门信号为高电平脉冲时为下边沿或在对应符合门信号为低电平脉冲时为上边沿；
所述数据组合模块，通信连接所述逻辑值提取模块，用于将所述多通道的且与同一符合门信号对应的所有逻辑值组合成初始符合数据；
所述符合计数模块，通信连接所述数据组合模块，用于根据所述初始符合数据和预设符合策略，统计得到符合计数结果。
本实施例第二方面提供的前述装置的工作过程、工作细节和技术效果，可以参见第一方面或第一方面中任意一种可能设计所述的符合计数方法，于此不再赘述。
如图9所示，本实施例第三方面提供了一种执行第一方面或第一方面中任意一种可能设计所述符合计数方法的符合计数设备，包括有依次通信连接的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于输入信号和输出数据，所述处理器用于读取所述计算机程序，执行如第一方面或第一方面中任意一种可能设计所述的符合计数方法。具体举例的，所述存储器可以但不限于包括随机存取存储器(Random-Access Memory，RAM)、闪存(Flash Memory)、先进先出存储器(First Input FirstOutput，FIFO)和/或先进后出存储器(First Input Last Output，FILO)等等；所述处理器可以不限于采用基于FPGA的处理器。此外，所述符合计数设备还可以但不限于包括有电源模块、显示屏和其它必要的部件。
本实施例第三方面提供的前述符合计数设备的工作过程、工作细节和技术效果，可以参见第一方面或第一方面中任意一种可能设计所述的符合计数方法，于此不再赘述。
本实施例第四方面提供了一种存储包含第一方面或第一方面中任意一种可能设计所述符合计数方法的指令的存储介质，即所述存储介质上存储有指令，当所述指令在符合计数设备上运行时，执行如第一方面或第一方面中任意一种可能设计所述的符合计数方法。其中，所述存储介质是指存储数据的载体，可以但不限于包括软盘、光盘、硬盘、闪存、优盘和/或记忆棒(Memory Stick)等。
本实施例第四方面提供的前述存储介质的工作过程、工作细节和技术效果，可以参见第一方面或第一方面中任意一种可能设计所述的符合计数方法，于此不再赘述。
以上所描述的实施例仅仅是示意性的，若涉及到作为分离部件说明的单元，其可以是或者也可以不是物理上分开的；若涉及到作为单元显示的部件，其可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
最后应说明的是，本发明不局限于上述可选的实施方式，任何人在本发明的启示下都可得出其他各种形式的产品。上述具体实施方式不应理解成对本发明的保护范围的限制，本发明的保护范围应当以权利要求书中界定的为准，并且说明书可以用于解释权利要求书。
Claims (13)
1.一种符合计数方法，其特征在于，包括：
输入多路探测信号，其中，所述多路探测信号中的各路探测信号是一一对应地输入多通道的各个通道中；
在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，并对沿传输方向依次采集的二进制数值进行从左至右的排列组合，得到呈比特串形式的第一比特流数据；
在所述第一比特流数据中，若存在为“1”的且与对应通道的符合门信号同步的二进制数值，则将位于该二进制数值右侧的、与该符合门信号同步的且所有为“0”的二进制数值更新为“1”，得到第二比特流数据，否则，得到与所述第一比特流数据相同的第二比特流数据；
在所述第二比特流数据中，提取出与对应通道的符合门信号同步的且转换时刻与该符合门信号的脉冲边沿最接近的二进制数值，作为与该符合门信号对应的逻辑值，其中，所述脉冲边沿在对应符合门信号为高电平脉冲时为下边沿或在对应符合门信号为低电平脉冲时为上边沿；
将所述多通道的且与同一符合门信号对应的所有逻辑值组合成初始符合数据；
根据所述初始符合数据和预设符合策略，统计得到符合计数结果。
2.如权利要求1所述的符合计数方法，其特征在于，输入多路探测信号，包括：
在所述多通道的各个通道中，对相应的单路探测信号进行时刻鉴别处理、信号放大处理、电平转换处理和/或脉宽调整处理，得到新的单路探测信号。
3.如权利要求1所述的符合计数方法，其特征在于，在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，包括：
将单路探测信号送入一一对应的延时链中进行传输，其中，所述延时链包括有若干个在传输方向上依次串联的延时单元；
触发同时采集在所述延时链中位于各个延时单元的输出端的当前电平；
针对采集所得的当前电平，若该当前电平高于第一预设电平，则确定在对应输出端转换的二进制数值为“1”，而若该当前电平低于第二预设电平，则确定在对应输出端转换的二进制数值为“0”，其中，所述第一预设电平高于或等于所述第二预设电平。
4.如权利要求1所述的符合计数方法，其特征在于，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
针对所述多通道的各个通道，根据对应通道的预设时间调整值及预设调整方向，延迟/提前调整对应第一比特流数据的输出，以便后续应用为所述多通道统一配置的符合门信号进行二进制数值的更新及提取。
5.如权利要求1所述的符合计数方法，其特征在于，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中；
根据第一预设封装格式，将所述与至少一个目标通道对应的第一比特流数据封装成第一数据包；
将所述第一数据包送入存储器，以便进行缓冲输出。
6.如权利要求1所述的符合计数方法，其特征在于，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中；
从所述与至少一个目标通道对应的第一比特流数据中，任选一个第一比特流数据作为参考比特流数据；
针对所述与至少一个目标通道对应的第一比特流数据中的非参考比特流数据，计算得到其与所述参考比特流数据的二进制差值；
根据第二预设封装格式，将计算所得的所有二进制差值封装成第二数据包；
将所述第二数据包送入存储器，以便进行缓冲输出。
7.如权利要求1所述的符合计数方法，其特征在于，在得到呈比特串形式的第一比特流数据之后，所述方法还包括：
根据预设选择策略，筛选出与至少一个目标通道对应的第一比特流数据，其中，所述至少一个目标通道被包含在所述多通道中；
从所述与至少一个目标通道对应的第一比特流数据中，任选一个第一比特流数据作为参考比特流数据；
针对所述与至少一个目标通道对应的第一比特流数据中的非参考比特流数据，计算得到其与所述参考比特流数据的二进制差值；
根据计算所得的二进制差值，调整第一写指针及第一读指针的当前指针值为与该二进制差值一一对应的指针值，其中，所述第一写指针用于在写入数据时指示在第一读写存储器中的目标存储单元地址，所述第一读指针用于在读出数据时指示在所述第一读写存储器中的目标存储单元地址，所述第一读写存储器为针对与该脉冲边沿时间差对应的单路脉冲信号设置的且包括有若干存储单元的读写存储器；
从所述第一读指针指示的存储单元中读取第一计数值，其中，所述第一计数值的初始写入值为零；
计算所述第一计数值加1，得到新的第一计数值；
将所述新的第一计数值写入所述第一写指针指示的存储单元中，以便更新存储对应通道的且与所述二进制差值对应的柱状数据。
8.如权利要求1所述的符合计数方法，其特征在于，根据所述初始符合数据和预设符合策略，统计得到符合计数结果，包括：
根据预设的第一数据封装格式，将所述初始符合数据封装成第一符合数据包；
将所述第一符合数据包送入存储器，以便在缓冲输出至上位机后，可从所述第一符合数据包中获取所述初始符合数据，然后进一步根据所述预设符合策略，判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，若满足则使符合计数值自加1，得到符合计数结果，其中，所述符合计数值初始为零。
9.如权利要求1所述的符合计数方法，其特征在于，根据所述初始符合数据和预设符合策略，统计得到符合计数结果，包括：
根据所述预设符合策略，判断本次基于所述符合门信号所得的初始符合数据是否满足符合计数条件，得到符合判定结果；
根据预设的第二数据封装格式，将所述符合判定结果封装成第二符合数据包；
将所述第二符合数据包送入存储器，以便在缓冲输出至上位机后，可从所述第二符合数据包中获取所述符合判定结果，然后进一步在所述符合判定结果为满足时，使符合计数值自加1，得到符合计数结果，其中，所述符合计数值初始为零。
10.如权利要求1所述的符合计数方法，其特征在于，根据所述初始符合数据和预设符合策略，统计得到符合计数结果，包括：
按照所述多通道的通道号从大到小顺序或通道号从小到大顺序，依次排列在本次基于所述符合门信号所得的初始符合数据中的各个对应逻辑值，得到二进制数字；
根据排列所得的二进制数字，调整第二写指针及第二读指针的当前指针值为与该二进制数字一一对应的指针值，其中，所述第二写指针用于在写入数据时指示在第二读写存储器中的目标存储单元地址，所述第二读指针用于在读出数据时指示在所述第二读写存储器中的目标存储单元地址，所述第二读写存储器为包括有若干存储单元的读写存储器；
从所述第二读指针指示的存储单元中读取第二计数值，其中，所述第二计数值的初始写入值为零；
计算所述第二计数值加1，得到新的第二计数值；
将所述新的第二计数值写入所述第二写指针指示的存储单元中，以便更新存储与所述二进制数字对应的柱状数据，进一步便于上位机读取并叠加计算目标二进制数字的柱状数据，得到作为所述符合计数结果的符合计数值，其中，所述目标二进制数字为根据所述预设符合策略判定满足符合计数条件的二进制数字。
11.一种符合计数装置，其特征在于，包括有信号输入模块、比特流数据采集模块、比特流数据变换模块、逻辑值提取模块、数据组合模块和符合计数模块；
所述信号输入模块，用于输入多路探测信号，其中，所述多路探测信号中的各路探测信号是一一对应地输入多通道的各个通道中；
所述比特流数据采集模块，通信连接所述信号输入模块，用于在所述多通道的各个通道中，将相应的单路探测信号在若干处连续传输节点的高低电平同时转换成二进制数值，并对沿传输方向依次采集的二进制数值进行从左至右的排列组合，得到呈比特串形式的第一比特流数据；
所述比特流数据变换模块，通信连接所述比特流数据采集模块，用于在所述第一比特流数据中，若存在为“1”的且与对应通道的符合门信号同步的二进制数值，则将位于该二进制数值右侧的、与该符合门信号同步的且所有为“0”的二进制数值更新为“1”，得到第二比特流数据，否则，得到与所述第一比特流数据相同的第二比特流数据；
所述逻辑值提取模块，通信连接所述比特流数据变换模块，用于在所述第二比特流数据中，提取出与对应通道的符合门信号同步的且转换时刻与该符合门信号的脉冲边沿最接近的二进制数值，作为与该符合门信号对应的逻辑值，其中，所述脉冲边沿在对应符合门信号为高电平脉冲时为下边沿或在对应符合门信号为低电平脉冲时为上边沿；
所述数据组合模块，通信连接所述逻辑值提取模块，用于将所述多通道的且与同一符合门信号对应的所有逻辑值组合成初始符合数据；
所述符合计数模块，通信连接所述数据组合模块，用于根据所述初始符合数据和预设符合策略，统计得到符合计数结果。
12.一种符合计数设备，其特征在于,包括有依次通信连接的存储器、处理器和收发器，其中，所述存储器用于存储计算机程序，所述收发器用于输入信号和输出数据，所述处理器用于读取所述计算机程序，执行如权利要求1～10中任意一项所述的符合计数方法。
13.一种存储介质，其特征在于,所述存储介质上存储有指令，当所述指令在符合计数设备上运行时，执行如权利要求1～10中任意一项所述的符合计数方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110335594.1A CN113091897B (zh) | 2021-03-29 | 2021-03-29 | 一种符合计数方法、装置、符合计数设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110335594.1A CN113091897B (zh) | 2021-03-29 | 2021-03-29 | 一种符合计数方法、装置、符合计数设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113091897A CN113091897A (zh) | 2021-07-09 |
| CN113091897B true CN113091897B (zh) | 2022-05-20 |
Family
ID=76670584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110335594.1A Active CN113091897B (zh) | 2021-03-29 | 2021-03-29 | 一种符合计数方法、装置、符合计数设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113091897B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113641089B (zh) * | 2021-10-15 | 2022-01-21 | 国开启科量子技术(北京)有限公司 | 用于测量时间的方法和装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL278280A (zh) * | 1961-05-10 | |||
| US4920271A (en) * | 1989-02-27 | 1990-04-24 | The United States Of America As Represented By The Department Of Energy | Multiple channel programmable coincidence counter |
| US20040208638A1 (en) * | 2002-05-07 | 2004-10-21 | Jansen David B. | Communication system using entangled photons |
| JP2011196961A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi-Ge Nuclear Energy Ltd | 放射線計測方法及び放射線計測装置 |
| CN103364819B (zh) * | 2013-06-27 | 2015-12-02 | 南京邮电大学 | 一种基于fpga的高精度符合计数器实现方法 |
| CN106197692B (zh) * | 2015-05-25 | 2018-10-02 | 科大国盾量子技术股份有限公司 | 一种单光子探测器的测试装置及其测试方法 |
| CN106788399B (zh) * | 2016-12-22 | 2020-03-03 | 浙江神州量子网络科技有限公司 | 一种窗口时间可配置的多路符合计数器的实现方法 |
| CN109238480B (zh) * | 2018-10-19 | 2024-02-23 | 中国科学技术大学 | 一种多光子符合计数方法及装置 |
| CN109253808B (zh) * | 2018-10-26 | 2020-04-21 | 上海星秒光电科技有限公司 | 时间符合计数系统、方法及装置 |
| US10962662B2 (en) * | 2018-12-06 | 2021-03-30 | Canon Medical Systems Corporation | Method and apparatus to calibrate timing of a detector using multi-channel events |
-
2021
- 2021-03-29 CN CN202110335594.1A patent/CN113091897B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113091897A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104317752A (zh) | 一种通道可扩展的条件式触发高速同步采集记录系统 | |
| CN101937096A (zh) | 多通道多道脉冲幅度分析器 | |
| CN111965405B (zh) | 基于fpga的数字三维示波器数据映射存储系统 | |
| CN109839656B (zh) | 一种基于α粒子事件读出的数字反符合HPGe谱仪系统 | |
| CN102916914A (zh) | 一种模拟前端的数据接收处理系统 | |
| CN113091897B (zh) | 一种符合计数方法、装置、符合计数设备及存储介质 | |
| CN104077492A (zh) | 一种基于fpga的采样数据内插方法 | |
| CN104111468A (zh) | 一种实现符合判定的系统及方法 | |
| Pedreschi et al. | A high-resolution TDC-based board for a fully digital trigger and data acquisition system in the NA62 experiment at CERN | |
| CN110940841A (zh) | 基于fpga的数字三维示波器快速采集系统 | |
| CN105141294B (zh) | 双预置甄别门控型恒比定时甄别器及数字恒比定时甄别方法 | |
| CN111367158B (zh) | 基于sca的波形数字化时间测量方法及系统 | |
| CN103592489A (zh) | 数字示波器深存储设计方法 | |
| CN201600461U (zh) | 多通道多道脉冲幅度分析器 | |
| CN102623291A (zh) | 一种数据采集并行储存装置及方法 | |
| CN103309981A (zh) | 一种具有高存储效率的adc数据组织系统及其方法 | |
| CN113206662B (zh) | 一种多通道符合计数方法、装置、符合计数设备及存储介质 | |
| CN111413725A (zh) | 一种利用虚拟仪器技术实现γ-γ数字符合测量的系统及方法 | |
| Hutter et al. | CBM first-level event selector input interface demonstrator | |
| Canet et al. | Digital front-end electronics for the neutron detector NEDA | |
| CN109238480B (zh) | 一种多光子符合计数方法及装置 | |
| Martin et al. | A 48 channel pulse shape digitizer with DSP | |
| CN102892028B (zh) | 一种快速检测月基极紫外相机图像采集系统性能的装置 | |
| CN106814231A (zh) | 一种数字高捕获率方法 | |
| CN106019924A (zh) | 基于fpga的计数型高精度时间间隔测量系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |