CN109725185A - 一种实现波形快速捕获的示波器及其运行方法 - Google Patents

Abstract

本发明公开了一种实现波形快速捕获的示波器及其运行方法，为解决提高示波器波形捕获率瓶颈，采用屏显分时控制策略，在示波器波形正常刷新时，采集、触发、存储、显示全部由硬件电路完成，可编程逻辑芯片FPGA控制屏幕显示，CPU平台系统软件无需进行读数及显示；单次或运行停止后，CPU平台系统软件可以开始读取存储区中的数据、分析处理，并获得屏幕显示的控制权，将测量或计算结果显示到屏幕上，并且此时软件也可以将存储区的数据显示到屏幕上。本公开的示波器兼具有极速波形捕获率，也可以实现波形数据的后期CPU计算测量。

Description

一种实现波形快速捕获的示波器及其运行方法

技术领域

本公开涉及示波器相关技术领域，具体的说，是涉及一种实现波形快速捕获的示波器及及其运行方法。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

示波器的发展经历了模拟示波器、数字示波器和数字荧光示波器阶段，发展至今各种示波器都有自己的优缺点。模拟示波器采用示波管(电子枪)发射电子，经聚焦形成电子束，投射到内表面涂有荧光物资的屏幕，打中的点就会发光，屏幕上的光线轨迹实时显示电压随时间的变化。该类型示波器对信号变化有直接的视觉效果，没有量化误差和信号混叠，具有非常快的波形捕获率。缺点是带宽有限、触发类型单一，且无法显示触发时间之前的信息，无法保存数据以备后续分析等。

数字示波器使用模数变换器将模拟信号量化为数字信号，接着对采集到的数字信号进行处理，经触发信号锁定位置存储后，由CPU将存储器中的数据读出分析并在屏幕上显示。该类型示波器能够存储波形，具有复杂的触发功能，能够显示触发事件之前的波形，具有多种信号处理及分析手段。缺点是波形捕获率有限，且没有亮度等级。

后续出现的数字荧光示波器在数字存储示波器的基础上加入荧光并行处理单元，将CPU从显示管理任务中解放出来，大大提升了波形捕获率并实现了波形的亮度等级显示，但软件读取位图数据并显示仍然耗费较长时间。

数字示波器的实现总是绕不开以下过程：对采集的数据进行抽样或插值处理，以便适应不同时基档位下的显示需求，捕获感兴趣的波形并产生触发信号，提供放置波形的参考点，使得波形稳定在屏幕上，不至于晃动。存储单元可将采集数据存储下来，方便软件读取数据做进一步的分析。

数字示波器是现在示波器的主流也是未来的趋势，目前的技术方案中，数据采集、抽样/插值、触发、存储模块皆可纯粹由硬件执行，耗时较短，速率快，唯有显示模块需要软件读取存储器中的采集数据或荧光数据组合成波形并进行显示。

现有技术中，显示模块完全由软件读取存储器中的采集数据或荧光数据组合成波形进行显示，尤其是读取荧光数据时数据量为一个屏幕上的全部像素点色彩值，数据量较大，加上软件的波形显示过程耗时较长，产生了大块的死区时间，严重地影响了示波器的波形捕获能力，容易遗漏关键偶发信号，属于提高示波器波形捕获率的瓶颈。本公开围绕解决该瓶颈问题，提出了一种新型示波器。

发明内容

本公开为了解决上述问题，提出了一种实现波形快速捕获的示波器，为解决提高示波器波形捕获率的瓶颈，采用屏显分时控制策略，在示波器波形正常刷新时，采集、触发、存储、显示全部由硬件电路完成，可编程逻辑芯片FPGA控制屏幕显示，CPU平台系统软件无需进行读数及显示；单次或运行停止后，CPU平台系统软件可以开始读取存储区中的数据、分析处理，并获得屏幕显示的控制权，将测量或计算结果显示到屏幕上，并且此时软件也可以将存储区的数据显示到屏幕上。本公开的示波器兼具有极速波形捕获率，也可以实现波形数据的后期CPU计算测量。

为了实现上述目的，本公开采用如下技术方案：

一种实现波形快速捕获的示波器，包括依次连接的通道板、ADC采集电路、可编程芯片FPGA和显示屏，可编程控制芯片FPGA被配置为实现波形采集数据的采集控制、抽样插值、数据传输的触发、存储和显示屏显示的屏显控制。

进一步的，可编程逻辑芯片FPGA包括采集控制模块、抽样/插值模块、触发模块、存储模块和屏显控制模块；所述通道板用于采集模拟信号，ADC采集电路用于将采集的模拟信号转换为数字信号；所述采集控制模块提供示波器系统状态机，用于控制数据的实时采集及后续处理控制；所述抽样/插值模块用于将处理后的数字信号进行抽样插值处理后形成波形数据；所述存储模块用于实现波形数据的读写控制；所述屏显控制模块用于控制存储模块的波形数据在显示屏上进行显示和刷新；所述触发模块用于提供触发信号，分别与采集控制模块、存储模块和屏显控制模块连接。

进一步的，可编程逻辑芯片FPGA的硬件电路还包括测量模块，所述测量模块分别与存储模块和屏显控制模块连接，进行波形参数的计算，并将波形参数发送至屏显控制模块。

进一步的，还包括CPU平台，所述CPU平台分别与显示屏和可编程逻辑芯片FPGA连接，用于配置可编程逻辑芯片FPGA运行的参数，以及读取存储器中的数据，进行后期处理计算和显示。

进一步的，还包括打印机、键盘和网络接口，所述打印机、键盘和网络接口分别与CPU平台连接。

进一步的，所述显示屏为点阵式显示屏，包括至少两个显示控制接口。

基于上述的一种实现波形快速捕获的示波器的运行方法，包括如下步骤：

当示波器工作在屏幕波形刷新状态，数据的采集、处理和波形的显示全部由FPGA控制实现，具体的步骤如下：

数据采集控制：循环采集波形模拟信号，并将采集的模拟信号转换为数字信号；

抽样和插值处理：对采集的数字信号进行抽样和插值处理，以适应各时基档位显示需要；

数据存储：将波形数据传输至存储模块进行存储；

数据显示：判断是否满足触发显示条件，一旦满足触发显示条件，此时FPGA中的屏显控制模块将读取存储区的波形，并通过显示接口完成波形刷新；

所述数据采集控制、抽样和插值处理、数据存储和数据显示采用流水线的并行数据处理方式。

进一步的，还包括如下步骤：

当在示波器单次或运行停止后用户改变示波器显示参数时，CPU平台读取存储模块中的波形数据进行分析，将波形和分析结果一并显示在屏幕上。所述示波器显示参数包括时基档位、时间延时、垂直灵敏度及垂直偏移等显示特征。

进一步的，波形刷新模式时，所述数据采集控制、抽样和插值处理、数据存储和数据显示采用流水线的并行数据处理方式。触发信号同时传向采集控制模块、抽样/插值模块、存储模块和屏显控制模块。

进一步的，所述触发显示条件为采集数据满足示波器预触发长度后，出现满足触发条件的波形。

与现有技术相比，本公开的有益效果为：

本公开为解决提高示波器波形捕获率瓶颈，采用屏显分时控制策略，在示波器波形正常刷新时，采集、存储、抽样/插值、屏显全部由硬件完成，解决了常规示波器波形软件读取显示波形的瓶颈，使得示波器具有极高的波形捕获率。与此同时，该类型示波器又兼具有常规数字示波器的存储、计算测量等后期处理功能。由于具备极快的波形捕获率，这种类型的示波器对于各种偶发、低概率信号具有极强的捕获能力，并且又能对捕获后的波形进行深入的计算测量等后续分析，能够极大地提高电子工程师的调试效率，加快产品的研制和面世进度。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的限定。

图1是本公开示波器的原理框图；

图2是本公开的可编程逻辑芯片FPGA实现波形显示控制的方法流程图；

图3是本公开的屏显分时控制方法流程示意图；

图4是本公开示波器与现有数字示波器“死区时间”对比图；

其中：Ⅰ、数字存储示波器采集“死区时间”，Ⅱ、数字荧光示波器采集“死区时间”，Ⅲ、本公开示波器的采集“死区时间”。

具体实施方式：

下面结合附图与实施例对本公开作进一步说明。

应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

在本公开的技术方案原理中，如图1所示，一种实现波形快速捕获的示波器，包括依次连接的通道板、ADC采集电路、可编程芯片FPGA和显示屏，可编程控制芯片FPGA需实现的功能模块包括波形数据的采集控制、抽样/插值、触发、存储和显示屏的屏显控制。

通道板实现对输入模拟信号的放大、衰减、阻抗变换、交直流耦合等模拟处理，使得输送给ADC采集电路的信号满足采样需求。

ADC采集电路采集通道板送来的模拟信号，进行数字量化，生成可编程芯片FPGA能够处理的数字信号，其中涉及实际档位采样率及通道组合操作。

本公开的可编程逻辑芯片FPGA的硬件电路主要完成：器件工作状态配置、采集过程控制、数字触发、硬件参数测量、数据存储、屏幕波形显示与刷新等。可编程逻辑芯片FPGA的功能划分包括采集控制模块、抽样/插值模块，触发模块、存储模块和屏显控制模块，所述采集控制模块用于控制数据的实时采集；抽样/插值模块用于将处理后的数字信号进行抽样插值处理，以满足不同时基档位下的显示需要；存储模块用于存储波形数据；屏显控制模块用于控制存储模块的波形数据在显示屏上进行显示和刷新；所述触发模块用于提供触发信号，分别与采集控制模块、存储模块和屏显控制模块连接。

可编程逻辑芯片FPGA的硬件电路还包括测量模块，所述测量模块分别与存储模块和屏显控制模块连接，计算波形参数并将其发送至屏显控制模块。所述波形参数包括波形的幅值和周期等基本参数。

所述示波器还包括示波器工作的常规设置，包括为可编程逻辑芯片FPGA工作提供时钟信号的时钟电路，以及为示波器系统各硬件电路提供工作电源的DC/DC电路等。

上述的示波器由软件发送工作参数和命令，FPGA接受到这些参数后，配置通道板、时钟电路和ADC等，使其工作在相应的状态下。当采集数据满足预触发显示要求后，一旦接收到有效的触发信号，屏显控制模块便将存储的波形在显示屏上进行刷新显示。

作为进一步的改进，本公开的示波器还包括CPU平台，所述CPU平台分别与显示屏和可编程逻辑芯片FPGA连接，用于设置FPGA的各项运行参数，以及读取FPGA中的存储模块的数据进行后期处理计算和显示。通过CPU平台可以实时更改相应的控制参数，也可以对采集的波形数据进行后期的处理，得到进一步的测量结果，最终将波形和测量结果显示在屏幕上。为提高波形的捕获率，在示波器波形正常刷新时(FPGA控制屏幕显示)，CPU平台不能控制显示屏进行显示。在示波器单次或运行停止后，CPU系统软件可读取存储器中的数据进行显示并做运算处理。所述示波器显示参数包括时基档位、时间延时、垂直灵敏度及垂直偏移等显示特征。

本公开的CPU平台还可以通过连接网络、设置存储器、连接打印机网络连接、实现打印和数据存储等功能，人机交互部分可以设置键盘板、鼠标等装置。支持随时切换时基档位、延时、垂直档位、触发显示条件等，系统软件接收这些参数改变命令后，将相应的参数发送至可编程逻辑芯片FPGA，可编程逻辑芯片FPGA相应地按照最新的控制参数进行采集控制和显示操作。

显示屏为点阵式屏幕，包含两套独立控制接口，分别由FPGA和CPU平台进行控制。在屏幕进行正常刷新时，由FPGA控制屏幕的显示，此时屏幕主要用于波形的刷新，只要控制好接口时钟及电路并行操作，一屏波形的刷新时间极短，可最大程度地缩短死区时间。示波器单次或停止后，CPU平台可以接管屏幕的控制，将采集波形及分析结果按照目前常规数字示波器的模式显示到屏幕上。

一种实现波形快速捕获的示波器的运行方法，包括如下步骤：

如图2所示，当示波器工作在屏幕波形刷新状态，数据的采集、处理和波形的显示通过FPGA控制实现，具体的步骤如下：

数据采集控制：循环采集波形模拟信号，并将采集的模拟信号转换为数字信号；

抽样和插值处理：对采集的数字信号进行抽样和插值处理，以适应各时基档位显示需要；

数据存储：将波形数据传输至存储模块进行存储；

数据显示：判断是否满足触发显示条件，满足触发显示条件后，将存储的波形数据进行显示；

上述数据采集控制、抽样和插值处理、数据存储和数据显示均由在FPGA中采用流水线的并行数据处理方式。

触发根据示波器设置的触发方式，如边沿、脉宽、总线触发等，对采集数据进行触发判断，一旦输入波形满足触发条件，则给出触发信号至存储、屏显控制模块。触发信号存在的意义在于一方面方便用户寻找满足特定条件的波形，另一方面在于将输入波形稳定显示在屏幕上，起到参考位置的作用。

所述触发显示条件指满足示波器预触发长度的前提下，检测到有效的触发信号。屏幕显示需要的点数指显示满屏的波形需要点的数量。

流水线式的并行数据处理方式指：进行信号的采集，以触发信号作为数据采集和各种控制过程的同步信号。采集开始后，显示控制模块判断是输入信号否满足触发显示条件，依次进行直到满足触发显示条件。一旦满足触发显示条件，显示控制模块读取存储器中的数据进行显示，当进行波形的刷新显示时，显示控制模块将存储器缓冲区中的数据显示到点阵式屏幕上，刷新一个屏幕波形后，将完成信号发送给采集控制模块，从而开始下次采集、存储、触发、显示过程。如此循环往复，屏幕波形不断地刷新，通过可编程逻辑芯片FPGA的硬件电路实现波形的实时捕获和显示。该过程无需CPU平台的软件读取数据及显示过程。

上述过程的具体实现方法，首先由系统软件设置合适的采集、抽样/插值、触发、存储等参数并发送至可编程逻辑芯片FPGA，可编程逻辑芯片FPGA根据设置的参数控制通道板、时钟电路、ADC，使其工作在相应的状态下。然后由可编程逻辑芯片FPGA的采集控制模块执行循环不间断的采集控制过程。可编程逻辑芯片FPGA的触发模块根据设定的触发参数将触发信号送给采集控制模块和存储模块。示波器的可编程逻辑芯片FPGA可以根据时基档位对实时采样数据进行抽样/插值处理，使得能够满足屏幕显示的需要点数，也即处理好“过采样”和“欠采样”两种情况。抽样或插值后的数据在存储控制模块的控制下存储到外部的DDR3或内部的BRAM中。当存储模块的数据在显示屏上进行刷新显示后，进行后一轮的操作可以将已经显示过的数据更新覆盖或者在进行采集存储前进行存储器数据的清空，也可以设置外部的DDR3进行所有捕获波形数据的存储，便于CPU平台提取数据进行后期的分析。

作为进一步的改进，还包括如下步骤：

当示波器单次或停止后用户更改示波器显示参数时，CPU平台采集存储模块的波形数据进行数据的分析，将分析结果在显示屏上显示。

如图3所示，图3中的软件控制相当于CPU平台内的处理器控制，CPU平台还用于实现实时检测人机交互部分，可随时设置采集、触发、存储等相关参数，一旦用户选择单次或停止后用户改变示波器显示参数时，CPU平台接管屏幕显示：系统软件读取存储器中的波形数据进行分析，将波形连同分析结果一同显示到屏幕上。

如图4所示，图中Ⅰ为数字存储示波器采集“死区时间”示意，Ⅱ为数字荧光示波器采集“死区时间”示意，Ⅲ为本公开示波器采集“死区时间”示意。本公开的分时屏显控制大大减少了“死区时间”，示波器正常运行时，屏幕显示由可编程硬件芯片FPGA控制，FPGA在达到预触发长度并接收到有效的触发信号后，即开始控制屏幕进行循环刷新。

相比于数字荧光示波器的波形刷新每次都需要将整个屏幕的像素点进行更新，本公开的方法只需控制FPGA刷新1个记录长度的波形，比如常见的1000个点。这样，FPGA完成一屏波形刷新的时间相比于数字荧光示波器可以大大缩短，采集盲区大大减少，示波器波形捕获率自然就大大提升。相比于数字存储示波器，本公开提出的新型示波器在正常刷新时无需CPU平台的软件参与，使得波形捕获率明显高于数字存储类型的示波器。

示波器单次或运行停止后，此时波形信号的捕获完毕，屏显则由CPU平台的系统软件控制，此时，CPU平台的系统软件读取存储器中的采集数据，进行计算测量、分析等处理，并将计算结果与波形一同放置到屏幕上。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。

Claims (10)

1.一种实现波形快速捕获的示波器，其特征是：包括依次连接的通道板、ADC采集电路、可编程芯片FPGA和显示屏，可编程控制芯片FPGA实现功能包含采集数据的采集控制、抽样/插值、数字触发、存储和屏显分时控制。

2.如权利要求1所述的一种实现波形快速捕获的示波器，其特征是：可编程逻辑芯片FPGA包括采集控制模块、抽样/插值模块、触发模块、存储模块和屏显控制模块；所述通道板用于采集模拟信号，ADC采集电路用于将采集的模拟信号转换为数字信号；所述采集控制模块用于控制数据的实时采集,并提供示波器采集控制系统的状态机；抽样/插值模块用于将处理后的数字信号进行抽样插值处理；存储模块用于存储波形数据；屏显控制模块用于读取存储模块的波形数据在显示屏上进行显示和刷新；所述触发模块用于提供触发信号，分别与采集控制模块、存储模块和屏显控制模块连接。

3.如权利要求2所述的一种实现波形快速捕获的示波器，其特征是：可编程逻辑芯片FPGA还包括测量模块，所述测量模块分别与存储模块和屏显控制模块连接，用于计算波形参数，并将波形参数发送至屏显控制模块进行显示。

4.如权利要求1所述的一种实现波形快速捕获的示波器，其特征是：还包括CPU平台，所述CPU平台分别与显示屏和可编程逻辑芯片FPGA连接，用于配置可编程逻辑芯片FPGA运行参数，以及读取存储器中的数据进行后期处理计算和显示。

5.如权利要求4所述的一种实现波形快速捕获的示波器，其特征是：还包括打印机、键盘和网络接口，所述打印机、键盘和网络接口分别与CPU连接。

6.如权利要求1所述的一种实现波形快速捕获的示波器，其特征是：所述显示屏为点阵式显示屏，包括至少两套显示控制接口。

7.基于权利要求1-6任一项所述的一种实现波形快速捕获的示波器的运行方法，其特征是，包括如下步骤：

当示波器工作在屏幕波形刷新状态，数据的采集、处理和波形的显示通过FPGA控制实现，具体的步骤如下：

数据采集控制：循环采集波形模拟信号，并将采集的模拟信号转换为数字信号；

抽样和插值处理：对采集的数字信号进行抽样和插值处理，满足各时基档位显示需要；

数据存储：将波形数据传输至存储器进行存储；

数据显示：判断是否满足触发显示条件。一旦满足触发显示条件，FPGA读取存储的波形数据进行显示；

示波器处于刷新模式时，所述数据采集控制、抽样和插值处理、数据存储和波形显示均采用流水线的并行处理方式。

8.如权利要求7所述的运行方法，其特征是，还包括如下步骤：

当在示波器单次或运行停止后用户改变示波器显示参数时，CPU读取存储器中的波形数据进行进一步的分析，将分析结果连同波形一同显示到屏幕上。

9.如权利要求7所述的运行方法，其特征是：所述数据采集控制、抽样/插值处理、数据存储和数据显示采用流水线的并行数据处理方式，其同步信号为触发模块所产生的触发信号。

10.如权利要求7所述的运行方法，其特征是：所述触发显示条件为：存储的波形数据满足示波器预触发阶段需要的点数后，出现满足触发条件的波形。