CN110945372A - 用于检测电信号中的至少一个毛刺的方法和用于实施该方法的装置 - Google Patents

Abstract

本发明涉及一种用于检测电信号(2)中的至少一个毛刺(1)的方法。该方法包括：‑从电信号(2)产生对毛刺(1)敏感的至少一个数字振荡信号(3)；以及‑以能够重复的回合来执行以下步骤：‑给至少一个数字振荡信号(3)分配时间窗口(5)，时间窗口(5)是基于对要检测的至少一个毛刺(1)基本上不敏感的时钟信号(4)来实现的；‑根据时间窗口(5)确定数字振荡信号(3)的采样值(13)，采样值(13)表示了数字振荡信号(3)在其整个时间窗口(5)内的特性；‑通过将采样值(13)与期望参考值(23)进行比较来检测电信号(2)中的任何潜在的毛刺(1)；以及‑输出代表比较步骤的结果的响应。本发明还涉及一种用于实现所述方法的装置。

Description

用于检测电信号中的至少一个毛刺的方法和用于实施该方法 的装置

技术领域

本公开涉及电子电路领域，尤其涉及集成电路，其中，有兴趣检查电路的电源电压或输入信号是否恒定，尤其是是否不受任何毛刺的影响。

背景技术

集成电路由直流电源输入信号供电，该输入信号具有相对于接地参考限定的标称电压。集成电路的数字部件对它们的输入信号内的任何干扰特别敏感。

毛刺可以被认为是相对较短的持续时间的信号扰动，它可能意外地发生并且通常具有未知的来源。它通常是指非常短的自我恢复的瞬态现象。毛刺可以来自质量很差的电源或者导致过度电压尖峰的电源信号中的噪声或电源环境。更严重的是，毛刺也可以由黑客攻击引起。实际上，恶意人员可以试图主动在电路的电源输入信号中产生干扰，以在电路中引起内部故障。通过对电路的正常行为进行更改，黑客可以提取信息，这些信息可被用于转变隐藏在电路中的某些敏感数据或功能。例如，这些敏感数据可以指用在智能卡内的加密/解密算法中的密钥。

为了防止这种攻击，一些电路使用特定的安全硬件解决方案来检查其电源的完整性。解决方案之一是基于对电路内部电源上的毛刺的检测。已知的毛刺检测器使用模拟部件。它们至少部分依赖于模拟技术，有时实现起来非常复杂。因而，这种检测器通常需要1至2个月的开发时间，包含的成本范围通常在30,000至60,000美元之间。另外，这中毛刺检测器在实现它们的电路内部需要大量空间。它们还需要一定的能量消耗，从而导致热量释放而降低电路的能量效率。

因此，存在对提供以下解决方案的兴趣：该解决方案适于在至少部分地克服与一般毛刺检测器相关缺点的同时用以检测电信号中的至少一个毛刺。

发明内容

为了解决这个问题，本公开提出了一种解决方案，其使得能够在电信号中进行检测毛刺，所述电信号例如是电路的电源信号或由这种电源产生的任何电信号。该解决方案可以作为现有技术中已知的毛刺检测器的替代或补充。因此，它可以被用于防止毛刺攻击，也可以被用于监测电路的电信号(例如电源信号)上的毛刺，而无需任何安全考虑。

为此，本解决方案首先提出一种用于检测电信号中的至少一个毛刺的方法。

该方法包括：

-从电信号产生对一般毛刺敏感的至少一个数字振荡信号；以及

-以能够重复的回合来执行以下步骤：

-给至少一个数字振荡信号分配时间窗口，所述时间窗口是基于对要检测的所述至少一个毛刺基本不敏感的时钟信号来实现的；

-根据所述时间窗口确定数字振荡信号的采样值，所述采样值是所述数字振荡信号在该数字振荡信号的整个时间窗口内的特征；

-通过将所述采样值与期望参考值进行比较来检测所述电信号中的任何潜在毛刺；以及

-输出代表比较步骤的结果的响应。

根据一个实施例，由本解决方案生成的所有数据或信号都是数字的，并且有利地由数字部件生成。

时钟信号是通常被整个系统所使用的参考信号。由此，时钟信号通常不由诸如专用于特定功能的毛刺检测器之类的装置生成，而通常是指这种装置通过通信接口接收的输入信号。在这种情况下，时钟信号不应被视为由本解决方案“生成”，而应该被视为从第三方装置或实体导入的输入信号。

然而，即使时钟信号在本解决方案中生成，其也可以由本地源使用例如数字振荡器的数字部件来生成。这种变型应被认为是本解决方案的另一个实施例。

无论实施例如何，时钟信号都可以对上述电信号中要检测的毛刺保持不敏感。实际上，在时钟信号是由第三方时钟发生器提供的输入信号的情况下，它通常是由例如石英压电振荡器的模拟部件或一组模拟部件提供的。不过，也可以使用更简单的模拟储能电路，甚至RC电路。在所有的情况下，这些时钟发生器都包含例如石英，电感器，电容器的模拟部件，根据在实验室测试中观察到的结果，模拟部件几乎对毛刺不敏感。一般而言，可以注意到，与对毛刺非常敏感的数字部件不同，模拟时钟发生器对毛刺的敏感性不高。由于这些原因，根据另一实施例，还可以认为时钟信号在本解决方案中由模拟发生器本地生成。

然而，即使时钟信号在本解决方案中使用本地数字时钟发生器生成，该时钟信号仍可以对要检测的毛刺保持不敏感。实际上，在这种情况下，本地时钟发生器通过独立的电源供电，即由与提供可能会受到毛刺干扰的电信号的电源分离的电源供电。

因此，无论以上提出的实施例如何，可以看出，由于使用数字部件而不是模拟部件，本解决方案至少在尺寸，功耗，开发和成本价格方面产生了显着的优势。例如，这样的数字部件可以指的是互补金属氧化物半导体(CMOS)标准单元。CMOS技术具有所需功耗极低的优势。因此，本解决方案例如对于智能卡来说具有重要的意义，在智能卡中，实施防篡改解决方案或改进这种解决方案的空间特别有限。

其他实施例使得能够进一步优化到目前为止提出的解决方案,如随后的详细说明中将描述的。

还应注意，本解决方案不限于一种方法，而是还涉及一种用于实现根据其任何实施例的方法的装置。其他优点和实施例还将在详细说明中公开。

附图说明

本公开中提出的解决方案和实施例应被视为非限制性示例，并且将参考附图被更好地理解，其中：

图1示意性地描绘了通常在毛刺攻击中已知的不同类型的毛刺。

图2示出了同步逻辑电路上的毛刺影响的示例。

图3示意性地示出了本解决方案的基本思路。

图4示意性地描述了与图3所示的基本思路的一些替代有关的主要区别。

图5是可用于在电路内的最佳位置部署本解决方案的过程或算法的流程图。

图6提供了实现该方法的装置的主要架构示例。

图7示出了在本解决方案中使用的优选环形振荡器的架构。

具体实施方式

以下说明既涉及方法又涉及装置。尽管这两个主题相继地呈现，但是应当理解，与该方法有关所公开的任何特征(如果有的话)都可以应用于实现该方法的装置，反之亦然。

毛刺示例和毛刺影响

图1示出了不同种类的毛刺1的一些示例，该毛刺1可以被黑客在所谓的毛刺攻击中使用。如图1的上部分曲线图所示，毛刺1可以例如在由DC电源供电的集成电路的电源(VDD)上发生，或如图1的下部分曲线所示，在接地(GND)上发生。毛刺1可以指单个尖峰1a，或者可以出现在不一定具有相同振幅的一系列连续的尖峰1b中。如图1所示，毛刺1可以为正1'或负1"。

毛刺1不应与电信号中可能出现的噪声混淆。电信号的微小变化(例如，标称值或电压的±10％)应被视为噪声，因为这种微小变化会对逻辑电路产生微不足道的影响。超出分配给噪声的公认范围的这些变化可以被视为毛刺或一般毛刺。类似地，毛刺可以具有最小的宽度，以通过电信号具有足够的影响。该最小宽度可以被认为例如为2ns至3ns的量级。

毛刺对逻辑电路电源的影响可以根据逻辑电路元件类型的不同而不同。就这点而言，应该在时序逻辑和组合逻辑之间进行区分。在组合逻辑中，给定时刻的输出状态仅取决于电路和该时刻的输入值。相比之下，在时序逻辑中，电路在给定时刻的输出状态取决于该时刻的输入值和先前时刻的输出值。换句话说，时序逻辑使用存储记忆的概念，而组合逻辑不具有这样的概念。这种概念在时序逻辑中是通过触发器获得的，而组合逻辑的基本要素是逻辑门，例如与门、或门、异或门或者非门。

另外，触发器有两个主要类型：一些相对于时钟信号是异步的，称为锁存器，而另一些相对于时钟信号是同步的，简称为触发器。目前，几乎所有时序逻辑都是钟控逻辑或同步逻辑。这就是为什么本说明书将具体涉及同步电路的原因，同步电路即为在正常条件下其元件与时钟信号同步地改变状态的电路。

已经评估，毛刺对时序元件，尤其对同步时序元件的影响是有限的，这是因为触发器仅在时钟沿事件的附近受到影响。由于该敏感瞬间对应于时钟信号的上升沿或下降沿，因此该瞬间的时间非常有限，与时钟信号的周期相反。

相比之下，毛刺对同步组合元件(例如逻辑门)具有大得多的影响，因为它们会根据延迟单元的变化而改变布尔运算的结果。在组合元件的电源上出现的毛刺的影响非常复杂。然而，它们可以被总结为如下：

当在电源VDD上出现正毛刺1'或在接地GND上出现负毛刺1"时，以这种方式提供的逻辑元件的延迟会被加速。

当在电源VDD上出现负毛刺1"或在接地GND上出现正毛刺1'时，以这种方式提供的逻辑元件的延迟会变慢。

作为示例，图2示出了毛刺1对同步设计的影响。图2的上部分示出了在包括触发器的同步电路的电源上出现的单个毛刺1a和一系列毛刺1b。与该上部分相对应，图2的下部分示出了时钟信号2Clk和沿上部分的时间轴t的数据路径Dta。在连续的触发器的输出处相继地提供布尔结果N-1，N和N+1。计算布尔结果N的运算开始于第一时钟脉冲P₁，并终止于正常延迟d的结尾。

可以看出，当第二时钟脉冲P₂上升时，布尔结果N被完成并且稳定。这通过设置在布尔结果N和第二时钟脉冲P₂之间的安全裕量Mg来显示。然而，一旦出现毛刺1a，1b，它们就会减慢两个连续触发器之间的组合逻辑，如提供布尔结果N+1所需的异常长的延迟d+At所示。因此，当在第三时钟脉冲P₃上升以用于根据同步设计捕获布尔结果时，结果在其运算正常结束之前被捕获到。这会产生定时违反(timing violation)，定时违反会造成电路故障或电路内部的局部亚稳定性。亚稳定性可以被认为是数字电子电路在不稳定的平衡中持续未知时长的能力，这是因为它仍然无法决定如何处理其输入信号。

本解决方案的基本思路

图3示意性地示出了本解决方案的用于检测电信号2中的至少一个毛刺1的基本思路。图3的上部分示出了在电信号2中不存在毛刺的第一示例。相比之下，图3的下部分对应于在电信号2中存在几个毛刺的第二示例。在该图中，毛刺由根据数字毛刺模型的方形变化示意性地表示出来。

毛刺1可以在任何时间以任何方式发生，因此在同步设计中可以被认为是完全异步的。如图3所示，在上述电信号2中可能出现毛刺1，本解决方案提出产生至少一个对一般毛刺1敏感的数字振荡信号3。为此，至少一个数字振荡器(特别是环形振荡器)可用作生成数字振荡信号3的数字发生器。数字振荡器的任务是使得检测任何毛刺成为可能，包括在时钟信号4的上升沿和下降沿之间出现的毛刺(图2)。因此，本解决方案提出了使用异步逻辑来检测针对同步逻辑所设计的电路中的毛刺。

基本思路是使用至少一个自由运行的数字振荡器来在时间流逝的过程中确定具有该数字振荡器特征的采样值。从理论上讲，如果没有毛刺发生，则采样值将始终保持恒定。实际上，尽管没有毛刺，但采样值之间也可能会出现一些细微的差异。这可能是由抖动(例如振荡器信号周期的变化)引起的，以及由电路内的其他变化(例如温度，电压)引起的。然而，如果有单个毛刺或一系列毛刺出现，则采样值会明显不同于在没有毛刺发生时由数字振荡器所提供的采样值。

为此，本解决方案的方法提出以能够重复的回合或循环执行以下步骤：

此回合的第一步骤旨在为至少一个数字振荡信号3分配时间窗口5。该时间窗5是基于如图2所示的时钟信号4实施的。这意味着时间窗口5与时钟信号4同步，并且时间窗口的持续时间根据时钟信号的一定数量的振荡来设置。时钟信号4对上述电信号2中要检测的至少一个毛刺1基本上不敏感。这可以通过如在本解决方案的上述发明内容中已经讨论过的多个实施例来获得。

此回合的第二步骤旨在根据时间窗口5确定为其分配了该时间窗口的数字振荡信号3的采样值13。这意味着，采样值13是通过在其上分配了上述时间窗口5的数字振荡信号3确定的，更具体地，采样值是在由该时间窗口限定的时间限制t₁-t₂内确定的。采样值13是表示了数字振荡信号3在其整个时间窗口5内的特性的值在整个时间窗口5内具有数字振荡信号3特征的值。典型地，该值13可以指数字振荡信号3在其整个时间窗口5内的振荡的次数、脉冲(可以是正脉冲和/或负脉冲)的数量、周期的数量或边沿(可以是上升沿和/或下降沿)的数量。可替换地，采样值13可以指从上面列出的值的示例中得出的至少一个值。例如，采样值可以指的是数字振荡信号3在由其时间窗口5所限定的时间间隔t₁-t₂期间的频率。

如图3中的示例所示，采样值13对应于数字振荡信号3在其时间窗口5内(即t₁和t₂之间)提供的脉冲数。该脉冲数可以由计数器CTR确定，该计数器CTR被配置成对时间窗口5内的数字振荡信号3的每个脉冲进行计数。相应地，在时间窗口的开始处(在时刻t₁)，将计数器复位(例如为0)，然后对数字振荡信号3的每个脉冲进行计数，直到时间窗口的结尾(在时刻t₂)。如图3的上部分所示，采样值13是恒定的并且等于6，这是因为：数字振荡信号3也是恒定的，并且由于在监测的电信号2中不存在毛刺，因而数字振荡信号尤其没有受到毛刺的影响。

此回合的下一步骤旨在检测电信号2中的任何潜在毛刺1，该电信号2可以被视为监测的电信号。通过将采样值13与期望参考值23进行比较来执行该步骤。该参考值23可以是例如在正常条件下(没有任何毛刺1)由数字振荡信号3提供的标称值。例如，该参考值23可以是在正常条件下，数字振荡信号3在其时间窗口5内的振荡次数，尤其是在当电信号2上没有出现毛刺1的条件下。

此回合的最后一步旨在输出代表在前一步中的比较结果的响应。比较的结果可以取决于比较本身，即，可以取决于比较的值以及所使用的比较运算，例如>、<、＝、≠、≡、

≥、≤、《、》。例如，如果采样值13等于期望参考值23，则作为该比较的输出而提供的响应可以是单个位“1”，否则可以输出位“0”。许多其他无须提供二进制响应(即限定两种状态的响应)的比较也应该适用。例如，如果采样值13和参考值23之差大于5，则响应可以对应于“11”，否则，如果该差大于1，则响应可以对应于“01”，而如果不满足这些情况中的任一个，则响应可以对应于“00”。

现在参考图3的下部分，可以注意到在检测电信号2中出现了一些毛刺1。考虑到数字振荡信号3是由电信号2生成的，并且对一般的毛刺(即毛刺1)敏感，这意味着数字振荡信号3对与电信号2中出现的同样的毛刺敏感。由于数字振荡信号3的毛刺敏感性，可以看出数字振荡信号3受到在电信号2中出现的毛刺的影响。实际上，在图3的上部分，采样值13总是等于6，而在下部分，它先等于5，然后再等于4。数字振荡信号3中的一些脉冲丢失了，这是因为该信号3是由电信号2生成的，而电信号2受到了毛刺1的影响。

因此，如果参考值23被设置为6，则采样值13与参考值之间的比较表明在图3上部分的电信号中未检测到毛刺，而在图3下部分情况下的相同的比较，表示存在至少一个毛刺。

时间窗口变型和/或数字振荡信号变型

图4示意性地示出了替代实施例，尤其关于时间窗口5。更具体地说，该图示出了三个不同的实施例，它们可以被用作本公开中提出的解决方案中的变型。示出的每个实施例都具有水平时间轴t。通过该回合的重复步骤被连续分配给数字振荡信号的时间窗口5、5'可以被看作是所谓的“时间窗口信号”tw1。

根据第一实施例，两个连续时间窗5、5'之间的时间间隔尽可能小。优选地，该时间间隔不超出以下操作所需的时间：

-将采样值13与期望参考值23进行比较，以获得结果；以及

-为合适的数字振荡信号3分配新的时间窗口5'，以便准备确定新的采样值13。

一旦确定了比较结果，代表比较结果的响应就可以在上述时间间隔内(即在两个连续的时间窗口之间)输出，或者随后输出，例如在下一个时间窗口5'内输出。

通过图4所公开的第二实施例在该图的中间部分通过所谓的时间窗口信号tw2a和tw2b进行了描述。第二实施例提出了使用相对于彼此不同步的两个并行时间窗口信号tw2a、tw2b，而不是使用由单个时间窗口信号tw1提供的连续时间窗口5、5'。更具体地，可以注意到与图4的第一实施例相比，在该第二实施例中，沿着时间轴t的两个连续的时间窗5a、5b、5'a、5'b之间的时间间隔进一步减小。在图4中间部分所示的情况下，该时间间隔减少为零，因为窗口5a和5b，或者5'a和5'b是异相的，即当时间窗口5a或5'a分别开始时，时间窗口5b或5'b结束。因此，时间窗口5a或5'a的下降沿分别与时间窗口5b或5'b的上升沿重合。因此，两个连续的时间窗口(例如5a、5b，或者5'a、5'b)在时间上是邻接的。

图4的第三实施例通过两个并行的时间窗口信号tw3a、tw3b在该图的底部示出。这些时间窗口之间存在重叠，而不是通过将两个连续的时间窗口之间的时间间隔减小到零而使彼此之间完美地接续的时间窗口5a、5b、5'a、5'b。因此，与单个时间窗口信号tw1的时间间隔可以被看作是正的相反，两个连续时间窗口之间的时间间隔可以被看作是负的。如图4的底部所示，这种重叠可以通过使用两个相同的时间窗口信号tw3a、tw3b来获得，也可以通过使用不同的时间窗口5a、5b，或5'a、5'b获得。在任何情况下，两个连续的时间窗口(例如5a、5b，或5'a、5'b)在时间上都是重叠的，无论重叠的持续时间如何。

每个时间窗口5'、5'a、5'b都可以被视为在相关数字振荡信号3上分配的附加时间窗口。利用时间窗口5和至少一个附加时间窗口5'、5'a、5'b，可以确定一个以上的采样值13以监测电信号2。优选地，可以根据每个时间窗5、5'或5a、5'a、5b、5'b确定一个采样值13。进一步优选地，所述至少一个时间窗口是指时间窗口5b、5'b，即除了根据时间窗口5a、5'a确定的采样值13之外，还可以根据该时间窗口5b、5'b中的每个时间窗口确定一个采样值13。通过这种方式，如图4所示的最后两个实施例所示，可以有利地相对于彼此并行地确定几个采样值13。以这种方式，可以有利地以连续的方式(即没有时间中断)监测电信号4。

基于两个所谓的“时间窗口信号”的任何实施例的实施可以通过并行运行的步骤的两个回合来获得。第一回合可以负责第一组时间窗口5a、5'a的实施，而第二组时间窗口5b、5'b可以通过与第一回合并行运行的第二回合来实施。这两个回合可以彼此同步，以获得图4的第二或第三实施例。这种同步可以通过时钟信号4来获得，该时钟信号4可以用于同步设计或架构中的任何信号或任何操作。

单个数字振荡信号3可以用于图4所示实施例中的两个时间窗口5a、5b(5'a、5'b)。不过，每个时间窗口5a、5b(5'a、5′b)可以被应用于其自身的数字振荡信号3。在这种情况下，可以并行产生至少两个数字振荡信号3。这些数字振荡信号3可以是彼此相同或不同的。换句话说，应用了第一组时间窗口5a、5'a的第一数字振荡信号的频率可以不同于应用了第二组时间窗口5b、5'b的第二数字振荡信号的频率。

应当注意，即使如图4的上部所示存在单个所谓的“时间窗口信号”tw1，时间窗口5、5'也可以同时或交替地应用于多于一个数字振荡信号3。例如，如果对时间窗口进行了编号，则某些时间窗口，例如奇数时间窗口，可以被应用于第一数字振荡信号3，而其他时间窗口，例如偶数时间窗口，可以被应用于第二数字振荡信号3。第一数字振荡信号和第二数字振荡信号不需要是相同的。可替换地，可以进一步考虑有单个数字振荡信号3，其频率根据时间窗5、5'的数量来调节。例如，数字振荡信号3对于奇数时间窗口5可以具有第一频率f1，而相同的数字振荡信号3(即由同一发生器产生的信号3)对于偶数时间窗口5'可以具有第二频率f2。由于振荡信号3是数字的，因此它可以由数字振荡发生器来获得，该数字振荡发生器可以根据当前时间窗口5、5'进行设置，以产生有时具有第一频率f1并且有时具有第二频率f2的数字振荡信号。

无论实施例为何，都应当注意，数字振荡信号3的最大数量或该信号的频率的最大数量不限于两个。

其他实施例

根据优选实施例，时钟信号4是第三方输入信号，或者换句话说，是由第三方装置作为输入信号而提供的时钟信号4。由于在本解决方案的基本思路中，唯一可以是模拟的是时钟信号4，因此本附加实施例提供了一种不产生模拟信号，或者不产生模拟数据的解决方案。

实际上，即使时钟信号4是来自模拟时钟发生器的模拟信号，该时钟信号4也仅用作来自本解决方案外部的第三方装置或第三方系统的输入数据或输入信号。因此，本解决方案的每一步可以由一个几个数字部件来执行。

有利地，根据本实施例提供的解决方案可以被视为全数字解决方案。就开发，优化(例如小型化)和成就而言，它可以提供显著的优势。例如，这样的全数字解决方案针对许多技术应用可以在基于软件的解决方案或小形状因数下以非常低的成本被容易地实现，例如，在银行、电话、计算机、付费电视等领域。

根据一个实施例，时钟信号可以由与电信号2分离的电源信号生成，该电源信号例如是模拟电源信号。这意味着用于向振荡发生器供电的信号将与监测的电信号2分离，由该振荡发生器产生时钟信号4。有利地，该实施例使得能够确保时钟信号4不会受到任何在电信号2上产生的毛刺的影响。如果电源是高质量的，那么更担心来自黑客攻击的毛刺。通过将时钟信号4与电源信号分离，可以将时钟信号4与任何毛刺攻击隔离。因此，如果时钟信号4不再受到毛刺的影响，则该时钟信号4可以由诸如环形振荡器的数字振荡器生成，而不是由模拟振荡器生成。这也意味着在这种情况下，本解决方案的基本思路也可以视为全数字解决方案。

根据一个实施例，时间窗口5、5'、5a、5'a、5b、5'b的持续时间不超过时钟信号4的一个周期。因此，可以优化由回合提供的响应时间。时间窗口的持续时间限定了在其内可以检测到至少一个毛刺的时间间隔。但是，持续时间越长，响应时间就越长，因为在时间窗口结束之前无法确定采样值13与期望参考值23的比较结果。因此，时间窗口的持续时间可以由分配给毛刺检测的时间范围和每个回合的响应时间之间的折衷来产生。

此外，数字振荡信号3的频率也对毛刺检测的敏感性有影响。实际上，提供低频率的数字振荡信号3不能够具有精细粒度的毛刺检测。相比之下，如果数字振荡信号3具有高频率，则该回合提供的响应的粒度会更加精细。另一方面，与低频率相比，高频率涉及更多的计算资源和更多的能量消耗。能量消耗可以被视为重要参数，尤其是对于自主小形状因数解决方案(例如嵌入到智能卡中的解决方案)而言。

为了优化本解决方案的响应时间，第一步可以旨在尽可能地减少两个连续回合之间的时间间隔。为此，优选地，一结束或完成回合，就立即重复该回合，以便优化毛刺检测。

根据一个实施例，这种优化还可以通过调节时间窗口5、5'、5a、5'a、5b、5'b来获得，例如通过调整时间窗口来达到特定要求。为此，可以使用至少一个输入参数来配置时间窗口以设置特定持续时间。设置时间窗口的持续时间可以在初始阶段执行，例如在回合被触发之前。每个时间窗口5、5'，优选地每组并行的时间窗口5a、5'a和5b、5'b，可以使用特定的输入参数或值来配置。可替换地，可以将单个参数或一组参数或值应用于所有时间窗口，以为这些时间窗口设置特定的持续时间。

类似地，也可以使用输入参数或至少一个附加输入参数来设置或配置数字振荡信号3的频率。有利地，该实施例使得能够以与调节时间窗口的持续时间类似的方式来调节任何数字振荡信号3的一个或多个频率(例如f1、f2)。

根据优选实施例，采样值13指的是数字振荡信号3在其相关的时间窗口5内的振荡次数。振荡次数可以由计数功能来确定。为此，计数器可以在时间窗口的起始处复位，可以在时间窗口的上升沿处开始计数，并且可以在同一时间窗口的下降沿处停止计数。为此，可以添加一个同步步骤以分别在时间窗口的上升沿和下降沿处触发和停止计数功能。可以在整个时间窗口内通过几种方式来对数字振荡信号3的振荡次数进行计数，例如通过对数字振荡信号3的所有上升沿或下降沿进行计数。在一个变型中，也可以确定和计数数字振荡信号3的脉冲，例如通过对该信号3每次达到预定的幅度水平进行检测。

尽管采样值13也可以指数字振荡信号3的频率，但是，例如对该信号3的所有上升沿进行计数更加高效，因为获得计数结果比需要确定频率的速度更快。因此，在速度和计算资源方面都提高了回合的效率，同时最终提高了毛刺检测的效率。

根据另一个实施例，在确定采样值13之前，可以进一步从数字振荡信号3中滤除任何噪声和/或抖动影响。为此，滤波功能可以被应用在提供数字振荡信号3的发生器的输出中，以获得滤波后的数字振荡信号3。有利地，这种滤波器或滤波功能可以通过输入数据来参数化，以调节其滤波级别(例如以预设值来调节)。应当注意的是，还可以不使用滤波功能，例如通过绕过滤波功能或通过将过滤级别设置为其极值之一。这样的设置或调整通常可以在上述初始阶段期间执行。更有利地，通过使用已经滤波的数字振荡信号3，在本解决方案的该回合中不必添加任何滤波步骤。因此，有利地缩短了执行回合所需的时间，同时改善了其响应时间。

毛刺检测位置

为了进一步提高毛刺检测的效率，可以考虑关键位置(strategic locations)来作为附加的特定实施例以实施本解决方案的步骤。

毛刺可以通过各种无法提前获知的路径在电路内部传播。然而，实验室中开发的某些技术已帮助识别似乎比其他方法更具战略意义的特定位置。

从施加在电路的电源端子(例如GND、VDD)的输入电压出发，可以以网格的形式对通过该电路的电压梯度进行建模，在该网格中，每个网格或节点对应于某个电压。因此，这样的网格可以被认为是再现电路内的配电计划的电源网格。由于构成电路互连和部件的电阻的存在，在电路的两端会存在电压降，通常称为IR降。IR降可以例如通过软件仿真被建模。静态IR降分析可被视为根据统计或特定功耗而执行的电源网格质量的表示，该功耗通常取决于每个电路块的门的数量、频率、活动等。动态IR降分析可以使用不同的功能场景获得。

图5示出了可用于确定最佳位置(即，物理位置)的过程的流程图，其中该最佳位置应适合于在电路内执行毛刺检测。实际上，根据本解决方案的毛刺检测不限于检测电源上的毛刺，而是可以用于检测电路内的任何电信号2上的毛刺。

框20示出了可以例如通过使用计算机实施算法来实现的过程的开始。

两条主要的并行路径紧接着开始出现。这些路径中的一个(在这种情况下的左侧的那一个)是指根据静态分析执行的步骤，而另一条路径(即右侧的路径)是指根据动态分析执行的步骤。

在框22a和22b处，分别将静态功率约束和动态功率约束施加于电路。

在框24a和24b处，分别进行静态IR降分析和动态IR降分析。

在框26a处，识别出弱静态点和强静态点。以相同的方式，在框26b处，识别出弱动态点和强动态点。

前述的两条路径在框28处相遇，以检查是否存在共同的弱点和强点。换句话说，在框28处进行的操作旨在寻找共同的弱静态-动态IR降并且还旨在寻找共同的强静态-动态IR降，以增加获得最合适的用于观察的点的机会。

在下一个框30处，用于检测至少一个毛刺的本解决方案被应用在步骤26a、26b处所识别的关键位置。优选地，这些关键位置是被改进的，例如仍然在方框26a、26b处，以识别相对于电路的一个电源端子(例如GND或VDD)的电位差高或低的点，进一步优选地，电位差最高或最低的点。进一步优选地，关键位置是在框28处识别出的那些位置。

无论实施例如何，都应理解，这些关键位置中的至少一个可被用于执行毛刺检测。

因此，通过基本思路或其任何实施例提出的解决方案的步骤被应用在电路的电信号2上，优选地在那些关键位置(例如物理位置)处，或那些关键位置中的至少一个处。在强IR降的地方(即位置)和弱IR降的地方(即位置)提供毛刺检测，能够覆盖整个电路或芯片上最敏感的位置。

可替换地，前述电信号可以指电路中的特定块或部分的电信号，而不是可以包括几个单独的块或不同部分的整个电路的电信号。因此，可以保护电路的特定部分(例如敏感块)以防止毛刺。可以达到特定的关键位置，特别是由于所谓的“全数字”的本解决方案所提供的小型化。实际上，本解决方案提供了使用基于一个或多个模拟部件的传统解决方案所无法到达的新位置。

关于最后一个框32，可以将其视为过程或算法的结束。

如通过方框22c示意性示出的，也可以从开始就采用与前述两条主要并行路径并行的第三路径，以检查要保护的块的位置。一旦完成该操作，通过该第三路径的过程可以直接加入框30。第三路径示意性地描述了一些迭代，这些迭代可被执行以获得该过程的某些改进。

到目前为止公开的解决方案或其任何实施例的基本思路可以通过适合于检测电信号中的至少一个毛刺的方法来应用。这样的解决方案，包括其任何实施例，也可以由装置或系统来应用。因此，本公开的下一部分将特别涉及用于实现包括其任何实施例的前述方法的装置。

用于实现本解决方案的装置

图6提供了用于基于到目前为止公开的任何实施例来实现该方法的装置40的主要架构的示例。如图所示，装备40可以包括：

至少一个数字振荡器43，以产生至少一个数字振荡信号3；

数据接口45，被配置成在装置40之外输出或交换数据；以及

计算单元50，其被配置成至少执行以上公开的能够重复的回合或循环的步骤。

装置40具有电源端子41(例如GND和VDD)。优选地，时钟信号4CLK作为输入信号输入到装置40中。这样的输入信号可以由第三方装置或实体产生，通常由装置40外部的时钟发生器产生，并且该时钟发生器可以为整个系统产生作为参考信号的时钟信号，其中该装置40可以只是该系统的一部分。

有利地，通过从该装置40外部的第三方实体接收时钟信号4，该装置40可以被视为所谓的“全数字”装置。它可以由CMOS标准单元库制成，并且完全可合成。因此，由装置40提供的功能可以被完全仿真，例如使用诸如SPICE(集成电路重点仿真程序)之类的仿真程序。换句话说，这种装置40的操作步骤也可以以程序步骤的形式记录在文本文件中，以由微处理器执行。因此，可以通过IP技术容易地使用本解决方案。

进一步有利地，它没有特定的后端要求，也没有额外的硬宏开发影响。装置40具有非常紧凑的尺寸，并且可以利用已经结合上文的本公开的先前部分提及的所有其他益处。然而，如已经说明的，时钟信号4也可以由位于装置40内的专用时钟发生器产生。

如图6所示，该装置可以接收其他信号作为输入信号，例如复位信号44。这样的复位信号44可以用于将装置40的某些数据或参数进行复位，例如全部或部分恢复装置40的出厂配置。例如，可以通过从装置外部按下复位按钮或通过接收具有相同效果的远程命令来触发复位信号44。

优选地，数字振荡器43是环形振荡器，其可以根据本领域技术人员公知的任何实施例来制造。在此提醒，环形振荡器是至少由环中的奇数个反相器(即非门)组成的装置，因此其输出在两个电压电平之间振荡。反相器成链状连接，最后一个反相器的输出反馈到链路中的第一个反相器中，从而形成回路或环。可以添加延迟单元或缓冲器，以增加反相器链的两端之间的信号的时间偏移。环形振荡器的特定和优选实施例在图6中示出，并且将在后面更详细地描述。

装置40的数据接口45主要被配置成在装置40与其外部环境之间发送或交换任何类型的有用数据。优选地，数据接口45连接到装置40内的计算单元50。在另一侧，即在装置40的外部，数据接口45可以连接到任何类型的外部单元60，例如微控制器61、用于存储数据的直接存储器访问62或任何其他类型的存储器63。

关于计算单元50，此单元可以被配置成执行与以下各项中的至少一个相关的任何操作：数字振荡器43，通过数据接口45发送的数据以及在装置40中作为输入信号接收的信号4、44、41。此外，计算单元50可以包括设置单元52、同步单元54和滤波单元56。代替位于计算单元50内，这些单元52、54、56中的任何一个可以位于计算单元50的外部同时保持位于装置40内。对于未在图6中示出的其他单元也同样适用，例如用于对采样值13进行计数的计数单元、用于将采样值13与期望参考值23进行比较的比较单元或用于存储任何类型的值或参数(例如参考值23)的存储单元。这些单元未在图6中示出，因为它们的功能可以由计算单元50执行而无需特定的单元。单元52、54和56所提供的功能应同样适用，因此在计算单元50内，单元52、54和56分别使用内的虚线绘制。

设置单元52可以被用于设置装置40内的任何功能、算法或步骤中所使用的一些参数或值。这样的设置单元52通常可以与数据接口45一起操作，以接收或交换用于设置的数据。如已经结合本公开的第一部分所说明的，数据、值或参数可以被用于例如：设置任何时间窗口或持续时间、设置要从数字振荡器43输出的数字振荡信号3的频率或设置要被应用到数字振荡信号3的输出处的滤波功能的滤波级别。

同步单元54可以用于多种目的。例如，它可被用于实现同步步骤，该同步步骤设计为分别在时间窗口的上升沿和下降沿触发和停止计数功能。同步单元54还可以被用于使时间窗口彼此同步，或者如果在并行运行多个回合时使各个回合彼此同步。

滤波单元56可以特别地被用于从数字振荡信号3中滤除任何噪声或抖动。因此，可以获得清晰的数字振荡信号3，并且计算单元50可以使用该数字振荡信号3没有任何歧义地识别任何毛刺。

尽管在图6的装置40中示出了单个数字振荡器43，但是应当注意，该装置40可以包括一个以上的数字振荡器43，这取决于实现上面已经讨论的任何实施例所需的数字振荡信号3的数量。

装置40可以被制造为单片装置，例如在单个芯片组中。

图7示出了在本解决方案中用作优选的数字环形振荡器43的环形振荡器的架构。如图7所示，该环形振荡器基于三种状态环形选择，其中，输入E0、E1和E2被用来根据三个可能的回路来启用和选择环形振荡器43的环形回路频率。输入E0是激活主环形回路的输入。

该环形振荡器43在环形路径中总是包括作为非门的奇数个反相器43a。在这种情况下，使用单个反相器43a(例如单个非门)作为示例。该环形振荡器进一步包括作为与门的其他逻辑门43b。另外，它包括延迟单元43c，延迟单元43c特别用于增加环形振荡器43的环路中输入和输出之间信号的时间偏移。最后，它包括三态43d。

有利地，逻辑门的使用能够减少功耗。实际上，在本环形振荡器43中，门的数量与适当的时钟门控相结合使得能够减少环中非活动部分的功耗。

由于这种环形振荡器43，可以选择多个频率以响应于不同的过程变化和电路的使用条件，同时保持适合于检测毛刺的整个范围。因此，可以选择频率以便检测毛刺，该毛刺的检测可能受到电路某些部件的规格偏差的影响。通过增加数字振荡器的频率，可以改善毛刺检测以覆盖这种偏差的整个范围。

装置40可以被用于许多技术领域。例如在下一代智能卡中实施本解决方案的方法是特别方便的。由于本解决方案，通过使用数字电路作为逻辑电路可以检测任何出现在装置或系统的内部电源上的毛刺。

应当注意的是，所提及的与该方法有关的任何其他特征对本装置40依然有效。然而，为了简洁起见，本公开避免了重复也可以应用于该装置40的所有变型和实施例。

最终考虑

尽管已经参考特定示例实施例描述了本发明主题的概述，但是在不脱离本发明实施例的更广泛的精神和范围的情况下，可以对这些实施例进行各种修改和改变。例如，各种实施例或其特征可被本领域普通技术人员混合和匹配或者作为可选项。因此，不应从限制意义上理解详细描述，并且各种实施例的范围仅由所附权利要求以及这些权利要求所享有的等同物的全部范围来限定。

Claims (15)

1.一种用于检测电信号(2)中的至少一个毛刺(1)的方法，所述方法包括：

-从所述电信号(2)产生对毛刺(1)敏感的至少一个数字振荡信号(3)；以及

-以能够重复的回合来执行以下步骤：

-给至少一个数字振荡信号(3)分配时间窗口(5)，所述时间窗口(5)是基于对要检测的所述至少一个毛刺(1)基本不敏感的时钟信号(4)来实现的；

-根据所述时间窗口(5)确定所述数字振荡信号(3)的采样值(13)，所述采样值(13)表示了所述数字振荡信号(3)在该数字振荡信号的整个所述时间窗口(5)内的特性；

-通过将所述采样值(13)与期望参考值(23)进行比较来检测所述电信号(2)中的任何潜在毛刺(1)；以及

-输出代表比较步骤的结果的响应。

2.根据权利要求1所述的方法，其中，所述时钟信号(4)是第三方输入信号。

3.根据权利要求1或2所述的方法，其中，所述时钟信号(4)由与所述电信号(2)分离的电源信号产生。

4.根据前述权利要求中任一项所述的方法，其中，将至少一个附加的时间窗口(5'、5a、5b)分配给至少一个数字振荡信号(3)，以使得多个采样值(13)相对于彼此被并行确定。

5.根据权利要求4所述的方法，其中，两个连续时间窗口(5a、5b；5'a、5'b)在时间上重叠或在时间上邻接。

6.根据权利要求4所述的方法，其中，所述连续时间窗口(5a、5b；5'a、5'b)中的每一个时间窗口所具有的持续时间不超过所述时钟信号的一个周期，以优化由所述回合提供的响应时间。

7.根据前述权利要求中任一项所述的方法，其中，所述时间窗口(5、5'、5a、5'a、5b、5'b)能够被配置成使用至少一个输入参数以设置特定的持续时间。

8.根据前述权利要求中任一项所述的方法，其中，所述至少一个数字振荡信号(3)具有使用附加输入参数进行配置的频率。

9.根据前述权利要求中任一项所述的方法，其中，所述采样值(13)是所述数字振荡信号(3)在该数字振荡信号相关的整个时间窗口(5、5'、5a、5'a、5b、5'b)内的振荡次数，所述振荡次数由计数功能来确定。

10.根据权利要求9所述的方法，其中，所述方法进一步包括同步步骤，所述同步步骤被配置成：在所述时间窗口(5、5'、5a、5'a、5b、5'b)的上升沿和下降沿分别触发和停止所述计数功能。

11.根据前述权利要求中任一项所述的方法，其中，在确定所述采样值(13)之前，进一步从所述数字振荡信号(3)中滤除任何噪声和/或抖动影响。

12.根据前述权利要求中任一项所述的方法，其中，所述方法被用在电路的所述电信号(2)上，所述电信号位于相对于该电路的电源端子的电位差高或低的位置处。

13.一种用于实现根据权利要求1至12中任一项所述方法的装置(40)，该装置包括：

-至少一个数字振荡器(43)，被配置成产生所述至少一个数字振荡信号(3)；

-数据接口(45)，被配置成在所述装置(40)之外输出或交换数据；

-计算单元(50)，被配置成执行所述能够重复的回合的步骤。

14.根据权利要求13所述的装置(40)，其中，所述时钟信号(4)接收自所述装置(40)外部的第三方实体。

15.根据权利要求13或14所述的装置，其中，所述至少一个数字振荡器(43)基于三态环选择。

Images