JPH0634665A - デジタル・オシロスコープのグリッチ検出装置 - Google Patents
デジタル・オシロスコープのグリッチ検出装置Info
- Publication number
- JPH0634665A JPH0634665A JP21318692A JP21318692A JPH0634665A JP H0634665 A JPH0634665 A JP H0634665A JP 21318692 A JP21318692 A JP 21318692A JP 21318692 A JP21318692 A JP 21318692A JP H0634665 A JPH0634665 A JP H0634665A
- Authority
- JP
- Japan
- Prior art keywords
- data
- glitch
- input signal
- difference
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 信号の正負両方向に発生するグリッチを見逃
さずに検出することができるデジタル・オシロスコープ
のグリッチ検出装置を提供する。 【構成】 入力信号をデジタル・データに変換するＡ／
Ｄ変換手段１と、時間的に前後するデジタル・データ間
の差分絶対値を演算する演算手段３と、差分絶対値を設
定データと比較する第１比較手段４と、第１比較手段に
おいて設定データを超える差分絶対値が検出されたデジ
タル・データについて、その後に入力した入力信号のデ
ジタル・データと比較する第２比較手段８とを設ける。
前後のデータと大きな開きがあるデータが第１比較手段
４によって検出され、その開きが継続的なものかどうか
が第２比較手段８で確認され、第２比較手段８で差が認
められるものがグリッチとして検出される。第２比較手
段８の出力は、オシロスコープの画面表示におけるトリ
ガ信号として使用できる。
さずに検出することができるデジタル・オシロスコープ
のグリッチ検出装置を提供する。 【構成】 入力信号をデジタル・データに変換するＡ／
Ｄ変換手段１と、時間的に前後するデジタル・データ間
の差分絶対値を演算する演算手段３と、差分絶対値を設
定データと比較する第１比較手段４と、第１比較手段に
おいて設定データを超える差分絶対値が検出されたデジ
タル・データについて、その後に入力した入力信号のデ
ジタル・データと比較する第２比較手段８とを設ける。
前後のデータと大きな開きがあるデータが第１比較手段
４によって検出され、その開きが継続的なものかどうか
が第２比較手段８で確認され、第２比較手段８で差が認
められるものがグリッチとして検出される。第２比較手
段８の出力は、オシロスコープの画面表示におけるトリ
ガ信号として使用できる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・オシロスコ
ープ等の波形観測装置において、非正常な波形を検出す
るグリッチ検出装置に関し、特に、電圧レベルに依存す
ることなく正確な検出ができるように構成したものであ
る。
ープ等の波形観測装置において、非正常な波形を検出す
るグリッチ検出装置に関し、特に、電圧レベルに依存す
ることなく正確な検出ができるように構成したものであ
る。
【０００２】
【従来の技術】デジタル・オシロスコープでは、入力信
号波形をＣＲＴ等の画面上に表示するために、入力信号
をデジタル信号に変換して処理している。
号波形をＣＲＴ等の画面上に表示するために、入力信号
をデジタル信号に変換して処理している。
【０００３】グリッチ検出装置は、入力信号の中に混じ
る、正常波形から飛び出た非正常なノイズ波形（グリッ
チ）を検出する装置である。
る、正常波形から飛び出た非正常なノイズ波形（グリッ
チ）を検出する装置である。
【０００４】従来のグリッチ検出装置は、図２に示すよ
うに、入力信号をデジタル信号に変換するアナログ／デ
ジタル（Ａ／Ｄ）変換器１と、入力信号とＣＰＵ設定デ
ータＡとを比較する比較器９と、比較器９の出力で起動
するカウンタ10と、比較器10の出力を保持するデータ保
持回路11と、ＮＡＮＤ回路12とを備えている。
うに、入力信号をデジタル信号に変換するアナログ／デ
ジタル（Ａ／Ｄ）変換器１と、入力信号とＣＰＵ設定デ
ータＡとを比較する比較器９と、比較器９の出力で起動
するカウンタ10と、比較器10の出力を保持するデータ保
持回路11と、ＮＡＮＤ回路12とを備えている。
【０００５】入力信号は、Ａ／Ｄ変換器１でデジタル信
号に変換され、アクイジション・メモリに記憶された
後、画面表示のための信号処理が施される。
号に変換され、アクイジション・メモリに記憶された
後、画面表示のための信号処理が施される。
【０００６】この入力信号にグリッチが含まれているか
どうかを検出するため、入力信号が比較器９に導かれ
る。
どうかを検出するため、入力信号が比較器９に導かれ
る。
【０００７】グリッチは、正常波形から外れた高い電圧
値を示すが、外れている期間は極めて短い。このグリッ
チを検出するため、入力信号は、比較器９において、Ｃ
ＰＵによって設定されたデータＡと常時比較される。こ
の設定データＡは、それを超えるとグリッチと判定すべ
き基準電圧レベルを決めており、比較器９は、入力信号
が設定データＡの電圧値を超えるときに信号を出力す
る。
値を示すが、外れている期間は極めて短い。このグリッ
チを検出するため、入力信号は、比較器９において、Ｃ
ＰＵによって設定されたデータＡと常時比較される。こ
の設定データＡは、それを超えるとグリッチと判定すべ
き基準電圧レベルを決めており、比較器９は、入力信号
が設定データＡの電圧値を超えるときに信号を出力す
る。
【０００８】入力信号の電圧レベルが基準電圧レベルを
超える場合であっても、その状態が継続的であれば、入
力信号は通常の信号と考えられる。この点を判別するた
め、比較器９の出力は、カウンタ10とデータ保持回路11
とに送出される。
超える場合であっても、その状態が継続的であれば、入
力信号は通常の信号と考えられる。この点を判別するた
め、比較器９の出力は、カウンタ10とデータ保持回路11
とに送出される。
【０００９】カウンタ10は、比較器９の出力によってカ
ウントを開始し、ＣＰＵの設定データＢによって設定さ
れた一定時間が経過すると、カウントを終了してデータ
保持回路11にクロックを出力する。設定データＢによっ
て設定された時間は、この時間を超えて基準電圧レベル
を上回る状態が継続するときに、通常の信号と判定され
る時間を現している。
ウントを開始し、ＣＰＵの設定データＢによって設定さ
れた一定時間が経過すると、カウントを終了してデータ
保持回路11にクロックを出力する。設定データＢによっ
て設定された時間は、この時間を超えて基準電圧レベル
を上回る状態が継続するときに、通常の信号と判定され
る時間を現している。
【００１０】このクロックによって、データ保持回路11
は、Ｄ端子に印加されている比較器９の出力をＮＡＮＤ
回路12に出力する。データ保持回路11の出力がハイのと
きは、電圧基準レベルを超える状態が一定時間以上継続
している場合であるから、グリッチではない。逆に、デ
ータ保持回路11の出力がロウのときは、グリッチである
ことを示している。
は、Ｄ端子に印加されている比較器９の出力をＮＡＮＤ
回路12に出力する。データ保持回路11の出力がハイのと
きは、電圧基準レベルを超える状態が一定時間以上継続
している場合であるから、グリッチではない。逆に、デ
ータ保持回路11の出力がロウのときは、グリッチである
ことを示している。
【００１１】ＮＡＮＤ回路12は、データ保持回路12の出
力を受けて、グリッチに対応してハイの信号を出力す
る。
力を受けて、グリッチに対応してハイの信号を出力す
る。
【００１２】このように、従来のグリッチ検出装置で
は、入力信号の電圧と、設定した基準電圧レベルとを比
較することによって、グリッチの検出を行なっている。
は、入力信号の電圧と、設定した基準電圧レベルとを比
較することによって、グリッチの検出を行なっている。
【００１３】
【発明が解決しようとする課題】しかし、入力信号電圧
を基準電圧レベルと比べる従来の方式では、入力信号の
直流成分（オフセット）が変化して、入力信号レベルが
総体的に上下した場合には、グリッチの検出に誤差を生
じる虞れがあり、例えば、オフセットが低下して、入力
信号の平均レベルが下がったときに、グリッチを見逃し
てしまうという事態が発生する。
を基準電圧レベルと比べる従来の方式では、入力信号の
直流成分（オフセット）が変化して、入力信号レベルが
総体的に上下した場合には、グリッチの検出に誤差を生
じる虞れがあり、例えば、オフセットが低下して、入力
信号の平均レベルが下がったときに、グリッチを見逃し
てしまうという事態が発生する。
【００１４】本発明は、このような従来の問題点を解決
するものであり、信号の正負両方向に発生するグリッチ
を見逃さずに検出することができ、また、検出された信
号を画面表示におけるトリガ信号として用いることがで
きるグリッチ検出装置を提供することを目的としてい
る。
するものであり、信号の正負両方向に発生するグリッチ
を見逃さずに検出することができ、また、検出された信
号を画面表示におけるトリガ信号として用いることがで
きるグリッチ検出装置を提供することを目的としてい
る。
【００１５】
【課題を解決するための手段】そこで、本発明では、デ
ジタル・オシロスコープに入力する入力信号のグリッチ
を検出するグリッチ検出装置において、入力信号をデジ
タル・データに変換するＡ／Ｄ変換手段と、時間的に前
後するデジタル・データ間の差分絶対値を演算する演算
手段と、差分絶対値を設定データと比較する第１の比較
手段と、第１の比較手段において設定データを超える差
分絶対値が検出されたデジタル・データについて、その
後に入力した入力信号のデジタル・データと比較する第
２の比較手段とを設けている。
ジタル・オシロスコープに入力する入力信号のグリッチ
を検出するグリッチ検出装置において、入力信号をデジ
タル・データに変換するＡ／Ｄ変換手段と、時間的に前
後するデジタル・データ間の差分絶対値を演算する演算
手段と、差分絶対値を設定データと比較する第１の比較
手段と、第１の比較手段において設定データを超える差
分絶対値が検出されたデジタル・データについて、その
後に入力した入力信号のデジタル・データと比較する第
２の比較手段とを設けている。
【００１６】また、前記第２の比較手段の出力を、デジ
タル・オシロスコープの画面表示におけるトリガ信号と
して用いている。
タル・オシロスコープの画面表示におけるトリガ信号と
して用いている。
【００１７】
【作用】そのため、前後のデジタル・データと大きな開
きがあるデジタル・データが第１の比較手段によって検
出され、その開きが継続的なものかどうかが、第２の比
較手段の後続データとの比較によって確認され、第２の
比較手段においても差が認められるものがグリッチとし
て検出される。
きがあるデジタル・データが第１の比較手段によって検
出され、その開きが継続的なものかどうかが、第２の比
較手段の後続データとの比較によって確認され、第２の
比較手段においても差が認められるものがグリッチとし
て検出される。
【００１８】また、第２の比較手段の出力を、デジタル
・オシロスコープの画面表示におけるトリガ信号として
使用することにより、グリッチの波形を画面上に静止さ
せて表示させることができる。
・オシロスコープの画面表示におけるトリガ信号として
使用することにより、グリッチの波形を画面上に静止さ
せて表示させることができる。
【００１９】
【実施例】本発明の実施例におけるグリッチ検出装置
は、図１に示すように、入力信号をデジタル・データに
変換するＡ／Ｄ変換器１と、Ａ／Ｄ変換器１の出力する
データを、次のデータが出力されるまでの間、保持する
ラッチ回路２と、連続する２つのデータの差の絶対値を
演算して出力する差分絶対値検出回路３と、差分絶対値
検出回路３の出力する絶対値とＣＰＵの設定データとを
比較する比較器４と、比較器４の出力で起動するカウン
タ５と、演算に使われたデータを保持するラッチ回路６
と、比較器４の出力が生じたときにラッチ回路６に保持
したデータが転送されるラッチ回路７と、ラッチ回路７
の出力する遅延データと現在の演算に使用されたデータ
とを比較する比較器８とを備え、また、差分絶対値検出
回路３は、連続する２つのデータの差の値を演算する減
算回路31と、この値の補数を演算する補数回路32と、符
号ビットに応じて演算回路31または補数回路32の出力を
選択するセレクタ33とを具備している。
は、図１に示すように、入力信号をデジタル・データに
変換するＡ／Ｄ変換器１と、Ａ／Ｄ変換器１の出力する
データを、次のデータが出力されるまでの間、保持する
ラッチ回路２と、連続する２つのデータの差の絶対値を
演算して出力する差分絶対値検出回路３と、差分絶対値
検出回路３の出力する絶対値とＣＰＵの設定データとを
比較する比較器４と、比較器４の出力で起動するカウン
タ５と、演算に使われたデータを保持するラッチ回路６
と、比較器４の出力が生じたときにラッチ回路６に保持
したデータが転送されるラッチ回路７と、ラッチ回路７
の出力する遅延データと現在の演算に使用されたデータ
とを比較する比較器８とを備え、また、差分絶対値検出
回路３は、連続する２つのデータの差の値を演算する減
算回路31と、この値の補数を演算する補数回路32と、符
号ビットに応じて演算回路31または補数回路32の出力を
選択するセレクタ33とを具備している。
【００２０】また、Ａ／Ｄ変換器１、ラッチ回路２およ
び減算回路３は、サンプリング・クロックに同期して動
作を行なう。
び減算回路３は、サンプリング・クロックに同期して動
作を行なう。
【００２１】入力信号は、Ａ／Ｄ変換器１でデジタル信
号に変換され、変換されたデータは、ラッチ回路２と差
分絶対値検出回路３の減算回路31とに入力する。ラッチ
回路２は、入力したデータを、ＡＤ変換器１が次のデー
タを出力するまで保持し、次のデータが出力されると、
保持しているデータをアクイジション・メモリと減算回
路31とに送出する。
号に変換され、変換されたデータは、ラッチ回路２と差
分絶対値検出回路３の減算回路31とに入力する。ラッチ
回路２は、入力したデータを、ＡＤ変換器１が次のデー
タを出力するまで保持し、次のデータが出力されると、
保持しているデータをアクイジション・メモリと減算回
路31とに送出する。
【００２２】したがって、ＡＤ変換器１から連続する２
つのデータＡ、Ｂがこの順序で出力されるものとする
と、ＡＤ変換器１がデータＢを出力するときに、減算回
路31は、ＡＤ変換器１からデータＢを、また、ラッチ回
路２からデータＡを受信することになる。
つのデータＡ、Ｂがこの順序で出力されるものとする
と、ＡＤ変換器１がデータＢを出力するときに、減算回
路31は、ＡＤ変換器１からデータＢを、また、ラッチ回
路２からデータＡを受信することになる。
【００２３】減算回路31は、Ａ−Ｂを演算し、その結果
を補数回路32とセレクタ33とに出力する。同時に、減算
回路31は、ＡＤ変換器１から入力したデータＢをラッチ
回路６および比較器８に出力する。
を補数回路32とセレクタ33とに出力する。同時に、減算
回路31は、ＡＤ変換器１から入力したデータＢをラッチ
回路６および比較器８に出力する。
【００２４】補数回路32は、減算回路31の出力データに
対する１の補数を演算して、セレクタ33に出力する。セ
レクタ33は、減算回路31の出力データの符号が「＋」の
ときは、減算回路31の出力を選択し、また、逆に符号が
「−」のときは、補数回路32の出力を選択して出力す
る。
対する１の補数を演算して、セレクタ33に出力する。セ
レクタ33は、減算回路31の出力データの符号が「＋」の
ときは、減算回路31の出力を選択し、また、逆に符号が
「−」のときは、補数回路32の出力を選択して出力す
る。
【００２５】こうして、差分絶対値検出回路３は、連続
するデータＡ、Ｂの差分絶対値を、常時、演算して、そ
の結果を比較器４に送出する。
するデータＡ、Ｂの差分絶対値を、常時、演算して、そ
の結果を比較器４に送出する。
【００２６】比較器４は、入力した差分絶対値Ｄ1と、
ＣＰＵの設定する設定データＤ2とを比較し、Ｄ1≧Ｄ2
のときに、信号をカウンタ５とラッチ回路６とに出力す
る。
ＣＰＵの設定する設定データＤ2とを比較し、Ｄ1≧Ｄ2
のときに、信号をカウンタ５とラッチ回路６とに出力す
る。
【００２７】ラッチ回路６は、比較器４からの信号が入
力すると、減算回路31から得ているデータＢをラッチ回
路７に出力する。
力すると、減算回路31から得ているデータＢをラッチ回
路７に出力する。
【００２８】一方、カウンタ５は、比較器４からの信号
が入力するとカウントを開始し、ＣＰＵの設定データに
よって設定された時間が経過すると、カウントを終了
し、終結信号をクロックとしてラッチ回路７に出力す
る。
が入力するとカウントを開始し、ＣＰＵの設定データに
よって設定された時間が経過すると、カウントを終了
し、終結信号をクロックとしてラッチ回路７に出力す
る。
【００２９】ラッチ回路７は、カウンタ５から終結信号
が入力すると、ラッチ回路６から得ているデータＢを比
較器８に出力する。
が入力すると、ラッチ回路６から得ているデータＢを比
較器８に出力する。
【００３０】比較器８は、ラッチ回路７の出力したデー
タＢと、減算回路31がこの時点で出力したデータとを比
較して、差があるときにグリッチ検出信号を出力する。
タＢと、減算回路31がこの時点で出力したデータとを比
較して、差があるときにグリッチ検出信号を出力する。
【００３１】このように、実施例のグリッチ検出装置で
は、入力信号の連続するデジタル・データの差分絶対値
と設定データとを比較することによって、前後のデータ
から外れた値を持つデータを検出し、さらに、その外れ
た値のデータを設定時間経過後の入力データと比較する
ことによって、その外れが継続的なものかどうかを確認
している。こうのようにして、２段階の比較を経てグリ
ッチを検出しているため、検出結果に誤りがない。ま
た、入力信号の電圧レベルの直流成分に影響されること
なく、グリッチを検出することが可能である。
は、入力信号の連続するデジタル・データの差分絶対値
と設定データとを比較することによって、前後のデータ
から外れた値を持つデータを検出し、さらに、その外れ
た値のデータを設定時間経過後の入力データと比較する
ことによって、その外れが継続的なものかどうかを確認
している。こうのようにして、２段階の比較を経てグリ
ッチを検出しているため、検出結果に誤りがない。ま
た、入力信号の電圧レベルの直流成分に影響されること
なく、グリッチを検出することが可能である。
【００３２】また、比較器８の出力するグリッチ検出信
号は、アクイジション・メモリに記憶した入力信号を画
面表示する場合のトリガ信号として使用できる。
号は、アクイジション・メモリに記憶した入力信号を画
面表示する場合のトリガ信号として使用できる。
【００３３】オシロスコープでは、よく知られているよ
うに、被観測入力信号に同期したトリガ信号を掃引信号
発生器に送り、画像表示における水平軸の掃引信号を被
観測入力信号に同期して発生させることにより、表示画
面に入力信号波形を静止して表示することができる。
うに、被観測入力信号に同期したトリガ信号を掃引信号
発生器に送り、画像表示における水平軸の掃引信号を被
観測入力信号に同期して発生させることにより、表示画
面に入力信号波形を静止して表示することができる。
【００３４】実施例のグリッチ検出装置の比較器８によ
って出力されるグリッチ検出信号をオシロスコープの掃
引信号発生器にトリガ信号として導くことにより、表示
画面上に、グリッチを静止画像として表示することがで
きる（正常波形は流れながら表示される）。
って出力されるグリッチ検出信号をオシロスコープの掃
引信号発生器にトリガ信号として導くことにより、表示
画面上に、グリッチを静止画像として表示することがで
きる（正常波形は流れながら表示される）。
【００３５】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のグリッチ検出装置では、入力信号の電圧レ
ベル（オフセット）に依存することなく、入力信号の正
負両方向に発生するグリッチを正しく検出することがで
きる。
に、本発明のグリッチ検出装置では、入力信号の電圧レ
ベル（オフセット）に依存することなく、入力信号の正
負両方向に発生するグリッチを正しく検出することがで
きる。
【００３６】また、検出した信号をトリガ信号として使
用することにより、グリッチをオシロスコープの表示画
面上に静止して表示させることができる。
用することにより、グリッチをオシロスコープの表示画
面上に静止して表示させることができる。
【図１】本発明のグリッチ検出装置における一実施例の
構成を示すブロック図、
構成を示すブロック図、
【図２】従来のグリッチ検出装置の一例の構成を示すブ
ロック図である。
ロック図である。
１ Ａ／Ｄ変換器 ２、６、７ ラッチ回路 ３ 差分絶対値検出回路 31 減算回路 32 補数回路 33 セレクタ ４、８、９ 比較器 ５、10 カウンタ 11 データ保持回路 12 ＮＡＮＤ回路
Claims (2)
- 【請求項１】 デジタル・オシロスコープに入力する入
力信号のグリッチを検出するグリッチ検出装置におい
て、 前記入力信号をデジタル・データに変換するＡ／Ｄ変換
手段と、時間的に前後する前記デジタル・データ間の差
分絶対値を演算する演算手段と、前記差分絶対値を設定
データと比較する第１の比較手段と、該第１の比較手段
において設定データを超える差分絶対値が検出されたデ
ジタル・データについて、その後に入力した入力信号の
デジタル・データと比較する第２の比較手段とを設けた
ことを特徴とするグリッチ検出装置。 - 【請求項２】 前記第２の比較手段の出力を、デジタル
・オシロスコープの画面表示におけるトリガ信号とする
ことを特徴とする請求項１に記載のグリッチ検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21318692A JPH0634665A (ja) | 1992-07-20 | 1992-07-20 | デジタル・オシロスコープのグリッチ検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21318692A JPH0634665A (ja) | 1992-07-20 | 1992-07-20 | デジタル・オシロスコープのグリッチ検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0634665A true JPH0634665A (ja) | 1994-02-10 |
Family
ID=16634969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21318692A Pending JPH0634665A (ja) | 1992-07-20 | 1992-07-20 | デジタル・オシロスコープのグリッチ検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634665A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039573B2 (en) | 2000-12-28 | 2006-05-02 | Renesas Technology Corp. | Method of formulating load model for glitch analysis and recording medium with the method recorded thereon |
| US11422183B2 (en) * | 2017-06-15 | 2022-08-23 | Nagravision S.A. | Method for detecting at least one glitch in an electrical signal and device for implementing this method |
-
1992
- 1992-07-20 JP JP21318692A patent/JPH0634665A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039573B2 (en) | 2000-12-28 | 2006-05-02 | Renesas Technology Corp. | Method of formulating load model for glitch analysis and recording medium with the method recorded thereon |
| US11422183B2 (en) * | 2017-06-15 | 2022-08-23 | Nagravision S.A. | Method for detecting at least one glitch in an electrical signal and device for implementing this method |
| AU2018285321B2 (en) * | 2017-06-15 | 2024-01-25 | Nagravision S.A. | Method for detecting at least one glitch in an electrical signal and device for implementing this method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723976B2 (en) | Self-adjusting hold-off trigger | |
| JPH0686093A (ja) | 映像信号の奇数／偶数フィールド検出装置 | |
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| US7176979B2 (en) | Synchronization pulse detection circuit | |
| JP3108809B2 (ja) | データ信号の位相ジッタ測定方法 | |
| US7894561B1 (en) | Method and system for providing dynamic DC offset correction | |
| JPH0783292B2 (ja) | スペクトラム拡散通信機 | |
| JPH0634665A (ja) | デジタル・オシロスコープのグリッチ検出装置 | |
| US7046301B2 (en) | Vertical synchronous signal detection circuit | |
| US7834933B2 (en) | Vertical sync signal generator | |
| JPH0685775A (ja) | デジタル信号受信用の同期信号検出回路 | |
| JPH1183915A (ja) | 信号入力検出装置 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| JP3460815B2 (ja) | 画面表示位置検出回路 | |
| JPH1028110A (ja) | 位相差測定回路 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPH07162309A (ja) | データ同期回路 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 | |
| JPH0668515B2 (ja) | 直流電圧検出回路 | |
| EP0819352A1 (en) | Vertical synchronisation signal detector | |
| JPS5820180B2 (ja) | 速度歪検出方式 | |
| JPH0745786Y2 (ja) | フルレベル検出回路 | |
| JP2001197331A (ja) | 同期信号処理回路及び映像信号処理装置 |