KR20100060212A - 노이즈 필터를 포함하는 집적회로 장치 - Google Patents

노이즈 필터를 포함하는 집적회로 장치 Download PDF

Info

Publication number
KR20100060212A
KR20100060212A KR1020080118721A KR20080118721A KR20100060212A KR 20100060212 A KR20100060212 A KR 20100060212A KR 1020080118721 A KR1020080118721 A KR 1020080118721A KR 20080118721 A KR20080118721 A KR 20080118721A KR 20100060212 A KR20100060212 A KR 20100060212A
Authority
KR
South Korea
Prior art keywords
signal
attack signal
noise
attack
reset
Prior art date
Application number
KR1020080118721A
Other languages
English (en)
Inventor
김의승
안용희
김정찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080118721A priority Critical patent/KR20100060212A/ko
Priority to US12/626,138 priority patent/US20100127767A1/en
Publication of KR20100060212A publication Critical patent/KR20100060212A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manipulation Of Pulses (AREA)
  • Storage Device Security (AREA)

Abstract

노이즈 필터를 포함하는 집적회로 장치가 개시된다. 상기 집적회로 장치는, 상기 집적회로 장치의 비정상적인 조건을 감지하고 감지결과를 어택신호로서 출력하는 발생하는 검출기; 및 상기 어택신호에 포함된 노이즈를 필터링하고, 필터링된 어택신호를 발생하는 노이즈 필터를 포함하며, 상기 노이즈 필터는, 기준 시간 동안 제1 논리레벨을 유지하는 않는 상기 어택신호를 상기 노이즈로서 필터링할 수 있다.
집적회로 장치, 어택, 노이즈

Description

노이즈 필터를 포함하는 집적회로 장치{Integrated circuit device including noise filter}
본 발명은 집적회로 장치에 관한 것으로, 보다 상세하게는 노이즈 필터를 포함하는 집적회로 장치에 관한 것이다.
집적회로 카드(IC card, 또는 스마트 카드(smart card))는 비정상적인 조건(예컨대, 비정상적인 전압, 주파수, 온도, 글리치, 또는 빛 노출 등)을 검출하기 위한 대응되는 검출기들을 구비하며, 상기 대응되는 검출기들 중에서 적어도 어느 하나의 검출기가 상기 비정상적인 조건을 검출하고 그 검출결과로서 검출신호를 출력하는 경우, 상기 스마트 카드에 내장된 CPU를 비롯한 모든 회로들은 상기 검출신호에 응답하여 리셋된다. 따라서 스마트 카드는 외부 공격에 의한 데이터의 유출이나 파괴, 변조 등으로부터 데이터를 보호할 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 검출기에서 발생된 어택(attack)신호에 포함된 노이즈를 필터링할 수 있는 집적회로 장치를 제공하는 것 이다.
상기 기술적 과제를 해결하기 위한 집적회로 장치는, 상기 집적회로 장치의 비정상적인 조건을 감지하고 감지결과를 어택신호로서 출력하는 발생하는 검출기; 및 상기 어택신호에 포함된 노이즈를 필터링하고, 필터링된 어택신호를 발생하는 노이즈 필터를 포함하며, 상기 노이즈 필터는, 기준 시간 동안 제1 논리레벨을 유지하는 않는 상기 어택신호를 상기 노이즈로서 필터링할 수 있다.
상기 노이즈 필터는, 상기 어택신호가 상기 제1 논리레벨 상태인 동안에, 클락신호의 펄스수를 카운트하고 카운트 결과와 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생할 수 있다.
상기 노이즈 필터는, 상기 클락신호에 기초하여 상기 제1 논리레벨을 갖는 상기 어택신호를 카운트하는 카운터; 및 상기 카운터의 카운트 결과와 상기 기준값을 비교하는 비교기를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 집적회로 장치는, 상기 집적회로 장치의 비정상적인 조건을 감지하고 감지결과를 어택신호로서 출력하는 발생하는 검출기; 및 상기 어택신호에 포함된 노이즈를 필터링하고, 필터링된 어택신호를 발생하는 노이즈 필터를 포함하며, 상기 노이즈 필터는, 상기 어택신호의 리플을 카운트하고 카운트 결과와 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생할 수 있다.
상기 노이즈 필터의 카운트 결과는, 상기 어택신호가 기준시간 동안 제1 논 리레벨을 갖는 경우 리셋될 수 있다.
상기 노이즈 필터는, 상기 어택신호의 리플을 카운트하고 카운트 결과와 상기 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생하는 어택신호 필터링블록; 및 상기 어택신호가 기준시간 동안 제1 논리레벨을 갖는 경우 노이즈 리셋 신호를 발생하는 리셋 블록을 포함하며, 상기 어택신호 필터링블록은, 상기 노이즈 리셋 신호에 기초하여 상기 카운트 결과를 리셋시킬 수 있다.
상기 어택신호 필터링블록은, 상기 어택신호, 클락신호, 및 궤환된 필터링된 어택신호를 수신하고 수신된 신호들에 대한 논리연산을 수행하는 제1 논리연산부; 및 상기 논리연산부의 출력신호의 리플을 카운트하고 카운트 결과와 상기 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생하는 노이즈 필터를 포함할 수 있다.
상기 리셋 블록은, 시스템 리셋신호, 반전된 상기 어택신호, 및 궤환된 상기 노이즈 리셋 신호 를 수신하고 수신된 신호들에 대한 논리연산을 수행하는 제1 논리연산부; 및 상기 제1 논리연산부의 출력신호가 상기 제1 기준시간 동안　 상기 제1 논리레벨을 유지하는 경우, 상기 노이즈 리셋 신호를 발생하는 필터 리셋신호 발생부를 포함할 수 있다.
상기 필터 리셋신호 발생부는, 상기 시스템 리셋신호와 반전된 상기 노이즈 리셋 신호를 수신하고 수신된 신호들의 논리연산을 수행하는 제2 논리연산부를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 스마트 카드는 상기 집적회로 장치를 포 함할 수 있으며, 상기 기술적 과제를 해결하기 위한 전자시스템은 상기 스마트 카드를 포함할 수 있다.
상술한 바와 같이 본 발명에 따른 노이즈 필터를 포함하는 집적회로 장치는 어택신호에 포함된 노이즈를 필터링할 수 있는 효과가 있다.
상술한 바와 같이 본 발명에 따른 노이즈 필터를 포함하는 집적회로 장치는 어택신호에 포함된 노이즈를 필터링함으로써 시스템의 비정상 여부를 용이하게 검출할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시 예에 따른 집적회로 장치의 블록도이고, 도 2는 도 1의 노이즈 필터의 블록도이다. 도 1을 참조하면, 집적회로 장치(10)는 검출기(12, 또는 센서, 아날로그 센서), 및 노이즈 필터(14)를 포함할 수 있다.
집적회로 장치(10)는 이하에서 상세히 설명할 어택신호(DET_H)를 검출하기 위한 집적회로 정치로서, 스마트 카드(예컨대, 도 9의 100)에 구현될 수 있으며, 상기 스마트 카드(예컨대, 도 9의 100)를 구성하는 인터페이스부(102), CPU(104), 메모리(106), 주변회로(108), 어택신호 검출부(110), 보안 핸들러(112), 및 리셋 콘트롤러(114)의 내부에 구현될 수도 있다.
검출기(12)는 집적회로 장치(10)의 비정상적인 조건을 검출하고 검출결과를 어택(attack) 신호(DET_H)로서 발생할 수 있다. 보다 상세하게는, 상기 검출기(12)는 집적회로 장치(10)의 비정상적인 조건(예컨대, 비정상적인 전압, 주파수, 온도, 글리치, 또는 빛 노출 등)을 검출하고 검출결과를 상기 어택신호(DET_H)로서 발생할 수 있다.
또한, 검출기(12)는 공격자가 집적회로 장치(10)의 내부에 저장된 데이터를 알아내기 위하여 직접적으로 집적회로 장치(10)에 전송하는 신호를 어택신호(DET_H)로서 발생할 수 있다.
즉, 어택신호(DET_H)는 집적회로 장치(10)의　비정상적인 조건과 상응하는 신호로서 상기 어택신호(DET_H)가 발생된 경우 상기 집적회로 장치(10)에 내장된 CPU(미도시)를 비롯한 모든 회로들은 리셋될 수 있다.
이에 따라, 집적회로 장치(10)는 외부 공격에 의한 데이터의 유출이나 파괴, 변조 등으로부터 데이터를 보호할 수 있다.
노이즈 필터(14)는 어택신호(DET_H)에 포함된 노이즈를 필터링하고, 필터링된 어택신호(DET_H_new)를 발생할 수 있다. 상기 노이즈는 어택신호(DET_H)의 검출에 방해가 되는 신호로서 상기 노이즈로 인해 어택신호(DET_H)는 왜곡될 수 있다.
이 경우, 상기 노이즈 필터(14)는 기준 시간 동안 제1 논리레벨(예컨대, 하이('1') 레벨) 상태를 유지하는 않는 어택신호(DET_H)를 상기 노이즈로서 필터링할 수 있다.
도 3은 도 1의 집적회로 장치가 노이즈를 필터링하는 과정을 설명하기 위한 도면이다. 도 1과 도 3을 참조하면, 노이즈 필터(14)는 어택신호(DET_H)가 기준 시간(tf) 동안 제1 논리레벨(예컨대, 하이('1') 레벨) 상태를 유지하는 않는 경우, 이를 노이즈로 판단하여 필터링할 수 있다.
예컨대, 노이즈 필터(14)는 "NF1", "NF3", 및 "NF5"와 같이 어택신호(DET_H)가 기준 시간(tf) 동안 제1 논리레벨(예컨대, 하이('1') 레벨) 상태를 유지하는 않는 경우, 이를 노이즈로 판단하여 무시하고, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 어택신호(DET_H)를 출력할 수 있다.
다시 도 1과 도 2를 참조하면, 노이즈 필터(14)는 어택신호(DET_H)가 제1 논리레벨(예컨대, 하이('1') 레벨) 상태인 동안에, 클락신호(CLK)의 펄스수를 카운트하고 카운트 결과(Cnt_val)와 기준값(NUM_DET)을 비교하고 비교결과(DET_H_new)에 기초하여 필터링된 어택신호(DET_H_new)를 발생할 수 있다.
노이즈 필터(14)는 카운터(16) 및 비교기(18)를 포함할 수 있다. 상기 카운터(16)는 클락신호(CLK)에 기초하여 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 어택신호(DET_H_new)를 카운트할 수 있다. 비교기(18)는 카운터(16)의 카운트 결과(Cnt_val)와 기준값(NUM_DET)을 비교하고 비교결과를 필터링된 어택신호(DET_H_new)로서 출력할 수 있다.
예컨대, 비교기(18)는 카운터(16)의 카운트 결과(Cnt_val)가 기준값(NUM_DET) 보다 큰 경우, 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 필터링 된 어택신호(DET_H_new)를 출력할 수 있다.
또는, 비교기(18)는 카운터(16)의 카운트 결과(Cnt_val)가 기준값(NUM_DET) 보다 작은 경우, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력할 수 있다.
도 4는 도 1의 집적회로 장치의 동작을 설명하기 위한 도면이다. 도 1, 도 2, 및 도 4를 참조하면, 기준값(NUM_DET)이 5 사이클(또는, 클락수)인 경우를 가정하면, 카운터(16)는 필터링된 어택신호(DET_H_new)가 제1 논리레벨(예컨대, 하이('1') 레벨)일 때 진동하는 클락(CLK)수를 카운트하고 카운트 결과(Cnt_val)를 출력할 수 있다.
비교기(18)는 카운터(16)의 카운트 결과(Cnt_val)가 기준값(NUM_DET, 5 사이클) 보다 작은 경우, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력한다.
비교기(18)는 카운트 결과(Cnt_val)가 기준값(NUM_DET, 5 사이클) 보다 큰 경우(즉, "T1" 시점)에서 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 집적회로 장치의 블록도를 나타내고, 도 6은 도 5의 노이즈 필터의 블록도이다. 도 7은 도 5의 카운터의 카운터 동작을 설명하기 위한 도면이고, 도 8은 도 5의 필터 리셋신호 발생부의 블록도이다. 도 5 내지 도 8을 참조하면, 집적회로 장치(20)는 검출기(12)와 노이즈 필터(21)를 포함할 수 있다.
검출기(12)는 어택신호(DET_H)를 발생할 수 있다. 보다 상세하게는, 상기 검출기(12)는 집적회로 장치(20) 비정상적인 조건(예컨대, 비정상적인 전압, 주파수, 온도, 글리치, 또는 빛 노출 등)을 검출하고 검출결과를 상기 어택신호(DET_H)로서 발생할 수 있다.
또한, 검출기(12)는 공격자가 집적회로 장치(20)의 내부에 저장된 데이터를 알아내기 위하여 직접적으로 집적회로 장치(20)에 전송하는 신호를 어택신호(DET_H)로서 검출하고 발생할 수 있다.
즉, 어택신호(DET_H)는 집적회로 장치(20)의　비정상적인 조건과 상응하는 신호로서 상기 어택신호(DET_H)가 발생된 경우 상기 집적회로 장치(20)에 내장된 CPU(미도시)를 비롯한 모든 회로들은 리셋될 수 있다.
이 경우, 집적회로 장치(20)는 외부 공격에 의한 데이터의 유출이나 파괴, 변조 등으로부터 데이터를 보호할 수 있다.
노이즈 필터(21)는 검출기(12)에서 출력되는 어택신호(DET_H)에 포함된 노이즈를 필터링하고, 필터링된 어택신호(DET_H_new)를 발생할 수 있다. 이때, 노이즈 필터(21)는 어택신호(DET_H)의 리플을 카운트하고 카운트 결과(Cn_val1)와 제1 기준값(NUM_DET)을 비교하고 비교결과에 기초하여 필터링된 어택신호(DET_H_new)를 발생할 수 있다.
또한, 노이즈 필터(21)는 어택신호(DET_H)가 미리 결정된 기준시간 동안 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 경우 카운트 결과(Cn_val1)를 리셋(예컨대, "0"로 리셋)할 수 있다.
노이즈 필터(21)는 어택신호 필터링블록(22)과 리셋 블록(24)를 포함할 수 있다. 상기 어택신호 필터링블록(22)은 어택신호(DET_H)의 리플을 카운트하고 카운트 결과(Cn_val1)와 제1 기준값(NUM_DET)을 비교하고 비교결과에 기초하여 필터링된 어택신호(DET_H_new)를 발생할 수 있다.
또한, 어택신호 필터링블록(22)은 리셋 블록(24)에서 발생된 노이즈 리셋 신호(nCLR)에 기초하여 카운트 결과(Cn_val1)를 리셋(예컨대, "0"로 리셋)할 수 있다.
어택신호 필터링블록(22)은 제1 논리연산부(28), 제1 인버터(30), 및 노이즈 필터(32)를 포함할 수 있다. 상기 제1 논리연산부(28)는 어택신호(DET_H), 클락신호(CLK), 및 궤환된 필터링된 어택신호(/DET_H_new, 예컨대, 제1 인버터(30)의 출력신호)를 수신하고 수신된 신호들에 대한 논리연산을 수행할 수 있다.
이때, 제1 논리연산부(28)는 논리곱(AND) 게이트로 구현될 수 있으나, 논리곱(AND), 논리합(OR),부정논리곱(NAND), 및 부정논리합(NOR) 등이 조합된 논리회로로 구성될 수 있음은 물론이다.
제1 인버터(30)는 필터링된 어택신호(DET_H_new)를 수신하고 인버팅하고 인버팅 결과(/DET_H_new)를 출력할 수 있다.
노이즈 필터(32)는 제1 논리연산부(28)의 출력신호(CLK_DET)의 리플을 카운트하고 카운트 결과(Cn_val1)와 제1 기준값(NUM_DET)을 비교하고 비교결과에 기초하여 필터링된 어택신호(DET_H_new)를 발생할 수 있다.
노이즈 필터(32)는 도 6과 같이 제1 카운터(44) 및 제1 비교기(46)를 포함할 수 있다. 상기 제1 카운터(44)는 제1 논리연산부(28)의 출력신호(CLK_DET)의 리플을 카운트하고 카운트 결과(Cn_val1)를 출력할 수 있다.
이때, 제1 카운터(44)는 리셋 블록(24)에서 발생된 노이즈 리셋 신호(nCLR)에 응답하여 리셋될 수 있다.
예컨대, 제1 카운터(44)는 도 7과 같이 노이즈 리셋 신호(nCLR)가 발생되기 전까지 제1 논리연산부(28)의 출력신호(CLK_DET)의 리플을 누적하여 카운트할 수 있다.
제1 비교기(46)는 제1 카운터(44)의 카운트 결과(Cn_val1)와 제1 기준값(NUM_DET)을 비교하고 비교결과를 필터링된 어택신호(DET_H_new)로서 출력할 수 있다.
예컨대, 제1 비교기(46)는 제1 카운터(44)의 카운트 결과(Cn_val1)가 제1 기준값(NUM_DET) 보다 큰 경우, 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력할 수 있다.
또는, 제1 비교기(46)는 제1 카운터(44)의 카운트 결과(Cn_val1)가 제1 기준값(NUM_DET) 보다 작은 경우, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력할 수 있다.
리셋 블록(24)은 어택신호(DET_H)가 미리 결정된 기준시간 동안 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 경우 노이즈 리셋 신호(nCLR)를 발생할 수 있다. 상기 노이즈 리셋 신호(nCLR)는 어택신호 필터링블록(22)을 리셋시키는 신호로서, 상기 어택신호 필터링블록(22)은 상기 노이즈 리셋 신호(nCLR)에 기초하여 카 운트 결과(Cn_val1)를 리셋(예컨대, "0"로 리셋)할 수 있다.
리셋 블록(24)은 제2 인버터(34), 제2 논리연산부(36), 필터 리셋신호 발생부(38), 제3 인버터(40), 및 제3 논리 연산부(42)를 포함할 수 있다.
제2 인버터(34)는 어택신호(DET_H)를 수신하고 인버팅하고 인버팅된 어택신호(/DET_H)를 출력할 수 있다.
제2 논리연산부(36)는 시스템 리셋신호(nRESET), 인버팅된 어택신호(/DET_H_new), 및 제3 인버터(40)의 출력신호(/match)를 수신하고 수신된 신호들에 대한 논리연산을 수행할 수 있다.
이때, 제2 논리연산부(36)는 논리곱(AND) 게이트로 구현될 수 있으나, 논리곱(AND), 논리합(OR),부정논리곱(NAND), 및 부정논리합(NOR) 등이 조합된 논리회로로 구성될 수 있음은 물론이다.
필터 리셋신호 발생부(38)는 제2 논리연산부(36)의 출력신호(nDET)가 미리 결정된 기준시간 동안　제2 논리레벨(예컨대, 로우('0') 레벨)을 유지하는 경우, 필터 리셋 신호(match)를 발생할 수 있다.
필터 리셋신호 발생부(38)는 도 8과 같이 제2 카운터(48) 및 제2 비교기(50)를 포함할 수 있다. 제2 카운터(48)는 클락신호(CLK)에 기초하여 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 제2 논리연산부(36)의 출력신호(nDET)를 카운트할 수 있다.
보다 상세하게는, 제2 카운터(48)는 클락신호(CLK)의 리플을 카운트하고 카운트 결과(Cn_val3)를 출력할 수 있다.
이때, 제2 카운터(48)는 제2 논리연산부(36)의 출력신호(nDET)에 응답하여 리셋될 수 있다.
예컨대, 제1 카운터(44)는 제2 논리연산부(36)의 출력신호(nDET)가 발생되기 전까지 클락신호(CLK)의 리플을 카운트할 수 있다.
제2 비교기(50)는 제2 카운터(48)의 카운트 결과(Cnt_val3)와 제2 기준값(NUM_CLR)을 비교하고 비교결과(match)를 출력할 수 있다.
예컨대, 제2 비교기(50)는 제2 카운터(48)의 카운트 결과(Cnt_val3)가 제2 기준값(NUM_CLR) 보다 큰 경우, 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 필터 리셋 신호(match)를 출력할 수 있다.
또는, 제2 비교기(50)는 제2 카운터(48)의 카운트 결과(Cnt_val3)가 제2 기준값(NUM_CLR) 보다 작은 경우, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 필터 리셋 신호(match)를 출력할 수 있다.
제3 인버터(40)는 필터 리셋신호 발생부(38)의 출력신호(match)를 수신하고 인버팅하고 인버팅된 결과(/match)를 출력할 수 있다.
제3 논리 연산부(42)는 시스템 리셋신호(nRESET)와 제3 인버터(40)의 출력신호(/match)를 수신하고 수신된 신호들의 논리연산을 수행할 수 있다.
이때, 제3 논리 연산부(42)는 논리곱(AND) 게이트로 구현될 수 있으나, 논리곱(AND), 논리합(OR),부정논리곱(NAND), 및 부정논리합(NOR) 등이 조합된 논리회로로 구성될 수 있음은 물론이다.
도 9는 본 발명의 실시 예에 따른 스마트 카드의 블록도이고, 도 10은 도 9 의 스마트 카드가 어택신호를 처리하는 과정을 설명하기 위한 도면이다. 도 1, 도 5, 도 9, 및 도 10을 참조하면, 스마트 카드(100, 또는, 집적회로 카드)는 인터페이스부(102), CPU(104), 메모리(106), 주변회로(108), 어택신호 검출부(110), 보안 핸들러(112), 및 리셋 콘트롤러(114)를 포함할 수 있다.
인터페이스부(102)는 외부의 데이터 처리 장치(예컨대, 호스트(미도시))와 데이터를 주고 받을 수 있으며, CPU(104)는 스마트 카드(100)를 구성하는 구성요소들(예컨대, 인터페이스부(102), 메모리부(106), 주변회로(108), 어택신호 검출부(110), 보안 핸들러(112), 및 리셋 콘트롤러(114) 등)의 동작을 전반적으로 제어할 수 있다.
또한, CPU(104)는 도 10의 (b)와 같이 어택신호 검출부(110)로부터 발생된 어택신호(DET_H_new)에 기초하여 FIQ(fast interrupt request)를 수행할 수 있다. 예컨대, CPU(104)는 어택신호(DET_H_new)가 발생되는 경우, 현재 동작 중인 프로세스를 멈추고, 다른 루틴(rutine)의 동작(예컨대, 시스템 재부팅)을 진행할 수 있다.
또한, CPU(104)는 메모리부(106)의 프로그램 동작(또는 기입 동작), 독출 동작, 또는 검증 동작을 제어하기 위한 제어 신호들(미도시)을 생성할 수도 있다.
메모리부(106)는 CPU(104)로부터 출력된 제어 신호에 응답하여 프로그램 동작(또는 기입 동작), 독출 동작, 또는 검증 동작 등을 수행할 수 있다.
또한, 메모리부(106)는 도 10의 (c)와 같이 어택신호 검출부(110)로부터 발생된 어택신호(DET_H_new)에 기초하여 비정상적인 조건에 대한 정보를 저장할 수 있다.
주변회로(108)는 호스트(미도시)로부터 출력된 데이터를 메모리부(106)에 기입 또는 프로그램하기 위하여 필요한 모든 회로들, 예컨대 로우 디코더, 컬럼 디코더, 및 기입 드라이브 등을 포함할 수 있다. 한다. 또한, 주변회로(108)는 메모리부(106)에 저장된 데이터를 독출 또는 소거하기 위하여 필요한 모든 회로들을 포함할 수 있다.
어택신호 검출부(110)는 도 1 내지 도 8을 통하여 상세히 설명한 바와 같이 스마트 카드(100)의 비정상적인 조건(예컨대, 비정상적인 전압, 주파수, 온도, 글리치, 또는 빛 노출 등)을 검출하고 검출결과를 어택신호(DET_H)로서 발생하고, 상기 어택신호(DET_H)에 포함된 노이즈를 필터링하고 필터링된 어택신호(DET_H_new)를 출력할 수 있다.
이때, 어택신호 검출부(110)는 인터페이스부(102), CPU(104), 메모리(106), 주변회로(108), 어택신호 검출부(110), 보안 핸들러(112), 및 리셋 콘트롤러(114) 중에서 적어도 어느 하나의 내부에 구현될 수 있다.
보안 핸들러(112)는 어택신호 검출부(110)에서 발생된 필터링된 어택신호(DET_H_new)를 수신하고 수신된 필터링된 어택신호(DET_H_new)를 버스(B1)를 통하여 인터페이스부(102), CPU(104), 메모리(106), 주변회로(108), 어택신호 검출부(110), 및 리셋 콘트롤러(114) 중에서 적어도 어느 하나로 전송할 수 있다.
리셋 콘트롤러(114)는 도 10의 (a)와 같이 어택신호 검출부(110)에서 발생된 필터링된 어택신호(DET_H_new)를 수신하고 수신된 필터링된 어택신호(DET_H_new)에 기초하여 스마트 카드(100) 전체 또는 일부 구성요소의 리셋 여부를 결정할 수 있다.
도 11은 본 발명의 실시 예에 따른 전자 시스템의 블록도이다. 도 10 및 도 11을 참조하면, 전자 시스템(10)은 스마트 카드(도 10의 100)와 호스트(예컨대, 전자기기)를 포함할 수 있다.
이 경우, 전자 시스템은 비디오 카메라(a), 텔레비젼(b), MP3(c), 게임기(d), 전자 악기(e), 휴대용 단말기(f), PC (personal computer, g), PDA(personal digital assistant, h), 보이스 레코더(voice recorder, i), 또는 PC 카드(j) 등일 수 있다.
도 12는 본 발명의 실시 예에 따른 노이즈 필터링 방법을 나타내는 흐름도이다. 도 1, 도2, 및 도 12를 참조하면, 검출기(12)는 집적회로 장치(10)에 비정상적인 조건이 발생한 경우 어택신호(DET_H)를 발생한다(S10).
노이즈 필터(14)는 클락신호(CLK)에 기초하여 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 어택신호(DET_H_new)를 카운트한다(S12).
노이즈 필터(14)는 S12 단계의 카운트 결과(Cnt_val)와 기준값(NUM_DET)을 비교한다(S14). 상기 노이즈 필터(14)는 카운트 결과(Cnt_val)가 기준값(NUM_DET) 보다 큰 경우, 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력한다(S16).
상기 노이즈 필터(14)는 카운트 결과(Cnt_val)가 기준값(NUM_DET) 보다 작은 경우, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 필터링된 어택신 호(DET_H_new)를 출력한다(S18).
도 13은 본 발명의 다른 실시 예에 따른 노이즈 필터링 방법을 나타내는 흐름도이다. 도 5, 도 6, 및 도 12를 참조하면, 검출기(12)는 집적회로 장치(10)에 비정상적인 조건이 발생한 경우 어택신호(DET_H)를 발생한다(S20).
노이즈 필터(21)는 어택신호(DET_H)의 리플을 카운트한다(S22). 상기 노이즈 필터(21)는 S22 단계의 카운트 결과(Cn_val1)와 제1 기준값(NUM_DET)을 비교한다(S24).
노이즈 필터(21)는 S24 단계의 비교결과에 기초하여 카운트 결과(Cn_val1)가 제1 기준값(NUM_DET) 보다 큰 경우, 제1 논리레벨(예컨대, 하이('1') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력할 수 있다(S26).
또는, 노이즈 필터(21)는 S24 단계의 비교결과에 기초하여 카운트 결과(Cn_val1)가 제1 기준값(NUM_DET) 보다 작은 경우, 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 필터링된 어택신호(DET_H_new)를 출력할 수 있다(S28).
이때, 노이즈 필터(21)는 어택신호(DET_H)가 미리 결정된 기준시간 동안 제2 논리레벨(예컨대, 로우('0') 레벨)을 갖는 경우 카운트 결과(Cn_val1)를 리셋(예컨대, "0"로 리셋)할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이 다.
　　　본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 집적회로 장치의 블록도이다.
도 2는 도 1의 노이즈 필터의 블록도이다.
도 3은 도 1의 집적회로 장치가 노이즈를 필터링하는 과정을 설명하기 위한 도면이다.
도 4는 도 1의 집적회로 장치의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시 예에 따른 집적회로 장치의 블록도를 나타낸다.
도 6은 도 5의 노이즈 필터의 블록도이다.
도 7은 도 5의 카운터의 카운터 동작을 설명하기 위한 도면이다.
도 8은 도 5의 필터 리셋신호 발생부의 블록도이다.
도 9는 본 발명의 실시 예에 따른 스마트 카드의 블록도이다.
도 10은 도 9의 스마트 카드가 어택신호를 처리하는 과정을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 전자 시스템의 블록도이다.
도 12는 본 발명의 실시 예에 따른 노이즈 필터링 방법을 나타내는 흐름도이다.
도 13은 본 발명의 다른 실시 예에 따른 노이즈 필터링 방법을 나타내는 흐름도이다.

Claims (11)

  1. 집적회로 장치에 있어서.
    상기 집적회로 장치의 비정상적인 조건을 감지하고 감지결과를 어택신호로서 출력하는 발생하는 검출기; 및
    상기 어택신호에 포함된 노이즈를 필터링하고, 필터링된 어택신호를 발생하는 노이즈 필터를 포함하며, 상기 노이즈 필터는,
    기준 시간 동안 제1 논리레벨을 유지하는 않는 상기 어택신호를 상기 노이즈로서 필터링하는 집적회로 장치.
  2. 제1항에 있어서, 상기 노이즈 필터는,
    상기 어택신호가 상기 제1 논리레벨 상태인 동안에, 클락신호의 펄스수를 카운트하고 카운트 결과와 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생하는 집적회로 장치.
  3. 제2항에 있어서, 상기 노이즈 필터는,
    상기 클락신호에 기초하여 상기 제1 논리레벨을 갖는 상기 어택신호를 카운트하는 카운터; 및
    상기 카운터의 카운트 결과와 상기 기준값을 비교하는 비교기를 포함하는 집적회로 장치.
  4. 집적회로 장치에 있어서.
    상기 집적회로 장치의 비정상적인 조건을 감지하고 감지결과를 어택신호로서 출력하는 발생하는 검출기; 및
    상기 어택신호에 포함된 노이즈를 필터링하고, 필터링된 어택신호를 발생하는 노이즈 필터를 포함하며, 상기 노이즈 필터는,
    상기 어택신호의 리플을 카운트하고 카운트 결과와 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생하는 집적회로 장치.
  5. 제4항에 있어서, 상기 노이즈 필터의 카운트 결과는, 상기 어택신호가 기준시간 동안 제1 논리레벨을 갖는 경우 리셋되는 집적회로 장치.
  6. 제4항에 있어서, 상기 노이즈 필터는,
    상기 어택신호의 리플을 카운트하고 카운트 결과와 상기 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생하는 어택신호 필터링블록; 및
    상기 어택신호가 기준시간 동안 제1 논리레벨을 갖는 경우 노이즈 리셋 신호를 발생하는 리셋 블록을 포함하며, 상기 어택신호 필터링블록은,
    상기 노이즈 리셋 신호에 기초하여 상기 카운트 결과를 리셋시키는 집적회로 장치.
  7. 제6항에 있어서, 상기 어택신호 필터링블록은,
    상기 어택신호, 클락신호, 및 궤환된 필터링된 어택신호를 수신하고 수신된 신호들에 대한 논리연산을 수행하는 제1 논리연산부; 및
    상기 논리연산부의 출력신호의 리플을 카운트하고 카운트 결과와 상기 기준값을 비교하고 비교결과에 기초하여 상기 필터링된 어택신호를 발생하는 노이즈 필터를 포함하는 집적회로 장치.
  8. 제4항에 있어서, 상기 리셋 블록은,
    시스템 리셋신호, 반전된 상기 어택신호, 및 궤환된 상기 노이즈 리셋 신호 를 수신하고 수신된 신호들에 대한 논리연산을 수행하는 제1 논리연산부; 및
    상기 제1 논리연산부의 출력신호가 상기 제1 기준시간 동안　 상기 제1 논리레벨을 유지하는 경우, 상기 노이즈 리셋 신호를 발생하는 필터 리셋신호 발생부를 포함하는 집적회로 장치.
  9. 제8항에 있어서, 상기 필터 리셋신호 발생부는,
    상기 시스템 리셋신호와 반전된 상기 노이즈 리셋 신호를 수신하고 수신된 신호들의 논리연산을 수행하는 제2 논리연산부를 포함하는 집적회로 장치.
  10. 제1항 또는 제4항의 집적회로 장치를 포함하는 스마트 카드.
  11. 제10항의 스마트 카드를 포함하는 전자시스템.
KR1020080118721A 2008-11-27 2008-11-27 노이즈 필터를 포함하는 집적회로 장치 KR20100060212A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080118721A KR20100060212A (ko) 2008-11-27 2008-11-27 노이즈 필터를 포함하는 집적회로 장치
US12/626,138 US20100127767A1 (en) 2008-11-27 2009-11-25 Integrated Circuit Device Including Noise Filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080118721A KR20100060212A (ko) 2008-11-27 2008-11-27 노이즈 필터를 포함하는 집적회로 장치

Publications (1)

Publication Number Publication Date
KR20100060212A true KR20100060212A (ko) 2010-06-07

Family

ID=42195666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118721A KR20100060212A (ko) 2008-11-27 2008-11-27 노이즈 필터를 포함하는 집적회로 장치

Country Status (2)

Country Link
US (1) US20100127767A1 (ko)
KR (1) KR20100060212A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014464A (ko) * 2014-07-29 2016-02-11 삼성전자주식회사 메모리 시스템 및 이의 데이터 보호 방법
EP3415937A1 (en) * 2017-06-15 2018-12-19 Nagravision S.A. Method for detecting at least one glitch in an electrical signal and device for implementing this method
US11809609B2 (en) * 2021-09-03 2023-11-07 Arm Limited Malicious attack detection techniques

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006841B1 (ko) * 1992-11-27 1995-06-23 삼성전자주식회사 디스크 구동장치의 데이타 검출레벨 조정회로
JP2001184472A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd アプリケーションプログラムの供給方法、スマートカード、スクリプト供給方法、端末装置およびアプリケーションプログラムを有する記憶媒体
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법
US20080061843A1 (en) * 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches

Also Published As

Publication number Publication date
US20100127767A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US6119248A (en) Operating system notification of correctable error in computer information
CN111552434B (zh) 保护计算系统的存储器设备的方法、计算系统及存储介质
KR20050084500A (ko) 신뢰 실시간 클록
US8375253B2 (en) Detection of a fault by long disturbance
US6240493B1 (en) Method and apparatus for performing access censorship in a data processing system
JP2008009721A (ja) 評価システム及びその評価方法
JP2003296680A (ja) データ処理装置
KR20100060212A (ko) 노이즈 필터를 포함하는 집적회로 장치
US11043102B1 (en) Detection of frequency modulation of a secure time base
US8046634B2 (en) Integrated circuit card with condition detector
JP5278813B2 (ja) リアルタイムクロックおよび電子機器のセキュリティ設定方法
US7249275B2 (en) Clock generating device and method for executing overclocking operation
US7103692B2 (en) Method and apparatus for an I/O controller to alert an external system management controller
US8474045B2 (en) Method of detecting program attacks
US11989335B2 (en) Processing circuit and processing method thereof
US11700003B2 (en) Microcontroller, operation system and control method thereof
US20230367912A1 (en) Semiconductor chip apparatus and method for checking the integrity of a memory
KR20020054519A (ko) 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.
JP2005321939A (ja) 不揮発性メモリ保護回路
US20230106636A1 (en) Tracking memory transactions matching specified pattern
JP2008197810A (ja) 情報処理装置およびｉｃカード装置
KR101087225B1 (ko) 디지털 디바이스내의 특수 모드 인에이블링 장치 및 방법
CN117786678A (zh) 入侵检测电路及相关设备
JP3152014B2 (ja) タイマ回路
JP2002073375A (ja) マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid